CN110610984B - 一种突触晶体管及其制备方法 - Google Patents

一种突触晶体管及其制备方法 Download PDF

Info

Publication number
CN110610984B
CN110610984B CN201910899940.1A CN201910899940A CN110610984B CN 110610984 B CN110610984 B CN 110610984B CN 201910899940 A CN201910899940 A CN 201910899940A CN 110610984 B CN110610984 B CN 110610984B
Authority
CN
China
Prior art keywords
amorphous carbon
carbon film
channel
synaptic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910899940.1A
Other languages
English (en)
Other versions
CN110610984A (zh
Inventor
李润伟
叶俊雅
高双
郭鹏
汪爱英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201910899940.1A priority Critical patent/CN110610984B/zh
Publication of CN110610984A publication Critical patent/CN110610984A/zh
Application granted granted Critical
Publication of CN110610984B publication Critical patent/CN110610984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种突触晶体管及其制备方法,该突触晶体管包括绝缘衬底以及位于衬底上的沟道材料、源电极、栅电极和漏电极,构成平面三端型结构,沟道材料为非晶碳膜,在沟道区域与部分栅电极区域覆盖有固态电解质,该固态电解质包含对电子绝缘的有机物载体和可移动的离子。该突触晶体管具有高稳定性、低功耗等优点,有利于实现神经形态器件应用。并且,本发明采用在衬底上直接制备非晶碳膜而形成沟道,降低了制备难度,简化了制备工艺,可实现大规模集成突触晶体管,具有良好的应用价值。

Description

一种突触晶体管及其制备方法
技术领域
本发明涉及半导体器件领域,特别涉及一种突触晶体管及其制备方法。
背景技术
在大数据时代,传统冯·诺依曼架构的计算机难以处理日益增长的数据信息,如何提高存储和运算的效率成为人类不得不解决的难题。人脑具有极高运算效率、低运算功耗和处理复杂过程的优势,同时在生理学研究中发现大脑的学习和记忆功能的完成与突触密不可分。因此,研制具有神经突触功能的新型电子器件,对于实现神经形态计算和满足信息处理需求具有重大意义。
生物体内的突触是两个相邻神经元细胞(突触前神经元和突触后神经元)之间发生信息交换的关键,信息通过突触前神经元向突触后神经元发送神经递质而在神经元之间相互传递。近年来,以忆阻器为代表的两端型人工突触器件备受关注,能够实现生物体突触的部分功能,例如短程突触可塑性(STP)、长程突触可塑性(LTP)等,为进一步实现神经网络计算提供可能。但是,最新研究表明,鉴于其本征非线性转变特性,忆阻器难以同时实现丰富的突触可塑性模拟和良好的线性度与对称性。同时,在神经突触的学习过程中,信息的传递和学习是同时发生的,但忆阻器的两端型结构严重限制了信息传递和突触学习的同时进行。因此,探索基于新原理、新材料和新结构的新型神经形态器件受到了人们越来越多的关注。
不同于两端型忆阻器,在包含沟道材料、源电极、栅电极和漏电极的三端型突触晶体管中,信息可以通过源-漏间的沟道来传递,反馈信息可以通过栅极对突触权重进行调节,即信息的传递和突触学习是分离的,因而可以同时进行,且具有可逆性好、功耗低和近线性模拟切换等优点。三端型突触晶体管中沟道材料的选取与突触器件的性能紧密相关。在先前相关研究中,沟道材料的选择主要包括氧化物材料、二维半导体材料和有机材料。氧化物材料的阻值调控主要发生在沟道表面,因而为实现有效电阻调控需使沟道材料厚度较薄,这就对材料生长工艺提出了较高要求。同时,常用的电解质为离子液体,不利于器件的稳定性和后续集成。
二维半导体材料目前主要通过机械剥离制备,该制备工艺复杂且可控性差,不利于大规模集成应用,并且需要将制得的二维半导体材料转移至衬底表面,一方面增加了工艺步骤,另一方面转移过程中易引入杂质并且容易导致半导体材料结构发生变化,更加大了大规模集成难度。
有机沟道材料的物理和化学性质不稳定,并且与现有半导体工艺不兼容。
因此,探索基于新材料的高稳定且易于大规模集成的三端型突触晶体管是电子器件技术领域的重要技术攻关之一。
发明内容
针对上述技术现状,本发明旨在提供一种三端型突触晶体管,其性能稳定,并且易于大规模生产。
为了实现上述技术目的,本发明采用非晶碳膜作为三端型突触晶体管的沟道材料。
非晶碳膜是一种亚稳态无定型碳材料,主要由金刚石相(sp3C键)以及石墨相(sp2C键)组成。根据膜中碳原子的键合方式(C-H,C-C,C=C)以及键合方式的比例,非晶碳膜可以分为以下几类:(1)薄膜中sp2C键含量偏高的类石墨非晶碳膜(Glc);(2)薄膜中含有氢的类石墨非晶碳膜(Glc:H);(3)主要含sp3键碳原子(sp3键碳原子超过60%)的四面体非晶碳膜(Tac);(4)薄膜中含氢的四面体非晶碳膜(Tac:H)。
非晶碳膜中sp2C具有形成稳定离域π键环状结构特性,因此容易以芳香环的形式形成很小的sp2C平面团簇,因此非晶碳膜结构可以看成石墨状的sp2C团簇分布在三维的sp3C基质中。其中,sp2C决定薄膜的带隙和光学性能,sp3C决定薄膜的力学性能。非晶碳膜的团簇结构使其具有优异的可逆电致电阻性能,通过改变sp2C团簇的大小和含量可调控非晶碳膜电学和光学性质。同时非晶薄膜作为一种非晶半导体材料,其电学特性介于准金属和绝缘体之间,电阻率可在102~106Ω·cm范围内变化,介电强度在105~107V/cm之间,介电常数在5~11之间。
并且,非晶碳膜的制备工艺简单可控、成本低、设备简单、容易获得较大面积的薄膜。例如,可用沉积法在基底表面直接沉积得到非晶碳膜。
即,本发明所采用的技术方案为:一种突触晶体管,包括绝缘衬底以及位于衬底上的沟道材料、源电极、栅电极和漏电极,构成平面三端型突触晶体管,在沟道区域与部分栅电极区域覆盖有固态电解质,该固态电解质包含对电子绝缘的有机物载体和可移动的离子;其特征是:所述沟道材料为非晶碳膜。
所述衬底为绝缘材料,包括但不限于硅、二氧化硅等材料。作为优选,所述衬底是表面具有二氧化硅层的硅衬底。
所述非晶碳膜包括但不限于类石墨非晶碳膜(Glc)、含氢的类石墨非晶碳膜(Glc:H)、四面体非晶碳膜(Tac)以及含氢的四面体非晶碳膜(Tac:H)。
所述平面三端型结构是指源电极、漏电极与栅电极位于衬底同侧。
作为优选,所述非晶碳膜的厚度为5nm-50nm。
所述源电极、漏电极以及栅电极材料不限,可采用多种金属材料组合,如Pt/Ti、Au/Ti、Au/Cr等。其中上层金属厚度在20nm-100nm,下层金属厚度在5nm-20nm。
作为一种实现方式,所述固态电解质包含有机物载体与金属盐。所属有机物载体优选为有机高分子聚合物,例如聚乙烯醇、聚环氧乙烷等。所述金属盐包括但不限于高氯酸锂、高氯酸钠和硫酸镁等。
作为一种实现方式,源漏电极分别位于沟道材料的两端,与沟道材料形成欧姆接触。
本发明还提供了一种制备上述突触晶体管的方法,其特征是:包括在衬底上直接制备非晶碳膜,形成沟道的步骤。
作为一种实现方式,在衬底上制备沟道的步骤如下:
(1)在衬底上光刻定义沟道图形;
(2)沉积非晶碳膜,去除光刻胶,剥离得到沟道。
所述步骤(2)中,沉积方法不限,包括通过过滤阴极真空电弧(FCVA)沉积,或者通过磁控溅射沉积。
与现有技术相比,本发明具有如下有益效果:
(1)本发明采用非晶碳膜作为沟道材料。非晶碳膜作为一种碳基材料,具有高介电常数、高稳定性、高金属离子扩散性。因此,本发明的突触晶体管具有高稳定性等优点。
(2)非晶碳膜制备工艺简单,成本低,易大规模生产。本发明采用在衬底上直接制备非晶碳膜而形成沟道,因此大大降低了制备难度,简化了制备工艺,可大规模制备,并且可与传统CMOS工艺兼容,因此可实现大规模集成突触晶体管,具有良好的应用价值。
(3)本发明的突触晶体管结构中,通过源漏电极施加固定的电压读取沟道材料电阻值的变化,通过栅极施加脉冲电压驱动离子对沟道材料进行可逆的离子调控。本发明的突触晶体管主要利用离子的吸附和嵌入机制,使器件表现出生物突触所具有的短程突触可塑性、长程突触可塑性和双峰脉冲异化等现象,并且器件的突触可塑性可随着栅极信号的调整发生短程向长程的改变,因此可实现多种神经突触功能。同时,由于器件具备高电阻率,沟道材料非晶碳膜的阻值能够达到1010~1011Ω,大幅降低器件的工作电流,使得器件具有较低的整体功耗,有利于实现神经形态器件应用和大规模集成。
(4)本发明中,沟道材料主要由金刚石相和石墨相组成,可通过施加电场和光场改变sp2C团簇的大小和含量,从而可调控非晶碳膜的电学和光学性质,实现器件对光脉冲和电脉冲刺激的共同响应,从而能够实现联想学习等多种突触功能。
附图说明
图1是本发明实施例中三端型突触晶体管的结构示意图。
图2是本发明实施例中三端型突触晶体管的短程突触可塑性(STP)曲线。
图3是本发明实施例中三端型突触晶体管的长程突触可塑性(LTP)曲线。
图4是图3中虚线框处的放大图。
图1中的附图标记为:衬底1、沟道材料2、源电极3、漏电极4、栅电极5、固态电解质6。
具体实施方式
下面结合实施例对本发明作进一步详细描述,需要指出的是,以下所述实施例旨在便于对本发明的理解,而对其不起任何限定作用。
实施例1:
本实施例中,器件结构如图1所示,包括绝缘衬底1以及位于衬底1上的沟道材料2、源电极3、漏电极4和栅电极5,构成平面三端型突触晶体管。源电极3与漏电极4分别位于沟道材料2的两端,与沟道材料2形成欧姆接触。在沟道区域与部分栅电极区域上覆盖有固态电解质6,该固态电解质6包含对电子绝缘的有机物载体和可移动的离子。
本实施例中,衬底采用表面二氧化硅层的硅片,二氧化硅层的厚度为300nm。沟道材料为四面体非晶碳(Tac)。源电极3、漏电极4以及栅电极5均采用Pt/Ti。固态电解质包含聚环氧乙烷和高氯酸锂,聚环氧乙烷和高氯酸锂的质量比为9:1。
上述三端型突触晶体管的制备方法如下:
(1)将衬底依次放入适量的丙酮、酒精、去离子水超声清洗10分钟,取出后用氮气吹干。
(2)在衬底表面旋涂光刻胶,通过紫外光刻机曝光定义沟道图形,曝光完成后显影、烘干。
(3)利用过滤阴极真空电弧(FCVA)镀膜技术,调整仪器生长参数,在衬底表面蒸镀约10nm的四面体非晶碳膜。将蒸镀完成后的衬底置于丙酮中去胶,最后剥离,得到非晶碳膜构成的沟道。
(4)在步骤(3)处理后的衬底表面旋涂光刻胶,采用套刻工艺在沟道两端定义源漏电极图形,在同一平面不与沟道材料接触处定义栅电极图形;然后,利用电子束蒸发镀膜的方式,分别蒸镀5nm的Ti和40nm的Pt,通过去胶,剥离得到源、漏、栅电极。
(5)配置电解质液:取聚环氧乙烷1.0g、高氯酸锂0.3g、无水甲醇取15~20mL,将三者混合置于50℃恒温水浴中加热24h。利用铂丝或者探针将固态电解质液滴涂在指定的沟道区域以及栅电极区域,滴加完毕后将器件置于70℃的热板上加热3分钟,以去除电解质中的甲醇溶剂和水,得到固态电解质。
使用Keithley 4200半导体参数测量仪对上述制得的突触晶体管器件进行操作,对栅电极施加脉冲,源漏电极施加固定的电压读取沟道材料的电阻,两者同步进行。
如图2所示,在施加单个脉冲的过程中,器件沟道电流呈现突然增加的趋势;随着外加的脉冲电压消失后,沟道电流不断降低,最终回复到与初始电流相同的水平,该现象对应生物体中的短程突触可塑性(STP)。随着正向脉冲数量的增加,器件会表现出长程突触可塑性,如图3、4所示,其中图4是图3中虚线框处的放大图,从图4中可以明显看出,随着脉冲数量的增加,在栅极电压撤去之后,源漏间的电流没有回复到初始的状态,并且其电流大小是初始状态的两倍左右。同时从图2、3、4中可以看出器件的工作电流处于pA数量级,器件的整体运算功耗达到了一个极低的水平,有望用于神经网络计算。
以上所述的实施例对本发明的技术方案进行了详细说明,应理解的是以上所述仅为本发明的具体实施例,并不用于限制本发明,凡在本发明的原则范围内所做的任何修改、补充或类似方式替代等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种突触晶体管,包括绝缘衬底以及位于衬底上的沟道材料、源电极、栅电极和漏电极,构成平面三端型突触晶体管,在沟道区域与部分栅电极区域覆盖有固态电解质,该固态电解质包含对电子绝缘的有机物载体和可移动的离子;其特征是:所述沟道材料为非晶碳膜。
2.如权利要求1所述的突触晶体管,其特征是:所述非晶碳膜包括类石墨非晶碳膜(Glc)、含氢的类石墨非晶碳膜(Glc:H)、四面体非晶碳(Tac)、含氢的四面体非晶碳(Tac:H)。
3.如权利要求1所述的突触晶体管,其特征是:所述非晶碳膜的厚度为5-30nm。
4.如权利要求1所述的突触晶体管,其特征是:所述固态电解质包含有机物载体与金属盐。
5.如权利要求1所述的突触晶体管,其特征是:所述有机物载体为有机高分子聚合物。
6.如权利要求5所述的突触晶体管,其特征是:所述有机高分子聚合物为聚乙烯醇、聚环氧乙烷。
7.如权利要求4所述的突触晶体管,其特征是:所述金属盐包括高氯酸锂、高氯酸钠和硫酸镁。
8.如权利要求1至7中任一权利要求所述的突触晶体管的制备方法,其特征是:包括在衬底上直接制备非晶碳膜,形成沟道的过程。
9.如权利要求8所述的突触晶体管的制备方法,其特征是:在衬底上制备沟道包括如下步骤:
(1)在衬底上光刻定义沟道图形;
(2)沉积非晶碳膜,去除光刻胶,剥离得到沟道。
10.如权利要求9所述的突触晶体管的制备方法,其特征是:所述步骤(2)中,沉积方法包括通过过滤阴极真空电弧(FCVA)沉积,或者通过磁控溅射沉积。
CN201910899940.1A 2019-09-23 2019-09-23 一种突触晶体管及其制备方法 Active CN110610984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910899940.1A CN110610984B (zh) 2019-09-23 2019-09-23 一种突触晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910899940.1A CN110610984B (zh) 2019-09-23 2019-09-23 一种突触晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110610984A CN110610984A (zh) 2019-12-24
CN110610984B true CN110610984B (zh) 2023-04-07

Family

ID=68891835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910899940.1A Active CN110610984B (zh) 2019-09-23 2019-09-23 一种突触晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110610984B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276603A (zh) * 2020-02-17 2020-06-12 中国科学院微电子研究所 氧化物基电子突触器件及其阵列
CN111341911B (zh) * 2020-03-17 2021-08-24 北京大学 一种基于二维铁电材料的人工异源突触器件及调控方法
CN111490162B (zh) * 2020-04-14 2023-05-05 中国科学院重庆绿色智能技术研究院 一种基于微纳结构力敏薄膜的柔性人工传入神经***及其制备方法
CN113629185A (zh) * 2020-05-06 2021-11-09 中国科学院物理研究所 基于电解质调控强关联氧化物的突触三端器件
CN111564489B (zh) * 2020-05-20 2021-03-23 北京大学 一种纳米线离子栅控突触晶体管及其制备方法
CN111682077B (zh) * 2020-06-29 2021-07-06 上海大学 一种突触晶体管及其制备方法
CN112103388B (zh) * 2020-09-23 2022-10-04 南开大学 一种基于Ti3C2-MXene/电解质结构的人工突触器件的制备方法
CN112239195A (zh) * 2020-10-16 2021-01-19 南开大学 一种基于纳米氧化物薄膜/电解质垂直结构的人工突触电子器件的制备方法
US11397544B2 (en) * 2020-11-10 2022-07-26 International Business Machines Corporation Multi-terminal neuromorphic device
CN112820780B (zh) * 2021-01-04 2023-02-28 天津理工大学 一种电解质突触晶体管及其制备方法和应用
CN112951925B (zh) * 2021-02-19 2022-08-16 上海大学 一种突触晶体管及其制备方法
CN113113535B (zh) * 2021-03-30 2023-05-26 天津理工大学 一种基于MoS2的全固态电解质忆阻器及其制备方法
CN113471359A (zh) * 2021-05-21 2021-10-01 北京大学深圳研究生院 类神经突触器件及其制造方法
CN113948634A (zh) * 2021-09-08 2022-01-18 北京大学 一种神经突触器件及其制备方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106233481A (zh) * 2014-02-17 2016-12-14 诺基亚技术有限公司 场效应传感器及相关联的方法
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN108807546A (zh) * 2017-05-02 2018-11-13 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制造方法
CN109473549A (zh) * 2018-10-29 2019-03-15 北京大学 一种基于二维半导体材料的突触晶体管及其制备方法
CN109545856A (zh) * 2018-11-23 2019-03-29 五邑大学 一种基于阳离子横向运动的晶体管及其制备和控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725085B2 (ja) * 2003-12-04 2011-07-13 株式会社豊田中央研究所 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
WO2006075731A1 (ja) * 2005-01-17 2006-07-20 Nec Corporation 固体電解質スイッチング素子およびその製造方法ならびに集積回路
US8694452B2 (en) * 2010-07-07 2014-04-08 Qualcomm Incorporated Methods and systems for CMOS implementation of neuron synapse

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106233481A (zh) * 2014-02-17 2016-12-14 诺基亚技术有限公司 场效应传感器及相关联的方法
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN108807546A (zh) * 2017-05-02 2018-11-13 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制造方法
CN109473549A (zh) * 2018-10-29 2019-03-15 北京大学 一种基于二维半导体材料的突触晶体管及其制备方法
CN109545856A (zh) * 2018-11-23 2019-03-29 五邑大学 一种基于阳离子横向运动的晶体管及其制备和控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
非晶碳薄膜的微结构调控及其在阻变存储器中的应用研究;陶冶;《中国博士学位论文全文数据库》;20181215;全文 *

Also Published As

Publication number Publication date
CN110610984A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
CN110610984B (zh) 一种突触晶体管及其制备方法
Lu et al. Solution-processed electronics for artificial synapses
CN107068708B (zh) 一种浮栅忆阻器
CN109802035B (zh) 一种基于忆阻器的神经突触仿生器件及制备方法
CN110739393B (zh) 一种仿生突触器件及其制作方法及其应用
Wang et al. Thin-film transistors for emerging neuromorphic electronics: Fundamentals, materials, and pattern recognition
Feng et al. Proton conducting graphene oxide/chitosan composite electrolytes as gate dielectrics for new-concept devices
CN117423746A (zh) 一种光电调控神经突触晶体管及其制备方法
CN109148683A (zh) 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器
CN111081875A (zh) 一种铁电极化调控的人工突触器件及其制备方法
Wang et al. Synaptic computation demonstrated in a two-synapse network based on top-gate electric-double-layer synaptic transistors
CN115768248A (zh) 氧化铪基铁电ftj忆阻器及其制备方法、芯片
Sun et al. Advanced synaptic devices and their applications in biomimetic sensory neural system
CN112864164B (zh) 三端人工光学突触及其制备方法
CN117042552A (zh) 一种电解质栅控晶体管阵列及其高精度集成方法、高离子电导率的准固态电解质及其应用
CN114005939A (zh) 一种双离子栅型神经形态器件及其制备方法
Chen et al. Direct laser writing of graphene oxide for ultra-low power consumption memristors in reservoir computing for digital recognition
Shen et al. Two-Dimensional (2D) Materials-Inserted Conductive Bridge Random Access Memory: Controllable Injection of Cations in Vertical Stacking Alignment of MoSe2 Layers Prepared by Plasma-Assisted Chemical Vapor Reaction
Tian et al. Coplanar-gate synaptic transistor array with organic electrolyte using lithographic process
CN114899312B (zh) 一种基于叠层结构的氧化石墨烯忆阻器及其制备方法
CN113471359A (zh) 类神经突触器件及其制造方法
CN105287046A (zh) 一种全碳基神经突触仿生器件及其制备方法
Chen et al. Emerging Devices for Sensing-Memory-Computing Applications
Fan et al. PEDOT-ZnO Nanoparticle Hybrid Film-Based Memristors for Synapse Emulation in Neuromorphic Computing Applications
CN113113535B (zh) 一种基于MoS2的全固态电解质忆阻器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant