CN110600071B - 一种nvm芯片可靠性测试***及测试方法 - Google Patents

Abstract

本申请涉及一种NVM芯片可靠性测试***，其包括用于控制和产生测试激励信号的测试主机，测试主机包括相互通信的上位机和测试机，其中上位机发送测试指令及测试向量给测试机，并且测试机分析所接收的测试指令和测试向量以生成测试激励信号；以及与测试主机通信的测试板，包括驱动板和芯片基座板，其中驱动板对测试主机生成的测试激励信号进行处理，并把经处理的测试激励信号传输给芯片基座板。本申请还涉及使用如上所述的NVM芯片可靠性测试***的NVM芯片可靠性测试方法。本发明的有益效果在于采用分级设计，显著减少了多芯片同测时需要的测试主机资源；测试模块在不同的项目中可以重复使用；以及测试方法最大限度的节约了测试时间。

Description

一种NVM芯片可靠性测试***及测试方法

技术领域

本申请涉及芯片测试领域，尤其涉及非易失存储器(non-volatile memory，以下简称NVM)芯片可靠性测试***及测试方法。

背景技术

可靠性测试是NVM芯片必测项，也是最主要的测试项之一。

在固态技术协会标准组织(JEDEC)测试标准中列出可靠性测试项目，这些项目很多需要测试多颗芯片，并且测试需要时间比较长。不同测试中还常需要引入不同温度，比如高温工作寿命(HTOL)测试，分别需要77颗芯片在85摄氏度下1000小时的时间验证。新设计的芯片需要抽样进行可靠性测试，重新设计、改版及加工工艺改变都需要对可靠性测试部分项进行重新测试。而在设计、改版阶段，芯片除了包含功能管脚外大多还包含大量用于测试的管脚，特别是对于并行输出的NVM芯片，其自身管脚众多，因此最终单颗芯片通常需要30根及以上的测试资源管脚。

目前可靠性测试多使用存储器专用的自动化测试机(ATE)，以实现并行测试。使用这种方法测试耗费的管脚资源多，成本非常高。但若不采用并行测试，则有些测试项又不满足测试规范，且测试的时间非常长。

通常对于并行输出的NVM芯片，其擦除、编程操作需要的时间一般是读操作的1000倍以上。因此芯片测试时间主要用在擦除、编程上。

基于上述，本领域迫切需要一种高驱动比、测试成本低的NVM可靠性测试***及测试方法。

发明内容

本申请之目的在于采用分级设计和分类测试思想，提供一种高驱动比、测试成本低的NVM可靠性测试***，从而解决上述现有技术中的技术问题。本申请的NVM可靠性测试***包括进行信号传输的测试主机和测试板，其中所述测试主机包括相互通信的上位机和测试机，所述测试主机用于控制和产生测试激励信号，且其中所述测试板包括依次连接的驱动板和芯片基座板。驱动板采用分级、分类及分组驱动设计来驱动测试主机的测试激励信号，并分类输出驱动后的信号。芯片基座板包括输入接口、片选模块和芯片基座组，其中所述片选模块构造成分类处理片选信号，实现全选、不选、单选或者分组选芯片基座板上的芯片。本申请的NVM可靠性测试***显著减少了多芯片同测时需要的测试主机资源，节约测试成本，同时减少了占用的测试管脚资源。

为了实现上述目的，本申请提供下述技术方案。

在第一方面中，本申请提供一种NVM芯片可靠性测试***，所述测试***包括：

用于控制和产生测试激励信号的测试主机，所述测试主机包括相互通信的上位机和测试机，其中上位机发送测试指令及测试向量给测试机，并且测试机分析所接收的测试指令和测试向量以生成测试激励信号；以及

与测试主机通信的测试板，包括驱动板和芯片基座板，其中驱动板对测试主机生成的测试激励信号进行处理，并把经处理的测试激励信号传输给芯片基座板。

在第一方面的一种实施方式中，所述处理包括对测试激励信号进行组合和/或分组以实现下列测试模式中的一个或多个：同步擦、写；异步擦、写；同步读激励；以及异步读。

在第一方面的另一种实施方式中，所述测试主机与所述测试板采用线连接；和/或，所述测试板的驱动板和芯片基座板设计在同一PCB上、采用线连接、***连接或者线连接和***连接的混合连接。

在第一方面的另一种实施方式中，所述驱动板包括输入接口、驱动模块和输出接口，其中驱动板的驱动模块包括输出驱动和I/O驱动；其中测试激励信号通过输入接口输入所述驱动板，经驱动模块进行激励之后，通过输出接口从所述驱动板输出；输出驱动用于对输出类信号进行加强，I/O驱动用于对I/O类信号进行加强；所述驱动模块还包括片选信号驱动，片选信号驱动对片选类信号进行加强。

在第一方面的另一种实施方式中，所述驱动板包括n个结构相同的驱动组合，每个驱动组合都包括输出驱动‘OUT’和I/O驱动‘I/O’，其中n为大于或等于1的整数。

在第一方面的另一种实施方式中，所述驱动板采用分级、分类及分组驱动，其中原始输入信号是第一级，驱动后输出信号是第二级；原始信号中分为输出类信号、I/O类信号、片选类信号；且输出类信号与I/O类信号组成一组，片选类信号为一组。

在第一方面的另一种实施方式中，所述驱动板上包括至少一组由输出类信号与I/O类信号组成的信号组。

在第一方面的另一种实施方式中，所述驱动板采用分类输出，且所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口；所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出。

在第一方面的另一种实施方式中，所述芯片基座板包括输入接口、片选模块和芯片基座组，其中经过驱动板处理的信号从输入接口输入芯片基座板，其中，输出类信号、I/O类信号输送到芯片基座，片选类信号经所述片选模块处理后输送到芯片基座。

在第一方面的另一种实施方式中，所述芯片基座板的输入接口与所述驱动板的输出接口对应，其中所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口；所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出，且所述芯片基座板的输入接口包括电源输入接口、I/O输入接口和输出-片选输入接口，其中电源输入接口用于将电源信号输入到芯片基座板；I/O输入接口用于将I/O信号输入到芯片基座板；输出-片选输入接口用于将片选信号输入到片选模块，经过片选模块处理后再输送到芯片基座板。

在第一方面的另一种实施方式中，所述芯片基座板的片选模块构造成分类处理片选信号，实现全选、不选、单选或者分组选芯片基座板上的芯片。

在第一方面的另一种实施方式中，所述芯片基座板包括至少一个芯片基座组，且每个芯片基座组包括至少一个芯片基座，且其中所述芯片基座用于固定芯片和实现测试板和芯片之间的电连接；其中，输出类信号、I/O类信号分组输送到芯片基座，片选类信号经所述片选模块处理后输送到芯片基座；一个所述输出类信号用于选择一个所述芯片基座组的所有芯片基座，一个所述I/O类信号用于选择一个所述芯片基座组的所有芯片基座；所述片选模块与每个所述芯片基座信号连接，所述片选模块对每个所述芯片基座的选择进行单独控制。

在第一方面的另一种实施方式中，所述芯片基座板包括n个芯片基座组，n为大于或等于1的整数且与驱动板的驱动组合的个数相对应；每个所述芯片基座组包括m个芯片基座，m为大于或等于1的整数。

在第二方面中，本申请提供一种NVM芯片可靠性测试方法，包括：

上位机发送测试指令及测试向量给测试机，并且测试机分析所接收的测试指令和测试向量以生成测试激励信号；以及

驱动板对测试主机生成的测试激励信号进行处理，并把经处理的测试激励信号传输给芯片基座板。

在第三方面中，本申请提供一种NVM芯片可靠性测试***，所述测试***包括：

两个以上的芯片基座组，每个芯片基座组包括m个芯片基座，m为大于或等于1的整数；

片选模块，所述片选模块与每个所述芯片基座信号连接，所述片选模块对每个所述芯片基座的选择进行单独控制；以及，

驱动模块，所述驱动模块将测试激励信号分为两个以上的分支信号，并将所述测试激励信号发送给所述芯片基座；

其中，一个分支信号使能对应芯片基座组的所有芯片基座。

在第三方面的一种实施方式中，所述测试激励信号包括输出类信号、I/O类信号，每个所述分支信号包括一个输出类信号的分支以及一个I/O类信号的分支；分支信号与芯片基座组一一对应；驱动模块包括多个驱动组合，每个驱动组合都包括输出驱动‘OUT’和I/O驱动‘I/O’。

与现有技术相比，本发明的有益效果在于：首先本发明采用分级设计，使用较少的测试机的管脚，可以实现测试更多芯片，这显著减少了多芯片同测时需要的测试主机资源，节约测试成本。其次本发明各个模块分开设计，各模块连接方式多样，模块在不同的项目中可以重复使用。最后，本发明根据NVM芯片的擦、写、读等不同功能的特点，设计分类测试方法，最大限度的节约了测试时间。因此本发明特别适合NVM芯片的可靠性测试。

附图说明

图1是本发明实施例中的NVM可靠性测试***模块示意图。

图2是本发明实施例中测试主机输出及I/O的中单个激励信号的流动示意图。

图3是本发明实施例中单个片选信号流动示意图。

图4是本发明实施例中测试板的驱动板的示意图。

图5是本发明实施例中测试板的芯片基座板示意图。

图6是本分实施例中的测试方法包含的工作方法示意图。

图7是本分实施例中的不同测试方法I/O接口连接方法示意图。

附图中“socket”指芯片基座。

具体实施方式

下面将结合附图以及本申请的实施例，对本申请的技术方案进行清楚和完整的描述。

在一种具体实施方式中，本申请提供一种NVM芯片可靠性测试***，包括测试主机及测试板。其中测试主机包括上位机和测试机，上位机发送测试指令及测试向量给测试机，测试机分析测试指令和测试向量，生成测试激励信号；测试板由驱动板及芯片基座板组成，驱动板分成不同组，驱动测试主机生成的测试激励信号，然后再重新组合，分组把信号传给芯片基座板，芯片基座板包含多组信号输入接口，片选模块以及一个分组排列芯片封装基座。

进一步地，测试机可以是ATE测试设备，也可以是能满足生成NVM芯片可靠性测试激励的任何设备。

进一步地，上位机与测试机的通信可以采用串口、USB等任何一种方式。

进一步地，测试主机和测试板的连接可以采用线连接也可以使用公口和母口的***式连接。

优选地，采用线连接，这样可以方便设备连接和可靠性测试。

进一步地，测试板上驱动板与芯片基座板连接可以采用同一块PCB板设计、线连接以及使用公口和母口的***式连接，以及混合连接。

优选地，驱动板与芯片基座板采用线连接与***式连接的混合连接，这样可以提高测试板的兼容性，使更换驱动板或者芯片基座板容易方便，节约成本，同时信号也比较稳定。

在一种具体实施方式中，设计驱动板的驱动模块包括输出驱动、I/O驱动、以及片选信号驱动。输出驱动与I/O驱动采用分组驱动设计以便提供足够多的驱动信号以及有足够强的驱动能力，不同的组在电路结构上一样。在这种实施方式中，每1个测试主机信号分成n(n>＝1)组来驱动驱动板的各驱动组合的管脚，每个驱动组合包括输出驱动“OUT”和I/O驱动“I/O”，分别分组驱动来自测试主机的输出信号、I/O信号、片选信号。设置驱动板输出接口有电源输出接口、I/O输出接口、输出-片选输出接口，分别连接电源信号、驱动后的I/O信号、输出-片选信号。此外，设计中对某些驱动信号走线特殊设计，保证同一组信号走线在电路板上长度相近。

在一种具体实施方式中，设计芯片基座板包括接口部分、片选模块以及芯片基座部分。接口部分包括电源输入接口、I/O输入接口、输出-片选输入接口，分别与驱动板的电源输出接口、I/O输出接口、输出-片选输出接口连接。片选模块根据片选输入产生片选信号，可以分时片选芯片也可以同步片选芯片；芯片基座部分分组排列芯片基座，每组排列m(m>＝1)个芯片基座，其内部走线与片选信号及芯片基座板的输入信号相连。

在一种具体实施方式中，本申请提供一种NVM芯片可靠性测试方法，该方法结合如上所述的测试***进行测试，该方法提供四种测试模式。这四种测试模式分别是：同步擦、写；异步擦、写；同步读激励；和异步读。其中同步擦、写，可以实现所有芯片基座上芯片同步擦、写，也可以按芯片基座所在组，分组同步对芯片进行擦、写操作。异步擦、写按需实现对单个芯片基座上的芯片进行擦、写。同步读激励可以同步产生所有芯片基座的读激励信号，同步读激励也可以按芯片基座分组产生同步读激励信号，同步读激励测试模式不接收读出数据结果。异步读实现对单个芯片基座上的芯片读操作。

在一种具体实施方式中，在实现本申请的NVM芯片可靠性测试方法的过程中，在实施同步擦、写；异步擦、写；异步读等测试模式时需要连接测试板中驱动板的I/O输出接口与测试板中驱动板的I/O输入接口。在实施同步读激励测试模式时不需要连接测试板中驱动板的I/O输出接口与测试板中驱动板的I/O输入接口。测试方法中的四种测试模式可以根据可靠性测试需求相互组合，在本设计中，对多数测试项目，推荐使用同步擦写+异步读。

图1是本发明实施例的一种NVM芯片可靠性测试***示意图。如图1所示，该***包含两个子***，分别是测试主机与测试板，其中测试主机包括上位机和测试机，测试板包括驱动板和芯片基座板。

测试主机中由上位机与测试机通信产生测试激励信号。一般地，上位机指电脑，测试机指任何能生成测试激励的测试设备。上位机与测试机之间可以通过串口、USB等任何一种通信方式通信。

优选地，测试主机与测试板通过一组绝缘导线相连，绝缘导线长度一样，绝缘导线支持-40℃到125℃温度区间。

图2是本发明实施例测试主机的输出与测试主机的I/O中的单个激励信号的流动示意图。由测试主机提供的原始信号通向同一驱动板的n组驱动组合，生成n个与原始信号波形完全一样的信号，每个经过驱动后输出的信号与m个芯片基座相连，每个芯片基座包括1颗芯片，其中芯片基座用于固体芯片且实现芯片和测试板之间的电连接，因此整个***的驱动比为1：n*m，即***可以并行测试n*m个芯片基座上的芯片。

输出信号与I/O原始信号的数量根据芯片的封装及测试需求需要设定。一般地，设计中，驱动模块中I/O驱动和输出驱动都留有冗余以便兼容不同的测试项目与不同芯片。

图3是本发明实施例测试主机某个片选信号的流动示意图。片选信号分为A类片选信号与B类片选信号。A类片选信号为通道使能信号，通道使能信号有效时，该通道的电路打开，则该通道有效。B类片选信号为芯片基座选择通道的信号，对应具体的单个芯片基座而言，该信号有效时，该单个芯片基座选通，由此可以控制芯片基座上芯片的选通。根据片选信号的功能，片选信号的数量与图2中n与m的取值有关。在图2中，n表示芯片基座通道的个数，m表示每个芯片基座组中芯片基座的个数。因为每个通道需要一个通道使能信号来控制，A类片选信号共需要n个原始信号。对于B类片选信号而言，需要m取2为底数的对数向上取整数个原始信号。

为便于理解，在图2、图3的基础上，下面对本发明实施例中主要的信号流动载体进行详细描述。

图4显示本发明实施例测试板上的驱动板。其中电源接口接收电源信号；激励输入接口接收测试主机的所有测试激励信号；从激励接口接收到的每个输出激励信号(输出类信号)及I/O激励信号(I/O类信号)都分成n个分支，分别输入到G_D_1到G_D_n的驱动组合中，G_D_1到G_D_n结构一样，都分别包含输出驱动‘OUT’和I/O驱动‘I/O’。输出驱动‘OUT’由一系列输出驱动芯片及***电路组成，且所含驱动芯片的个数由驱动芯片的种类及原始输出激励信号的数量决定。例如，有48个原始输出激励信号，每个驱动芯片最多驱动16个信号，则每个输出驱动‘OUT’需要3颗这样的驱动芯片。类似地，I/O驱动‘I/O’由一系列I/O驱动芯片及***电路组成，且所含驱动芯片的个数由驱动芯片的种类及原始输出激励信号的数量决定。例如，有16个原始I/O激励信号，每个I/O驱动芯片最多驱动4个信号，则每个I/O驱动‘I/O’需要4颗这样的驱动芯片。片选驱动1:1驱动测试主机提供的原始片选信号，其所需驱动芯片的数量由驱动芯片的种类及原始输出激励信号的数量决定。例如，有8个原始输出激励信号，每个片选驱动芯片最多驱动16个信号，片选模块需要1颗这样的驱动芯片。驱动板设有不同的输出接口，分为电源输出接口、I/O输出接口和输出-片选输出接口，其中I/O输出接口连接驱动后的I/O信号，输出-片选输出接口连接驱动后的输出信号及片选信号。

在如图4所示的驱动板中电路中，对从激励输入接口到I/O输出接口和激励输入接口到输出-片选输出接口空间距离较远的信号要做冗余设计以保证同组信号线的总长度大致相等。

本发明中不限定驱动芯片的种类，只需满足驱动能力的芯片都可以使用。

图5是本发明实施例测试板上的芯片基座板。其中电源输入接口与图4中的电源输出接口对应，I/O输入接口与图4中的I/O输出接口对应，输出-片选输入接口与图4中的输出-片选输出接口对应。片选模块由通道选择芯片及***电路组成，该芯片需要支持全选模式，片选模块需要的片选芯片个数由芯片基座个数、芯片的种类及图4中驱动的分组决定。输出-片选输入接口将驱动后的输出信号及片选信号输入到片选模块，经过片选模块处理后，输出片选信号，用于对芯片基座板上的每个芯片进行选择。在一种具体实施方式中，片选模块的选择功能可以通过多种方式实现：当所述芯片具有选择选择管脚时，片选模块可以是多路选择器MUX，根据选片输入信号直接选择对应的芯片。在另一种具体实施方式中，片选模块的选择功能可以通过多种方式实现：当所述芯片具有选择选择管脚时，片选模块可以控制为每个芯片提供电源电压的导通与关断，来选择对应的芯片。不同分组的片选芯片相互独立。芯片基座分组G_S_1到G_S_n与图4中的驱动组合G_D_1到G_D_n对应，接收其传过来的驱动后信号及图5片选模块输出的片选信号。G_S_1到G_S_n、G_D_1到G_D_n是用来提供驱动电压，用于对电源信号进行增强。每个芯片基座分组分别含有m个芯片基座，因此整个芯片基座板总计可以排放n*m颗待测芯片。

图4所示驱动板及图5所示芯片基座可以采用同一块PCB板设计、线连接以及使用公口和母口的***式连接，以及混合连接。

图6与图7是本发明实施例中提供的NVM芯片可靠性测试方法的示意图，本测试方法基于本发明实施例中的测试***。

在图6中，测试方法包括同步擦、写；异步擦、写；异步读；同步读激励；以及它们的组合。测试方法的选取及组合方式根据NVM芯片可靠性测试内容而定。具体来说，如需要对所有芯片进行擦、写，则使用同步擦、写方法，即对所有的所有芯片同时进行擦、写；如需对单颗芯片进行擦写，则使用异步擦、写方法；如涉及到读并且需要验证读出数据的结果正确与否，则使用异步读；如涉及到读但不需要验证读数据的结果正确与否，则使用同步读激励方法。基于以上方法，能够满足NVM芯片可靠性测试涉及与读、写、擦等功能相关的所有测试项。

根据对片选信号的控制和图7中驱动板与芯片基座板的I/O口连接方式实现图6中测试方法。片选可以按需选择一颗芯片、同步选择所有芯片或者选择同组芯片。此外，进行同步擦、写；异步擦、写；异步读时需要连接驱动板与芯片基座板的I/O接口。进行异步读激励时则不需要连接相应I/O接口。

上述对实施例的描述是为了便于本技术领域的普通技术人员能理解和应用本申请。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其它实施例中而不必付出创造性的劳动。因此，本申请不限于这里的实施例，本领域技术人员根据本申请披露的内容，在不脱离本申请范围和精神的情况下做出的改进和修改都本申请的范围之内。

例如，芯片基座组、片选模块、驱动模块可以集成在一个板子上(驱动板和芯片基座板集成在一个板子上)，则不需要再设置I/O输入接口、I/O输出接口、输出-片选输入接口、输出-片选输出接口、电源输出接口、电源输入接口等，可以简化结构。

Claims (14)

1.一种NVM芯片可靠性测试***，所述测试***包括：

用于控制和产生测试激励信号的测试主机，所述测试主机包括相互通信的上位机和测试机，其中上位机发送测试指令及测试向量给测试机，并且测试机分析所接收的测试指令和测试向量以生成测试激励信号；以及

与测试主机通信的测试板，包括驱动板和芯片基座板，其中驱动板对测试主机生成的测试激励信号进行处理，并把经处理的测试激励信号传输给芯片基座板；

所述驱动板采用分级、分类及分组驱动，并分类输出驱动后的信号；

所述芯片基座板包括输入接口、片选模块和芯片基座组，所述芯片基座板的片选模块构造成分类处理片选信号，实现全选、不选、单选或者分组选芯片基座板上的芯片。

2.如权利要求1所述的NVM芯片可靠性测试***，其特征在于，所述处理包括对测试激励信号进行组合和/或分组以实现下列测试模式中的一个或多个：同步擦、写；异步擦、写；同步读激励；以及异步读。

3.如权利要求1所述的NVM芯片可靠性测试***，其特征在于，所述测试主机与所述测试板采用线连接；和/或，所述测试板的驱动板和芯片基座板设计在同一PCB上、采用线连接、***连接或者线连接和***连接的混合连接。

4.如权利要求1或权利要求2所述的NVM芯片可靠性测试***，其特征在于，所述驱动板包括输入接口、驱动模块和输出接口，其中驱动板的驱动模块包括输出驱动和I/O驱动；其中测试激励信号通过输入接口输入所述驱动板，经驱动模块进行激励之后，通过输出接口从所述驱动板输出；输出驱动用于对输出类信号进行加强，I/O驱动用于对I/O类信号进行加强；所述驱动模块还包括片选信号驱动，片选信号驱动对片选类信号进行加强。

5.如权利要求4所述的NVM芯片可靠性测试***，其特征在于，所述驱动板采用分类输出，且所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口；所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出。

6.如权利要求1或权利要求2所述的NVM芯片可靠性测试***，其特征在于，所述驱动板包括n个结构相同的驱动组合，每个驱动组合都包括输出驱动‘OUT’和I/O驱动‘I/O’，其中n为大于或等于1的整数；所述驱动板采用分级、分类及分组驱动，其中原始输入信号是第一级，驱动后输出信号是第二级；原始信号中分为输出类信号、I/O类信号、片选类信号；且输出类信号与I/O类信号组成一组，片选类信号为一组。

7.如权利要求6所述的NVM芯片可靠性测试***，其特征在于，所述驱动板上包括至少一组由输出类信号与I/O类信号组成的信号组。

8.如权利要求1所述的NVM芯片可靠性测试***，其特征在于，所述芯片基座板包括输入接口、片选模块和芯片基座组，其中经过驱动板处理的信号从输入接口输入芯片基座板，其中，输出类信号、I/O类信号输送到芯片基座，片选类信号经所述片选模块处理后输送到芯片基座。

9.如权利要求8所述的NVM芯片可靠性测试***，其特征在于，所述芯片基座板的输入接口与所述驱动板的输出接口对应，其中所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口；所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出，且所述芯片基座板的输入接口包括电源输入接口、I/O输入接口和输出-片选输入接口，其中电源输入接口用于将电源信号输入到芯片基座板；I/O输入接口用于将I/O信号输入到芯片基座板；输出-片选输入接口用于将片选信号输入到片选模块，经过片选模块处理后再输送到芯片基座板。

10.如权利要求9所述的NVM芯片可靠性测试***，其特征在于，所述芯片基座板包括至少一个芯片基座组，且每个芯片基座组包括至少一个芯片基座，且其中所述芯片基座用于固定芯片和实现测试板和芯片之间的电连接；其中，输出类信号、I/O类信号分组输送到芯片基座，片选类信号经所述片选模块处理后输送到芯片基座；一个所述输出类信号用于选择一个所述芯片基座组的所有芯片基座，一个所述I/O类信号用于选择一个所述芯片基座组的所有芯片基座；所述片选模块与每个所述芯片基座信号连接，所述片选模块对每个所述芯片基座的选择进行单独控制。

11.如权利要求10所述的NVM芯片可靠性测试***，其特征在于，所述芯片基座板包括n个芯片基座组，n为大于或等于1的整数且与驱动板的驱动组合的个数相对应；每个所述芯片基座组包括m个芯片基座，m为大于或等于1的整数。

12.一种NVM芯片可靠性测试方法，包括：

上位机发送测试指令及测试向量给测试机，并且测试机分析所接收的测试指令和测试向量以生成测试激励信号；以及

驱动板对测试主机生成的测试激励信号进行处理，并把经处理的测试激励信号传输给芯片基座板；

所述驱动板采用分级、分类及分组驱动，并分类输出驱动后的信号；

所述芯片基座板包括输入接口、片选模块和芯片基座组，所述芯片基座板的片选模块构造成分类处理片选信号，实现全选、不选、单选或者分组选芯片基座板上的芯片。

13.一种NVM芯片可靠性测试***，所述测试***包括：

两个以上的芯片基座组，每个芯片基座组包括m个芯片基座，m为大于或等于1的整数；

片选模块，所述片选模块与每个所述芯片基座信号连接，所述片选模块对每个所述芯片基座的选择进行单独控制；以及，

驱动模块，所述驱动模块将测试激励信号分为两个以上的分支信号，并将所述测试激励信号发送给所述芯片基座；所述驱动模块采用分级、分类及分组驱动；所述片选模块构造成分类处理片选信号，实现全选、不选、单选或者分组选芯片；

其中，一个分支信号使能对应芯片基座组的所有芯片基座。

14.如权利要求13所述的NVM芯片可靠性测试***，其特征在于，所述测试激励信号包括输出类信号、I/O类信号，每个所述分支信号包括一个输出类信号的分支以及一个I/O类信号的分支；分支信号与芯片基座组一一对应；驱动模块包括多个驱动组合，每个驱动组合都包括输出驱动‘OUT’和I/O驱动‘I/O’。

Images