CN110597346A - 一种低温漂带隙基准电压源电路 - Google Patents

一种低温漂带隙基准电压源电路 Download PDF

Info

Publication number
CN110597346A
CN110597346A CN201910922339.XA CN201910922339A CN110597346A CN 110597346 A CN110597346 A CN 110597346A CN 201910922339 A CN201910922339 A CN 201910922339A CN 110597346 A CN110597346 A CN 110597346A
Authority
CN
China
Prior art keywords
electrically connected
resistor
circuit
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910922339.XA
Other languages
English (en)
Inventor
寿晓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhi Jing Wei Electronics Co Ltd
Original Assignee
Shanghai Zhi Jing Wei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhi Jing Wei Electronics Co Ltd filed Critical Shanghai Zhi Jing Wei Electronics Co Ltd
Priority to CN201910922339.XA priority Critical patent/CN110597346A/zh
Publication of CN110597346A publication Critical patent/CN110597346A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种低温漂带隙基准电压源电路，该低温漂带隙基准电压源电路包括电压输出电路、电压信号产生电路、及斩波放大器；其中：电压输出电路与电压信号产生电路电连接，为电压信号产生电路提供工作电压，电压信号产生电路为所述斩波放大器提供高频的差分信号；斩波放大器将该高频的差分信号及斩波放大器的失配电压放大后进行斩波调制处理，去除失配电压，为电压输出电路提供稳定的增益，以使电压输出电路输出带隙基准电压。本发明的低温漂带隙基准电源消除了放大器、PNP对的失配及其闪烁噪声的影响，在温度稳定性和消除低频噪声性能方面进行了改进。

Description

一种低温漂带隙基准电压源电路
技术领域
本发明涉及电子技术领域，特别涉及一种低温漂带隙基准电压源电路。
背景技术
目前，基准电压源已作为半导体集成电路中不可缺少的基本模块，其广泛用于放大器、模数转换器、数模转换器、射频、传感器和电源管理芯片中。传统的基准电压源包括基于齐纳二极管反向击穿特性的电压基准、基于PN结正向导通特性的电压基准和带隙基准等多种实现方式，其中，由于带隙基准具有结构简单、电压稳定等优点，因此，得到了广泛应用。
随着半导体技术和便携式电子产品的发展，对低功耗、高电源电压范围的基准电压源的需求大大增加，也导致带隙基准的设计要求有很大的提高。带隙基准可以产生与电源电压及工艺无关、具有稳定温度特性的基准电压。带隙基准的稳定性对整个***的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。带隙基准电压必须能够克服制造工艺的偏差，***内部电源电压在工作范围内的变化以及外界温度的影响。随着***精度的提高，对基准的温度、电压和工艺的稳定性的要求也越来越高。
图2示出了一种传统的带隙基准电压源，该传统的带隙基准电压源的精度明显受到双极性晶体管的精度、温度特性、三极管失配和低频噪声(闪烁噪声)的严重影响。此外，较小的芯片封装还会导致更高的封装应力，从而产生更大的电压温度漂移。因此，传统的带隙基准电压源很难达到现今集成电路或芯片的性能的要求。
发明内容
为了解决上述至少一个技术问题，本发明提供了一种低温漂带隙基准电压源电路，具体的，本发明提供的低温漂带隙基准电压源电路包括：电压输出电路、电压信号产生电路、及斩波放大器；其中，所述电压输出电路与所述电压信号产生电路电连接，为所述电压信号产生电路提供工作电压，还可提供所需温度信号的放大。所述电压信号产生电路为所述斩波放大器提供高频的差分信号；所述斩波放大器将所述高频的差分信号及所述斩波放大器的失配电压放大后进行斩波调制处理，去除所述失配电压，为所述电压输出电路提供稳定的增益，以使所述电压输出电路输出带隙基准电压。
在一个实施方式中，所述电压输出电路包括：NMOS管M1、及电阻R3；所述NMOS管M1的栅极与所述斩波放大器的输出端电连接，所述NMOS管M1的漏极与外接电源电连接，所述NMOS管M1的源极与所述电阻R3电连接，且所述NMOS管M1的源极作为所述低温漂带隙基准电压源电路的输出端，输出带隙基准电压。
当然，上述实施方式中的NMOS管也可以采用PMOS管代替，具体的，所述电压输出电路包括：PMOS管M2、及电阻R3；所述PMOS管M2的栅极与所述斩波放大器的输出端电连接，所述PMOS管M2的源极与外接电源电连接，所述PMOS管M2的漏极与所述电阻R3电连接，且所述PMOS管的漏极作为所述低温漂带隙基准电压源电路的输出端，输出带隙基准电压。
在一个实施方式中，所述电压信号产生电路包括调制开关单元、第一电阻电路、第二电阻电路、三极管Q5及三极管Q6；所述第一电阻电路与所述第二电阻电路电连接，且所述第一电阻电路与所述第二电阻电路电连接的第一公共端点与所述三极管Q5的发射极电连接，所述第一电阻电路与所述第二电阻电路电连接的第二公共端点与所述三极管Q6的发射极电连接，所述三极管Q5的基极及其集电极电连接至地；所述三极管Q6的基极及其集电极电连接至地；所述第一电阻电路与所述调制开关单元的一个开关电连接，所述第二电阻电路与所述调制开关单元的另一开关电连接。
在一个实施方式中，所述第一电阻电路包括电阻R2、R7、R4；所述第二电阻电路包括电阻R1、R6、R5；所述电阻R2的第一端与所述电阻R1的第一端电连接，并将其电连接的端点作为所述第一电阻电路与所述第二电阻电路电连接的第一公共端点；所述电阻R2的第二端与所述电阻R7的第一端电连接，所述电阻R7的第二端与所述电阻R4的第一端电连接；所述电阻R4的第二端与所述电阻R5的第二端电连接，并将其电连接的端点作为所述第一电阻与所述第二电阻电路电连接的第二公共端点；所述电阻R1的第二端与所述电阻R6的第一端电连接，所述电阻R6的第二端与所述电阻R5的第一端电连接；所述电阻R2的第二端与所述调制开关单元的开关S5的第二端电连接，所述电阻R6的第二端与所述调制开关单元的开关S6的第二端电连接；所述开关S5的第一端与所述开关S6的第一端电连接后与所述电压输出电路的输出端电连接；所述电阻R1的第二端与所述斩波放大器的第二输入端电连接，所述电阻R7的第二端与所述斩波放大器的第一输入端电连接；且：R1＝R4；R7＝R6；R2＝R5；R7＝N*R2；所述三极管Q5与所述三极管Q6的发射极面积比为1:1。
在一个实施方式中，所述斩波放大器包括：依次电连接的差分放大器U1、斩波解调开关A1、低通滤波器LPF1；其中：
所述电压信号产生电路输出调制到高频的差分信号Vin与所述差分放大器U1的失配电压叠加后作为所述差分放大器U1的输入，所述差分发放大器U1将所述高频的差分信号Vin和失配电压进行放大，再通过所述斩波解调开关A1将高频的、放大后的输入信号调制到低频，将所述放大后的失配电压调制到高频，再通过所述低通滤波器LPF1将所述调制后的高频失配电压过滤，获得不包含失配电压的输出电压。
在一个实施方式中，所述斩波放大器还包括另一放大器U2，所述放大器U2的输入端与所述低通滤波器LPF1的输出端电连接，所述放大器U2的输出端作为所述斩波放大器的输出端。
在一个实施方式中，所述斩波解调开关包括：两个输入端in1、in2和两个输出端out1、out2，以及四个支路开关S1～S4。当时钟信号为低电平时，第一支路开关S1和第四支路开关S4闭合；当时钟信号为高电平时，第二支路开关S2和第三支路开关S3闭合；所述第一支路开关S1闭合时，第一输入端in1与第二输出端out2连通；第二支路开关S2闭合时，第一输入端in1与第一输出端out1连通；第三支路开关S3闭合时，第二输入端in2与第二输出端out2连通；第四支路开关S4闭合时，第二输入端in2与第一输出端out1连通。
在一个实施方式中，将所述三极管Q5替换为二极管D1，将所述三极管Q6替换为二极管D2；所述二极管D1的正极与所述电阻R1、R2的公共端电连接，所述所述二极管D1的负极电连接至地；所述所述二极管D2的正极与所述电阻R4、R5的公共端电连接，所述所述二极管D2的负极电连接至地。
本发明至少包含以下一项技术效果：
(1)本发明的带隙基准电压源中，电压信号产生电路为斩波放大器提供高频的差分信号，该差分信号由幅度相同、极性相反的两个电压信号组成，该高频的差分信号输入斩波放大器的输入端，由于该差分信号在电压信号产生电路中已进行了调制，变成了高频；该高频的差分信号再叠加斩波放大器的低频的失配电压一起输入给斩波放大器；而斩波放大器则对叠加了斩波放大器的低频的失配电压的输入信号进行了斩波放大处理，从而去除电压信号产生电路的失配电压和噪声，输出稳定的增益给到电压输出电路，从而使得电压输出电路可根据斩波放大器反馈的电压信号，输出带隙基准电压。
(2)传统的带隙基准电压源，两个三极管的发射极面积之比为1：N，而三极管的温度特性不高，容易受温度的影响，最重要的，对于发射极面积较大的三极管，更容易受到应力的影响，从而导致更差的电压温度漂移。而本发明的带隙基准电压源则采用了温度特性和精度更优的两套电阻，而两个三极管的发射极面积之比为1:1，消除了应力带来的影响，且通过合理设定每套电阻中的电阻阻值，使得输入斩波放大器的第一输入端的输入电压信号和第二输入端的电压信号可互换输入，消除了PNP失配及其闪烁噪声的影响，而斩波放大器的采用，则消除了放大器的失配电压及其闪烁噪声的影响。相比于传统的带隙基准电压源，本发明的带隙基准电压源电路在温度稳定性和低频噪声方面得到了大大的改进。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是说明书实施方式的一个低温漂带隙基准电压源电路的结构框图；
图2是现有技术中的一个带隙基准电压源；
图3是本发明低温漂带隙基准电压源电路的另一实施例的电路框图；
图4是本发明低温漂带隙基准电压源电路的另一实施例的电路框图；
图5为本发明低温漂带隙基准电压源电路的电压信号产生电路的电路图；
图6为本发明低温漂带隙基准电压源电路的另一实施例的电路图；
图7为斩波解调开关结构示意图。
附图标号说明：
10 电压输出电路；
20 电压信号产生电路；
30 斩波放大器；
21 调制开关单元；
22 第一电阻电路；
23 第二电阻电路；
M1、Q1、Q2、Q5、Q6 三极管
U1 差分放大器(双输入双输出)
U2 放大器(双输入单输出)
A1 斩波解调开关
LPF1 低通滤波器
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，当一个元件被认为是“耦接”另一个元件时，它可以是直接耦接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
本发明实施方式提供了一种低温漂带隙基准电压源电路，如图1所示，包括：电压输出电路10、电压信号产生电路20、及斩波放大器30；其中，电压输出电路10与电压信号产生电路20电连接，为电压信号产生电路20提供工作电压，电压信号产生电路20为斩波放大器30提供差分信号；斩波放大器30将所述高频的差分信号及斩波放大器30的失配电压都进行放大后再进行斩波调制处理，去除失配电压，为电压输出电路10提供稳定的增益，以使电压输出电路输出带隙基准电压。
在现有技术中，基准电压源的基本拓扑如图2所示，其中U2为放大器，Q1、Q2为二极管或者基极与集电极连接的三极管。很容易看出：
ID1＝ID2＝ID (1)
VREF＝VBE2+ID·(R2+2R3) (4)
其中，K是玻尔兹曼常数，T是绝对温度，q是电子电荷。从(1)--(4)，我们得到:
注意VBE2具有负温度系数，而ID与绝对温度成正比(PTAT)。通过适当选择N、R1、R2和R3值，可以确保VREF在整个温度范围内保持恒定。当然，这是理想状态，然而在实际应用中，随着温度的增加，图1所示的带隙基准电压源容易产生电压温度漂移，导致VREF漂移的主要误差包括放大器输入失配电压、三极管Q1、Q2的发射极面积比1:N、电阻比R1:R2:R3。
而其中，电阻性能受温度的影响比较小，因此，电阻比比较容易控制，而三极管和放大器受精度的限制，其受温度影响较为大，一方面，电路中的放大器会产生失配电压；另一方面，三极管Q1与Q2的发射极面积比1：N，其中的N也会存在误差，特别的，较小的封装会导致更高的封装应力，从而会导致影响三极管发射极的面积，因此，会导致面积比1:N产生变化，从而对整个***的精度产生较大影响，三极管对和放大器的失配及其产生的闪烁噪声，影响到带隙基准源的输出电压VREF。
而本发明中，电压信号产生电路产生的差分信号，即第一电压信号和第二电压信号的信号差。其中，第一电压信号和第二电压信号会输入斩波放大器的第一输入端和第二输入端，从而解决电压信号产生电路本身的失配影响。该第一电压信号和第二电压信号，振幅相同、极性相反，再将该第一电压信号和第二电压信号输入斩波放大器的两个输入端，从而为斩波放大器提供差分信号。具体的，该电压信号产生电路还可根据时钟信号的高低电平切换自身的开关，从而调制输出高频的差分信号，也消除了电压信号产生电路本身的失配影响，而斩波放大器则对叠加了斩波放大器的失配电压的输入信号进行了斩波放大处理，从而去除电压信号产生电路的失配电压和噪声，输出稳定的增益给到电压输出电路，从而使得电压输出电路可根据斩波放大器反馈的电压信号(增益)，输出带隙基准电压。
本发明的另一实施例，如图3所示，在上述低温漂带隙基准电压源电路实施例的基础上，所述电压输出电路10包括：PMOS管M2、及电阻R3；所述PMOS管M2的栅极与所述斩波放大器的输出端电连接，所述PMOS管M2的源极与外接电源电连接，所述PMOS管M2的漏极与所述电阻R3电连接，且所述PMOS管的漏极作为所低温漂带隙基准电压源电路的输出端，输出带隙基准电压。
当然，上述实施例中的PMOS管也可以采用NMOS管代替，具体的，电压输出电路的另一种实现方式则是采用NMOS管M2和电阻R3来实现，具体的，如图4所示，电压输出电路10包括：NMOS管M1、及电阻R3；NMOS管M1的栅极与斩波放大器30的输出端电连接，NMOS管M1的漏极与外接电源VDD电连接，NMOS管M1的源极与电阻R3电连接，且NMOS管M1的源极作为低温漂带隙基准电压源电路的输出端，输出带隙基准电压VREF。
该电压输出电路10中，斩波放大器30将放大后的误差电压输入给NMOS管M1的栅极，NMOS管M1的漏极接外接电源，基于负反馈原理，该NMOS管M1的源极输出的电压是非常稳定，可作为带隙基准电压。
上述任一实施例中，斩波放大器30包括：依次电连接的差分放大器U1、斩波解调开关A1、低通滤波器LPF1；其中：
电压信号产生电路20输出的差分信号Vin(图中未标出)与差分放大器U1的失配电压Vos(图中未示出)叠加后作为差分放大器U1的输入，差分放大器U1将差分信号Vin和失配电压Vos进行放大，再通过斩波解调开关A1将放大后的输入信号调制到低频，将放大后的失配电压调制到高频，再通过低通滤波器LPF1将调制后的高频失配电压过滤，获得不包含失配电压的输出电压。
具体的，电压信号产生电路20中，通过调制开关单元21的切换调制，使得其产生的高频的差分信号输入所述差分放大器U1的第一输入端和第二输入端，从而消除了电压信号产生电路20的失配电压，该高频的输入信号Vin与低频的失配电压Vos(差分放大器的)通过差分放大器U1的放大作用后，再经过斩波解调开关A1对其进行调制，具体的，将高频的放大后的输入信号Vin调制到低频，而将低频的失配电压Vos调制到高频，最后再通过低通滤波器LPF1将调制后的高频的失配电压进行过滤，获得不包含失配电压的输出电压。
上述任一实施例中，电压信号产生电路20包括调制开关单元21、第一电阻电路22、第二电阻电路23、三极管Q5及三极管Q6；所述调制开关单元至少包含两个开关：S5和S6，开关S5的第一端与开关S6的第一端电连接后与电压输出电路的输出端电连接，第一电阻电路22与第二电阻电路23电连接，且第一电阻电路22与第二电阻电路23电连接的第一公共端点与三极管Q5的发射极电连接，第一电阻电路22与第二电阻电路23电连接的第二公共端点与三极管Q6的发射极电连接，三极管Q5的基极及其集电极电连接至地；三极管Q6的基极及其集电极电连接至地；第一电阻电路22与调制开关单元21的一个开关S5的第二端电连接，第二电阻电路23与调制开关单元21的另一开关S6的第二端电连接。
上述中三极管Q5的基极和集电极电连接至地，可以是Q5的基极和集电极短接后直接接地，也可以是Q5的基极通过一电阻或电网络等与集电极电连接后接地，本发明对此不限定。
电压信号产生电路20通过调制开关单元21的开关切换，使得其产生高频的差分信号，具体的，当时钟信号为高电平时，开关S5导通；当时钟信号为低电平时，开关S6导通，如此，交替切换，从而对电压信号产生电路20产生的差分信号进行了调制，使其产生的是高频的差分信号。
电压信号产生电路如图5所示，其中，第一电阻电路包括电阻R2、R7、R4；第二电阻电路包括电阻R1、R6、R5；所述电阻R2的第一端与所述电阻R1的第一端电连接，并将其电连接的端点作为所述第一电阻电路与所述第二电阻电路电连接的第一公共端点；所述电阻R2的第二端与所述电阻R7的第一端电连接，所述电阻R7的第二端与所述电阻R4的第一端电连接；所述电阻R4的第二端与所述电阻R5的第二端电连接，并将其电连接的端点作为所述第一电阻与所述第二电阻电路电连接的第二公共端点；所述电阻R1的第二端与所述电阻R6的第一端电连接，所述电阻R6的第二端与所述电阻R5的第一端电连接；所述电阻R2的第二端与所述调制开关单元的开关S5的第二端电连接，所述电阻R6的第二端与所述调制开关单元的开关S6的第二端电连接；所述开关S5的第一端与所述开关S6的第一端电连接后与所述电压输出电路的输出端电连接；所述电阻R1的第二端与所述斩波放大器的第二输入端电连接，所述电阻R7的第二端与所述斩波放大器的第一输入端电连接；且：R1＝R4；R7＝R6；R2＝R5；R7＝N*R2；所述三极管Q5与所述三极管Q6的发射极面积比为1:1。
图1所示的现有低温漂带隙基准电压源电路中，三极管Q2与三极管Q1的发射极面积比为1:N，而本发明中，则是R2:R7＝1:N，R5:R6＝1:N；众所周知，电阻的温度特性和稳定性是远高于三极管的，特别的，三极管较小的封装会导致更高的封装应力，从而使比值中的N发生较大变化，PNP的不匹配也会对整个***产生影响，因为它在应力下会变化。而本实施例则不然，电阻的温度特性和稳定性比较高，比如，精密电阻的精度可以达到0.1％，温度系数可以达到20ppm/℃以内，这对于大多数应用来说是足够的。本实施例中三极管Q5和Q6的发射极面积比为1:1，从而减小了芯片的封装应力，而采用调制开关单元切换上述两套电阻电路，使得输入斩波放大器的差分信号调制到了高频，消除了PNP失配及其闪烁噪声的影响，而斩波放大器的采用，则消除了放大器的失配电压影响。
斩波放大器，参见图6，该斩波放大器包括：依次电连接的差分放大器U1、斩波解调开关A1、低通滤波器LPF1及放大器U2，放大器U2的输入端与低通滤波器LPF1的输出端电连接，放大器U2的输出端作为斩波放大器的输出端。
具体的，放大器U2将低通滤波器过滤后的电压信号进行放大处理，再将其作为斩波放大器输出以给电压输出模块提供稳定增益。
斩波解调开关，如图7所示，包括：两个输入端in1、in2和两个输出端out1、out2，以及四个支路开关S1～S4；其中，当时钟信号为低电平时，第一支路开关S1和第四支路开关S4闭合；当时钟信号为高电平时，第二支路开关S2和第三支路开关S3闭合；所述第一支路开关S1闭合时，第一输入端in1与第二输出端out2连通；第二支路开关S2闭合时，第一输入端in1与第一输出端out1连通；第三支路开关S3闭合时，第二输入端in2与第二输出端out2连通；第四支路开关S4闭合时，第二输入端in2与第一输出端out1连通。
下面我们来验证本发明方案的带隙基准电压源在温度稳定性(低温漂)和低频噪声方面的先进性。
具体的，如图5所示的低频带隙基准电压源，本实施例同时消除了放大器的Vos、PNP对失配及其闪烁噪声的影响。为了简化分析，我们假设时钟φ为高电平时偏置状态。以下等式成立：
R2·I1+R1·I3＝N·R2·I2 (6)
[R1+(N+1)R2]·I3＝R2·I1 (9)
VREF＝VBE5+R2·I1+R3·(I1+I2) (10)
从(6)-(10)，我们得出：
注意等式(11)类似于等式(5)，不同之处在于电阻比导致的标量。同样，可以简单地调整R3，以确保VREF在整个温度范围内保持恒定。
放大器输入失调电压Vos和Q5/Q6发射极面积比1+δ，这两者都与温度有关。
图5电路的工作描述如下：
当时钟信号φ为高时，开关S5/S2/S3闭合，S6/S1/S4断开，R2>>R1，
从(11)，
当时钟信号φ为低时，开关S6/S1/S4闭合，S5/S2/S3断开，
我们有：
因为斩波效果的直流分量是它的时间平均值，所以在一阶泰勒展开后可以直接获得:
方程(14)接近方程(11)，Vos和δ的非理想项被抵消。因此，图4的带隙基准电压源在温度稳定性和低频噪声性能方面大大改进了。
当然，本发明中的三极管Q5、Q6也可采用二极管实现，具体的，在上述任一实施例中，将三极管Q5替换为二极管D1，将三极管Q6替换为二极管D2；二极管D1的正极与电阻R1、R2的公共端电连接，所述二极管D1的负极电连接至地；所述二极管D2的正极与电阻R4、R5的公共端电连接，所述二极管D2的负极电连接至地。
需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
应该理解，以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述描述，在所提供的示例之外的许多实施方式和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照前述权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。

Claims (9)

1.一种低温漂带隙基准电压源电路，其特征在于，包括电压输出电路、电压信号产生电路、及斩波放大器；其中：
所述电压输出电路与所述电压信号产生电路电连接，为所述电压信号产生电路提供工作电压，所述电压信号产生电路为所述斩波放大器提供高频的差分信号；所述斩波放大器将所述高频的差分信号及所述斩波放大器的失配电压放大后进行斩波调制处理，去除所述失配电压，为所述电压输出电路提供稳定的增益，以使所述电压输出电路输出带隙基准电压。
2.根据权利要求1所述的一种低温漂带隙基准电压源电路，其特征在于，所述电压信号产生电路包括调制开关单元、第一电阻电路、第二电阻电路、三极管Q5及三极管Q6；所述第一电阻电路与所述第二电阻电路电连接，且所述第一电阻电路与所述第二电阻电路电连接的第一公共端点与所述三极管Q5的发射极电连接，所述第一电阻电路与所述第二电阻电路电连接的第二公共端点与所述三极管Q6的发射极电连接，所述三极管Q5的基极及其集电极电连接至地；所述三极管Q6的基极及其集电极电连接至地；所述第一电阻电路与所述调制开关单元的一个开关电连接，所述第二电阻电路与所述调制开关单元的另一开关电连接。
3.根据权利要求2所述的一种低温漂带隙基准电压源电路，其特征在于，所述第一电阻电路包括电阻R2、R7、R4；所述第二电阻电路包括电阻R1、R6、R5；所述电阻R2的第一端与所述电阻R1的第一端电连接，并将其电连接的端点作为所述第一电阻电路与所述第二电阻电路电连接的第一公共端点；所述电阻R2的第二端与所述电阻R7的第一端电连接，所述电阻R7的第二端与所述电阻R4的第一端电连接；所述电阻R4的第二端与所述电阻R5的第二端电连接，并将其电连接的端点作为所述第一电阻与所述第二电阻电路电连接的第二公共端点；所述电阻R1的第二端与所述电阻R6的第一端电连接，所述电阻R6的第二端与所述电阻R5的第一端电连接；所述电阻R2的第二端与所述调制开关单元的开关S5的第二端电连接，所述电阻R6的第二端与所述调制开关单元的开关S6的第二端电连接；所述开关S5的第一端与所述开关S6的第一端电连接后与所述电压输出电路的输出端电连接；所述电阻R1的第二端与所述斩波放大器的第二输入端电连接，所述电阻R7的第二端与所述斩波放大器的第一输入端电连接；且：R1＝R4；R7＝R6；R2＝R5；R7＝N*R2；所述三极管Q5与所述三极管Q6的发射极面积比为1:1。
4.根据权利要求1所述的一种低温漂带隙基准电压源电路，其特征在于，所述电压输出电路包括：NMOS管M1、及电阻R3；所述NMOS管M1的栅极与所述斩波放大器的输出端电连接，所述NMOS管M1的漏极与外接电源电连接，所述NMOS管M1的源极与所述电阻R3电连接，且所述NMOS管M1的源极作为所述低温漂带隙基准电压源电路的输出端，输出带隙基准电压。
5.根据权利要求1所述的一种低温漂带隙基准电压源电路，其特征在于，所述电压输出电路包括：PMOS管M2、及电阻R3；所述PMOS管M2的栅极与所述斩波放大器的输出端电连接，所述PMOS管M2的源极与外接电源电连接，所述PMOS管M2的漏极与所述电阻R3电连接，且所述PMOS管的漏极作为所低温漂带隙基准电压源电路的输出端，输出带隙基准电压。
6.根据权利要求1-5任一项所述的一种低温漂带隙基准电压源电路，其特征在于，所述斩波放大器包括：依次电连接的差分放大器U1、斩波解调开关A1、低通滤波器LPF1；其中：
所述电压信号产生电路输出调制到高频的差分信号Vin与所述差分放大器U1的失配电压叠加后作为所述差分放大器U1的输入，所述差分发放大器U1将所述高频的差分信号Vin和失配电压进行放大，再通过所述斩波解调开关A1将高频的、放大后的输入信号调制到低频，将所述放大后的失配电压调制到高频，再通过所述低通滤波器LPF1将所述调制后的高频的失配电压过滤，获得不包含失配电压的输出电压。
7.根据权利要求6所述的一种低温漂带隙基准电压源电路，其特征在于，所述斩波放大器还包括另一放大器U2，所述放大器U2的输入端与所述低通滤波器LPF1的输出端电连接，所述放大器U2的输出端作为所述斩波放大器的输出端。
8.根据权利要求6所述的一种低温漂带隙基准电压源电路，其特征在于，所述斩波解调开关包括：两个输入端in1、in2和两个输出端out1、out2，以及四个支路开关S1～S4；其中：
当时钟信号为低电平时，第一支路开关S1和第四支路开关S4闭合；当时钟信号为高电平时，第二支路开关S2和第三支路开关S3闭合；所述第一支路开关S1闭合时，第一输入端in1与第二输出端out2连通；第二支路开关S2闭合时，第一输入端in1与第一输出端out1连通；第三支路开关S3闭合时，第二输入端in2与第二输出端out2连通；第四支路开关S4闭合时，第二输入端in2与第一输出端out1连通。
9.根据权利要求2所述的一种低温漂带隙基准电压源电路，其特征在于，将所述三极管Q5替换为二极管D1，将所述三极管Q6替换为二极管D2；所述二极管D1的正极与所述电阻R1、R2的公共端电连接，所述所述二极管D1的负极电连接至地；所述所述二极管D2的正极与所述电阻R4、R5的公共端电连接，所述所述二极管D2的负极电连接至地。
CN201910922339.XA 2019-09-27 2019-09-27 一种低温漂带隙基准电压源电路 Pending CN110597346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910922339.XA CN110597346A (zh) 2019-09-27 2019-09-27 一种低温漂带隙基准电压源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910922339.XA CN110597346A (zh) 2019-09-27 2019-09-27 一种低温漂带隙基准电压源电路

Publications (1)

Publication Number Publication Date
CN110597346A true CN110597346A (zh) 2019-12-20

Family

ID=68863956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910922339.XA Pending CN110597346A (zh) 2019-09-27 2019-09-27 一种低温漂带隙基准电压源电路

Country Status (1)

Country Link
CN (1) CN110597346A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167939A (zh) * 2021-12-07 2022-03-11 厦门半导体工业技术研发有限公司 带隙基准电压源的调整电路、方法及带隙基准电压源

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201379B1 (en) * 1999-10-13 2001-03-13 National Semiconductor Corporation CMOS voltage reference with a nulling amplifier
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
CN104375546A (zh) * 2014-03-18 2015-02-25 苏州芯动科技有限公司 一种带开关电容滤波器的斩波带隙基准设备
CN104931077A (zh) * 2015-06-01 2015-09-23 南京邮电大学 一种减小集成霍尔传感器残余失调的电路
CN105444907A (zh) * 2014-09-22 2016-03-30 英飞凌科技股份有限公司 用于温度感测的***和方法
CN105824349A (zh) * 2016-05-26 2016-08-03 上海巨微集成电路有限公司 自校准带隙基准电路、带隙基准电压自校准***和方法
CN107861553A (zh) * 2017-10-12 2018-03-30 天津大学 基于斩波调制技术的抗辐射基准电压源
CN107994883A (zh) * 2017-12-27 2018-05-04 山东师范大学 一种人体生物微弱小信号的斩波放大调理芯片***
CN109710013A (zh) * 2018-11-22 2019-05-03 西安电子科技大学 一种具有失调抑制和负载增强的稳压电路
US10310528B1 (en) * 2017-12-06 2019-06-04 Silicon Laboratories Inc. System and method for correcting offset voltage errors within a band gap circuit
CN210377197U (zh) * 2019-09-27 2020-04-21 上海治精微电子有限公司 一种低温漂带隙基准电压源电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201379B1 (en) * 1999-10-13 2001-03-13 National Semiconductor Corporation CMOS voltage reference with a nulling amplifier
US6462612B1 (en) * 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
CN104375546A (zh) * 2014-03-18 2015-02-25 苏州芯动科技有限公司 一种带开关电容滤波器的斩波带隙基准设备
CN105444907A (zh) * 2014-09-22 2016-03-30 英飞凌科技股份有限公司 用于温度感测的***和方法
CN104931077A (zh) * 2015-06-01 2015-09-23 南京邮电大学 一种减小集成霍尔传感器残余失调的电路
CN105824349A (zh) * 2016-05-26 2016-08-03 上海巨微集成电路有限公司 自校准带隙基准电路、带隙基准电压自校准***和方法
CN107861553A (zh) * 2017-10-12 2018-03-30 天津大学 基于斩波调制技术的抗辐射基准电压源
US10310528B1 (en) * 2017-12-06 2019-06-04 Silicon Laboratories Inc. System and method for correcting offset voltage errors within a band gap circuit
CN107994883A (zh) * 2017-12-27 2018-05-04 山东师范大学 一种人体生物微弱小信号的斩波放大调理芯片***
CN109710013A (zh) * 2018-11-22 2019-05-03 西安电子科技大学 一种具有失调抑制和负载增强的稳压电路
CN210377197U (zh) * 2019-09-27 2020-04-21 上海治精微电子有限公司 一种低温漂带隙基准电压源电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167939A (zh) * 2021-12-07 2022-03-11 厦门半导体工业技术研发有限公司 带隙基准电压源的调整电路、方法及带隙基准电压源

Similar Documents

Publication Publication Date Title
CN103488232B (zh) 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN201191822Y (zh) 适用于模数转换器的差分参考电压源电路
CN104503528A (zh) 一种降低失调影响的低噪声带隙基准电路
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
US5774019A (en) Low distortion differential amplifier circuit
US4442400A (en) Voltage-to-current converting circuit
CN211783939U (zh) 一种高精度温度检测芯片的模拟前端
CN107543626B (zh) 一种无需校准的高精度温度传感器
CN210377197U (zh) 一种低温漂带隙基准电压源电路
TW201031901A (en) PTAT sensor and temperature sensing method thereof
CN110597346A (zh) 一种低温漂带隙基准电压源电路
CN106656111A (zh) 环形振荡器
CN104914919B (zh) 参考电源产生电路及应用其的电子电路
CN101320279B (zh) 电流产生器
JPS5824042B2 (ja) 電圧フオロワ回路
KR890004771B1 (ko) 차동 증폭기
CN115498970A (zh) 放大电路、差分放大电路和放大器
US7667539B2 (en) Low-voltage wide-range linear transconductor cell
CN203552113U (zh) 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
CN212007570U (zh) 温度传感器及集成电路
RU2273088C1 (ru) Генератор хаотических колебаний
TWI600995B (zh) 電壓箝制電路
CN216979654U (zh) 高精度带隙基准电压源电路
RU2432666C1 (ru) Дифференциальный операционный усилитель с малым напряжением питания

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination