CN110519042A - 数据处理方法 - Google Patents

数据处理方法 Download PDF

Info

Publication number
CN110519042A
CN110519042A CN201910811370.6A CN201910811370A CN110519042A CN 110519042 A CN110519042 A CN 110519042A CN 201910811370 A CN201910811370 A CN 201910811370A CN 110519042 A CN110519042 A CN 110519042A
Authority
CN
China
Prior art keywords
data
box
processing
enciphering
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910811370.6A
Other languages
English (en)
Inventor
张昳玲
彭小燕
章斌
蔡曦
宋志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Institute of TT&C and Telecommunication
Shanghai Aerospace Measurement Control Communication Institute
Original Assignee
Shanghai Aerospace Measurement Control Communication Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Measurement Control Communication Institute filed Critical Shanghai Aerospace Measurement Control Communication Institute
Priority to CN201910811370.6A priority Critical patent/CN110519042A/zh
Publication of CN110519042A publication Critical patent/CN110519042A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种数据处理方法，包括：1)通过数据转换S盒和P盒生成新SP盒，利用内存预存储功能将新SP盒所有的线性可能制作成内存表单，使实际计算时，软件只需要根据索引查找表单；2)通过软件指定分配处理器(CPU核号)处理加解密数据；3)采用软件并行处理***，来同时处理数据。通过本方法，可以大幅缩减计算步骤，节省位操作计算时间，提高整个数据加解密处理速度，满足星上数据下送并行处理能力和实际用户提出的多地面站协同处理模式，同时加解密模块移植性强。

Description

数据处理方法
技术领域
本发明涉及一种数据处理方法。
背景技术
数据加密标准(Data Encryption Standard-简称DES)作为国际通用的主流分组密码，尽管其安全性较之高级加密标准(Advanced Encryption Standard-简称AES)略有逊色，但其作为目前研究最彻底的对称算法，仍然作为主流国际加解密算法应用于许多领域。
随着我国民用卫星及小卫星的飞速发展，目前我国在民用卫星上的应用涵盖了海洋、气象、陆地观测等多个方面。相较于军用卫星，在综合考虑研制周期、成本的前提下，民用卫星的数据传输保护方式大多使用国际通用的加解密标准如DES或AES。
一般DES在实现方式上可以分为软件和硬件实现，其中软件实现方式遵循DES描述的数据流操作，但由于涉及到数量巨大的原子级位置置换，在CPU上运行速率一般，但由于软件的可移植性特点，软件实现方式可以灵活的移植于任意一台计算机上，且密钥管理简单高效，适用于地面等对实时性指标要求不高的场所。DES本身的设计标准就是硬件实现的效率高，所有内部的位置置换都只要布线而不需要逻辑，且资源占用率低，一般适合于时效性较高的环境，但由于硬件的特性，其前期布线等环境要求高，密钥等资源管理复杂，费用开销大。
在这种情况下，虽然基于软件实现方式的DES加解密模式适用于地面数据处理，但由于其处理速度过于缓慢，在实际使用时仍有许多局限性。
发明内容
本发明的目的在于提供一种数据处理方法。
为解决上述问题，本发明提供一种数据处理方法，包括：
通过数据转换S盒和P盒生成新SP盒，利用内存预存储功能将新SP盒所有的线性可能制作成内存表单，使实际计算时，根据索引查找所述内存表单；
指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据；
采用并行处理***，以同时处理数据。
进一步的，在上述方法中，通过数据转换S盒和P盒生成新SP盒，包括：
将S盒分为8个子盒，将输入的6位信号根据相应S盒转换为4位信号，针对这一换算，事先将每个S盒的0x00～0x3F的所有数据的映射生成新的S盒的S1～S8子盒；
分析所述新的S盒的S1～S8子盒对应0～63位的对应位置，将新的S盒的每个子盒内遍历的映射数据根据P盒位信号，设1或0，重新生成对应新的SP盒，SP盒位置内的数据均为0x00000000数据，不涉及该SP盒位置内的数据自动以0替代；
当实际的8个字节的数据进入时，将8个字节的数据分别对应寻找其处理完毕的SP盒中的SP对应值，将8个SP对应值进行异或处理以得到最终值。
进一步的，在上述方法中，指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据，包括：
将收到的数据按照最适大小进行数据打包得到数据包；
将数据包放入虚拟队列，以加快实时数据的处理效率；
选择使用通过人为指定的待运行计算机的CPU核号，来进行分进程式DES算法处理；
设置虚拟实时响应机制，通过虚拟运行时服务机制更新前待处理数据包、CPU核号及处理后数据包的状态。
进一步的，在上述方法中，采用并行处理***，以同时处理数据，包括：
运行数据前端处理模块；
运行加解密算法处理模块；
运行数据后端整合模块。
进一步的，在上述方法中，运行数据前端处理模块，包括：
数据前端处理模块作为分发端，负责星上下传数据的接收和分发，其中，数据前端处理模块在下发原始数据包时打下时间戳，所述数据前端处理模块除了设置缓存区域用以存放下行待处理数据，还设置虚拟实时响应机制，实时监控下行加解密算法处理模块的数据运行情况。
进一步的，在上述方法中，运行加解密算法处理模块，包括：
加解密算法处理模块收到的原始数据，对所述原始数据处理后添加原始数据包的时间戳返回至数据后端整合模块。
进一步的，在上述方法中，数据后端整合模块运行，包括：
数据后端整合模块负责接收各加解密算法处理模块发送的处理后的原始数据，并基于所述前端处理模块在下发原始数据包时打下的时间戳，有序组合各加解密算法处理模块回传的处理后的原始数据
与现有技术相比，本发明的DES加解密算法的快速处理软件***相对传统地面加解密***有以下优点：
实时性：本发明相对于传统基于CPU***上的DES加解密算法软件耗时大幅减少。参考目前某卫星地面处理***内使用的情况，整个***的处理速度能够提升至20mbps，几乎等同于FPGA的处理速度。而相较于传统地面DES***，在新的处理***中嵌入诸如数据分发、重组等操作，以此减少整个地面***额外的数据后端分发时间消耗。
灵活性：本发明的加解密快速处理软件***采用多模块化叠加方式进行构建，针对地面数据处理特定需求，用户只需按照实际数据处理速度搭建数据前端处理模块、数据后端整合模块和若干加解密算法处理子模块。其中，加解密算法处理子模块因为其设计的独立性，它的数量是可以根据实际使用需求进行调节的，从而增加了整个快速处理***的灵活性。此外，整个***的密钥及各处理模块都是以文件的形式拷贝至使用的计算机内的，这样就使得整个快速处理***能够不限制数量的自由使用于用户提供的地面计算机中，满足实际用户提出的多地面站协同处理模式。
可移植性：本发明主要基于DES国际通用加解密算法，其加解密核心为密钥，如果星上设备重新注入新密钥，地面用户只需替换成相应的新密钥即可完成在新密钥环境下地面数据的加解密工作。此外整个快速处理***中，加解密模块被独立划分，使得在加解密模块中替换其他加解密算法亦可以满足新加解密算法的设计需求。
节约成本：相对硬件板卡动辄数万的经费投资及硬件调试的时间成本相比，整个加解密快速处理***特别是针对于地面处理站这种拥有大量处理计算机的环境下只需要消耗初期的软件研发成本。且在不计算硬件设计损耗的前提下，整个加解密硬件板卡开发后仅可针对唯一的算法及密钥状态使用，若有状态等更改，则还需要额外投入研发经费和时间进行硬件改造和调试。本发明设计的快速处理***基于软件的模式基于CPU计算机使用，具有强大的通用性和易操作性。此外，模块化的设计使得许多的更改只需要用户按照说明进行简单配置即可满足整个新环境的适应需要，大幅节约是经费和时间成本。
附图说明
图1是本发明一实施例的数基于上位机DES加解密算法的快速处理软件***的示意图；
图2是本发明一实施例的星上数据下传后地面处理***示意图；
图3是本发明一实施例的DES加解密算法f函数单流程处理示意图；
图4是本发明一实施例的针对S盒和P盒置换设计的预加载SP盒原理图；
图5是本发明一实施例的针对DES加解密算法f函数使用预加载SP盒流程示意图。
图6是本发明一实施例的数据处理图中使用多进程CPU处理示意图；
图7是本发明一实施例的整个DES加解密算法快速处理软件***构成示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明提供一种数据处理方法，包括：
步骤S1，通过数据转换S盒和P盒生成新SP盒，利用内存预存储功能将新SP盒所有的线性可能制作成内存表单，使实际计算时，根据索引查找所述内存表单；
步骤S2，指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据；
步骤S3，采用并行处理***，以同时处理数据。
在此，本发明用以实时或快速加解密地面接收的各类数据信息。该***结合DES优化算法和软件数据的处理优化，并行应用于适合的地面综合***中来提高DES加解密处理速率。
通过本发明，可以大幅缩减计算步骤，节省位操作计算时间，提高整个数据加解密处理速度，满足星上数据下送并行处理能力和实际用户提出的多地面站协同处理模式，同时加解密模块移植性强。
本发明的数据处理方法一实施例中，步骤S1，通过数据转换S盒和P盒生成新SP盒，包括：
步骤S11，将S盒分为8个子盒，将输入的6位信号根据相应S盒转换为4位信号，针对这一换算，事先将每个S盒的0x00～0x3F的所有数据的映射生成新的S盒的S1～S8子盒；
步骤S12，分析所述新的S盒的S1～S8子盒对应0～63位的对应位置，将新的S盒的每个子盒内遍历的映射数据根据P盒位信号，设1或0，重新生成对应新的SP盒，SP盒位置内的数据均为0x00000000数据，不涉及该SP盒位置内的数据自动以0替代；
步骤S13，当实际的8个字节的数据进入时，将8个字节的数据分别对应寻找其处理完毕的SP盒中的SP对应值，将8个SP对应值进行异或处理以得到最终值。
在此，分析DES算法数据流，整个原子级的DES数据流需要通过大量的位置变换和异或运算来处理。其中以8字节为一组的数据组中，涉及到计算子密钥的E置换、S盒、P置换的移位换算多达16次。
上述方法省略了S盒和P盒的位置换处理时间，通过事先预加载SP盒，改为直接寻址后异或运算，大幅缩减计算步骤。
本发明的数据处理方法一实施例中，步骤S2，指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据，包括：
步骤S21，将收到的数据按照最适大小进行数据打包得到数据包；
步骤S22，将数据包放入虚拟队列，以加快实时数据的处理效率；
步骤S23，选择使用通过人为指定的待运行计算机的CPU核号，来进行分进程式DES算法处理；
在此，***软件摒弃传统***托管多线程处理方式，选择使用可以通过人为指定的待运行计算机CPU处理核号，来进行分进程式DES算法处理，以此将单核的DES处理效率提升至最高；
步骤S24，设置虚拟实时响应机制，通过虚拟运行时服务机制更新前待处理数据包、CPU核号及处理后数据包的状态，保证能够在最短的时效内合理利用计算机内所有的资源，并保证处理后数据的有序性。
在此，星上数传下送的数据一般以组帧方式传输，其中每帧数据包含数据帧定义、密钥区和待解密的数据区域，一般单帧数据帧长度为1024或512字节。为了保证数据的安全性，每帧独立设置一组8字节的首密钥，该密钥通过密钥约定数据包进行随机指派，以8字节为单位生成PNP数据作为待处理数据和下组处理数据的密钥，所有加密过程以此类推直至单帧内所有数据处理完毕。所以对于下传的数据来说，数据包是以单帧作为一个独立单元来进行加解密处理的。
鉴于每帧数据都是一个独立的加解密环境特性，本发明能过可以通过软件设置一个分配处理***，添加指定的CPU核号并行处理数据包。通过CPU并行处理加解密数据帧机制，达到缩短处理数据总时间的目的。
经过实测，使用优化后的数据机制加解密速率提升至5～6倍。
本发明的数据处理方法一实施例中，步骤S3，采用并行处理***，以同时处理数据，包括：
步骤S31，运行数据前端处理模块；
步骤S32，运行加解密算法处理模块；
步骤S33，运行数据后端整合模块。
在此，搭建通用的并处理软件***：
如果单台地面处理计算机在处于饱和工作模式下加解密速度仍然不能满足数传数据下送处理速率时，软件***设计了一种并行处理分***，来同时处理数据，满足下发数据处理能力。
整个并处理软件***分为三个部分：数据前端处理模块、加解密算法处理模块、数据后端整合模块。
本发明的数据处理方法一实施例中，步骤S31，运行数据前端处理模块，包括：
数据前端处理模块作为分发端，负责星上下传数据的接收和分发，其中，数据前端处理模块在下发原始数据包时打下时间戳，所述数据前端处理模块除了设置缓存区域用以存放下行待处理数据，还设置虚拟实时响应机制，实时监控下行加解密算法处理模块的数据运行情况。
在此，数据前端处理模块在整个加解密快速处理软件***中作为分发端，负责星上下传数据的接收和分发。为了保证整个加解密快速处理软件***的处理能力一直保持在最优效率范围内。该模块除了设置缓存区域用以存放下行待处理数据，还设置虚拟实时响应机制，实时监控下行加解密算法处理模块的数据运行情况，保证其链路下所有的加解密算法处理模块能够一直保持稳定的数据处理速率。
数据前端处理模块在下发原始数据包时打下时间戳，以便数据后端整合模块能够有序组合各加解密算法处理模块回传的处理后数据，保证数据的有序性。
本发明的数据处理方法一实施例中，步骤S32，运行加解密算法处理模块，包括：
加解密算法处理模块收到的原始数据，对所述原始数据处理后添加原始数据包的时间戳返回至数据后端整合模块。
在此，每个加解密算法处理模块都独立运行在相应的计算机内，作为一个相对独立的模块处理收到的原始数据。数据处理后添加原时间戳返回至数据后端整合模块。基于该模块的独立性，整个加解密算法快速处理***可以依据实际需求灵活配置加解密算法处理模块的数量。
本发明的数据处理方法一实施例中，步骤S33，数据后端整合模块运行，包括：
数据后端整合模块负责接收各加解密算法处理模块发送的处理后的原始数据，并基于所述前端处理模块在下发原始数据包时打下的时间戳，有序组合各加解密算法处理模块回传的处理后的原始数据，保证数据的有序性。
在此，数据后端整合模块作为后端***，负责接收各加解密算法处理模块发送的处理后数据，并按照每包数据的时间戳顺序排列数据，实时按照源数据顺序分络发送至各后端处理***。
具体的，见图1，为整个基于上位机DES加解密算法的快速处理软件***的结构示意图，整个软件***分为三类模块，数据前端处理模块、加解密算法处理模块、数据后端处理模块。其中，每个加解密算法处理模块又可以分为三个功能模块：SP虚拟表单、虚拟实时响应机制、CPU处理进程。
见图2，本发明针对星载数传下送数据后，传输至地面接收端后，再通过TCP/IP传输至地面解保护处理***处理，并将处理后的明数据通过TCP/IP发送至后端处理端。
鉴于图2可以知道，整个快速处理***负责实时解保护星上下传数据并将分类后的数据发送至地面后端数据处理***。整个解保护数据处理***嵌入对应的解密算法和密钥，实时将处理后的明数据分发至地面后端处理***中。
其中，图3、4、5为本发明基于DES加解密算法，针对CPU处理计算机进行的算法优化过程，整个算法优化利用CPU计算机内存资源，将算法中部分换位计算预先遍历计算后存成内存表单，方便后续解密计算时实时调取，以此减少整个算法消耗时间。
图6是加解密算法处理模块的多进程CPU并行处理流程示意图，其中虚拟实时响应机制负责监控所有进程的资源情况，实时控制进程运算资源保证在合适范围。同时，虚拟实时响应机制也负责处理后数据的再整理和分发，保证处理后明数据的正确和完整性。
图7是整个DES加解密算法快速处理软件***的结构图，整个***由三类模块构成，其中前端和后端的数据处理模块主要负责整个***数据的接收、分发和发送。而加解密算法处理模块，作为独立可迭代模块，用户方可以视情况进行设置，在整个***中只需要安排对应加解密算法处理模块的网管即可。
DES加解密算法快速处理软件***在收到星上下传的密态数据后，参照实际下发数据速率，设置分割数据包大小(如1MB)，并在每包数据前添加时间戳，依次发送至加解密算法处理模块，当含时间戳的待处理数据发送至某加解密算法处理模块后，该模块内的虚拟响应机制进行实时安排空闲CPU处理线程进行算法运算，并将运算后的明数据加上时间戳返回至后端处理模块；后端处理模块将处理后的，明数据按照时间戳和功能标签进行分类存储发送至地面处理***，进行后端数据解析等操作。
本发明的DES加解密算法的快速处理软件***相对传统地面加解密***有以下优点：
实时性：本发明相对于传统基于CPU***上的DES加解密算法软件耗时大幅减少。参考目前某卫星地面处理***内使用的情况，整个***的处理速度能够提升至20mbps，几乎等同于FPGA的处理速度。而相较于传统地面DES***，在新的处理***中嵌入诸如数据分发、重组等操作，以此减少整个地面***额外的数据后端分发时间消耗。
灵活性：本发明的加解密快速处理软件***采用多模块化叠加方式进行构建，针对地面数据处理特定需求，用户只需按照实际数据处理速度搭建数据前端处理模块、数据后端整合模块和若干加解密算法处理子模块。其中，加解密算法处理子模块因为其设计的独立性，它的数量是可以根据实际使用需求进行调节的，从而增加了整个快速处理***的灵活性。此外，整个***的密钥及各处理模块都是以文件的形式拷贝至使用的计算机内的，这样就使得整个快速处理***能够不限制数量的自由使用于用户提供的地面计算机中，满足实际用户提出的多地面站协同处理模式。
可移植性：本发明主要基于DES国际通用加解密算法，其加解密核心为密钥，如果星上设备重新注入新密钥，地面用户只需替换成相应的新密钥即可完成在新密钥环境下地面数据的加解密工作。此外整个快速处理***中，加解密模块被独立划分，使得在加解密模块中替换其他加解密算法亦可以满足新加解密算法的设计需求。
节约成本：相对硬件板卡动辄数万的经费投资及硬件调试的时间成本相比，整个加解密快速处理***特别是针对于地面处理站这种拥有大量处理计算机的环境下只需要消耗初期的软件研发成本。且在不计算硬件设计损耗的前提下，整个加解密硬件板卡开发后仅可针对唯一的算法及密钥状态使用，若有状态等更改，则还需要额外投入研发经费和时间进行硬件改造和调试。本发明设计的快速处理***基于软件的模式基于CPU计算机使用，具有强大的通用性和易操作性。此外，模块化的设计使得许多的更改只需要用户按照说明进行简单配置即可满足整个新环境的适应需要，大幅节约是经费和时间成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种数据处理方法，其特征在于，包括：
通过数据转换S盒和P盒生成新SP盒，利用内存预存储功能将新SP盒所有的线性可能制作成内存表单，使实际计算时，根据索引查找所述内存表单；
指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据；
采用并行处理***，以同时处理数据。
2.如权利要求1所述的数据处理方法，其特征在于，通过数据转换S盒和P盒生成新SP盒，包括：
将S盒分为8个子盒，将输入的6位信号根据相应S盒转换为4位信号，针对这一换算，事先将每个S盒的0x00～0x3F的所有数据的映射生成新的S盒的S1～S8子盒；
分析所述新的S盒的S1～S8子盒对应0～63位的对应位置，将新的S盒的每个子盒内遍历的映射数据根据P盒位信号，设1或0，重新生成对应新的SP盒，SP盒位置内的数据均为0x00000000数据，不涉及该SP盒位置内的数据自动以0替代；
当实际的8个字节的数据进入时，将8个字节的数据分别对应寻找其处理完毕的SP盒中的SP对应值，将8个SP对应值进行异或处理以得到最终值。
3.如权利要求1所述的数据处理方法，其特征在于，指定分配处理器的CPU核号，由对应CPU核号的处理器处理加解密数据，包括：
将收到的数据按照最适大小进行数据打包得到数据包；
将数据包放入虚拟队列，以加快实时数据的处理效率；
选择使用通过人为指定的待运行计算机的CPU核号，来进行分进程式DES算法处理；
设置虚拟实时响应机制，通过虚拟运行时服务机制更新前待处理数据包、CPU核号及处理后数据包的状态。
4.如权利要求1所述的数据处理方法，其特征在于，采用并行处理***，以同时处理数据，包括：
运行数据前端处理模块；
运行加解密算法处理模块；
运行数据后端整合模块。
5.如权利要求4所述的数据处理方法，其特征在于，运行数据前端处理模块，包括：
数据前端处理模块作为分发端，负责星上下传数据的接收和分发，其中，数据前端处理模块在下发原始数据包时打下时间戳，所述数据前端处理模块除了设置缓存区域用以存放下行待处理数据，还设置虚拟实时响应机制，实时监控下行加解密算法处理模块的数据运行情况。
6.如权利要求5所述的数据处理方法，其特征在于，运行加解密算法处理模块，包括：
加解密算法处理模块收到的原始数据，对所述原始数据处理后添加原始数据包的时间戳返回至数据后端整合模块。
7.如权利要求6所述的数据处理方法，其特征在于，数据后端整合模块运行，包括：
数据后端整合模块负责接收各加解密算法处理模块发送的处理后的原始数据，并基于所述前端处理模块在下发原始数据包时打下的时间戳，有序组合各加解密算法处理模块回传的处理后的原始数据。
CN201910811370.6A 2019-08-29 2019-08-29 数据处理方法 Pending CN110519042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910811370.6A CN110519042A (zh) 2019-08-29 2019-08-29 数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910811370.6A CN110519042A (zh) 2019-08-29 2019-08-29 数据处理方法

Publications (1)

Publication Number Publication Date
CN110519042A true CN110519042A (zh) 2019-11-29

Family

ID=68628285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910811370.6A Pending CN110519042A (zh) 2019-08-29 2019-08-29 数据处理方法

Country Status (1)

Country Link
CN (1) CN110519042A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965316A (zh) * 2021-10-25 2022-01-21 上海航天测控通信研究所 网络数据交互方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101624A (zh) * 2007-07-31 2008-01-09 北京华大恒泰科技有限责任公司 加密控制***及方法
CN101290569A (zh) * 2008-05-06 2008-10-22 国网南京自动化研究院 一种采用多密码芯片并行数据处理的方法
JP2009296195A (ja) * 2008-06-04 2009-12-17 Mitsubishi Electric Corp 複数のｃｐｕコアを備えたｆｐｇａを用いた暗号装置
CN102932141A (zh) * 2012-09-27 2013-02-13 汉柏科技有限公司 多加解密芯片并行处理报文加解密的保序方法及***
CN103632104A (zh) * 2013-10-17 2014-03-12 江苏科技大学 一种大数据环境下动态数据的并行加解密方法
US8681974B1 (en) * 2011-03-17 2014-03-25 Altera Corporation Array encryption core
CN103973431A (zh) * 2014-04-16 2014-08-06 华南师范大学 一种基于OpenCL的AES并行化实现方法
CN105490802A (zh) * 2015-11-27 2016-04-13 桂林电子科技大学 基于gpu的改进sm4并行加解密通信方法
CN106100838A (zh) * 2016-08-16 2016-11-09 成都市和平科技有限责任公司 一种基于fpga的北斗数据加密***及方法
CN110086751A (zh) * 2018-01-26 2019-08-02 北京数盾信息科技有限公司 一种高速、低时延的千百兆网络密码机加解密方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101624A (zh) * 2007-07-31 2008-01-09 北京华大恒泰科技有限责任公司 加密控制***及方法
CN101290569A (zh) * 2008-05-06 2008-10-22 国网南京自动化研究院 一种采用多密码芯片并行数据处理的方法
JP2009296195A (ja) * 2008-06-04 2009-12-17 Mitsubishi Electric Corp 複数のｃｐｕコアを備えたｆｐｇａを用いた暗号装置
US8681974B1 (en) * 2011-03-17 2014-03-25 Altera Corporation Array encryption core
CN102932141A (zh) * 2012-09-27 2013-02-13 汉柏科技有限公司 多加解密芯片并行处理报文加解密的保序方法及***
CN103632104A (zh) * 2013-10-17 2014-03-12 江苏科技大学 一种大数据环境下动态数据的并行加解密方法
CN103973431A (zh) * 2014-04-16 2014-08-06 华南师范大学 一种基于OpenCL的AES并行化实现方法
CN105490802A (zh) * 2015-11-27 2016-04-13 桂林电子科技大学 基于gpu的改进sm4并行加解密通信方法
CN106100838A (zh) * 2016-08-16 2016-11-09 成都市和平科技有限责任公司 一种基于fpga的北斗数据加密***及方法
CN110086751A (zh) * 2018-01-26 2019-08-02 北京数盾信息科技有限公司 一种高速、低时延的千百兆网络密码机加解密方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈良: "一种优化DES算法", 《计算机工程与应用》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965316A (zh) * 2021-10-25 2022-01-21 上海航天测控通信研究所 网络数据交互方法

Similar Documents

Publication Publication Date Title
CN106254896B (zh) 一种针对实时视频的分布式加密方法
CN110009201B (zh) 一种基于区块链技术的电力数据链接***及方法
CN104811498B (zh) 一种基于ems***的变电站远程监控***
JP2009099151A (ja) 暗号化されたカラムを含むデータベースにおけるクエリーの暗号化変調による使用者クエリー処理装置及び方法
CN103973431A (zh) 一种基于OpenCL的AES并行化实现方法
CN106231346B (zh) 一种针对离线视频的分布式加密方法
EP3931682A1 (en) Multi-source entropy randomness aggregation and distribution network
CN103841432A (zh) 一种复合视频数据的传输方法和设备
CN110519042A (zh) 数据处理方法
CN107995160A (zh) 一种基于云端管控的json数据包加密解密方法
CN102065021A (zh) 基于NetFPGA的IPSecVPN实现***及方法
CN103731822A (zh) 一种祖冲之算法的实现***及其方法
CN101510843B (zh) 基于NetFlow流实时分离出P2P流的方法
Grand et al. Design and implementation of a multi-core crypto-processor for software defined radios
Morgan et al. NoC 2: an efficient interfacing approach for heavily-communicating NoC-based systems
CN106788976A (zh) 一种aes加解密电路仿真分析方法及装置
Robertson Advanced synchrophasor protocol (asp) development and demonstration project
Ksiezopolski et al. On the efficiency modelling of cryptographic protocols by means of the Quality of Protection Modelling Language (QoP-ML)
CN116134421A (zh) 向多瓦片处理***流式传输数据
CN116488931B (zh) 基于分布式实现联网设备的信息交互方法及装置
CN109688151A (zh) 一种交通信息的传输方法、传输***及传输设备
CN109639619A (zh) 一种面向安全认证网关的大并发加密通讯算法
Xi et al. A comparative study of encryption algorithms in wireless sensor network
CN109660406A (zh) 一种基于蓝图及链表实现的综合射频***功能重构的方法
Księżopolski et al. On the modelling of Kerberos protocol in the Quality of Protection Modelling Language (QoP-ML)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191129