CN110518884B - 延时放大器 - Google Patents
延时放大器 Download PDFInfo
- Publication number
- CN110518884B CN110518884B CN201910769767.3A CN201910769767A CN110518884B CN 110518884 B CN110518884 B CN 110518884B CN 201910769767 A CN201910769767 A CN 201910769767A CN 110518884 B CN110518884 B CN 110518884B
- Authority
- CN
- China
- Prior art keywords
- delay
- stage
- input
- self
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 128
- 230000003321 amplification Effects 0.000 claims description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000739 chaotic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Pulse Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
Description
技术领域
本发明涉及半导体集成电路领域，具体地，涉及一种延时放大器，尤其涉及一种延时放大器电路的设计方法。
背景技术
随着CMOS工艺的发展，芯片的供电电压在降低，晶体管的运行速度在提高。由于晶体管运行速度提高，传输延时的减少，数字信号在时间上的最小间隔越来越小，因此利用时间间隔传输数据信息相对于传统的利用电压幅度传输数据信息将更具有优势。时间数字转换器(TDC)可以用来处理数字信号间的延时信息，并可以替换用来处理数字信号幅度信息的模数转换器(ADC)。
典型的TDC如专利文献CN106773613A公开的一种时间数字转换器和时间测量方法。时间数字转换器包括：无序信号生成单元，用于生成多个无序的时钟信号：采样单元，用于接收多个无序的时钟信号和持测输入信号，利用持测输入信号对多个无序的时钟信号进行采样，并输出对应的实际采样结果：解码单元，用于接收实际采样结果，并根据实际采样结果和与多个无序的时钟信号的时序相关的时序信息确定持测输入信号的特定边沿与多个无序的时钟信号中的选定时钟信号的特定边沿之间的时间差，以获得持测输入信号的细时间结果；以及粗时间计数单元，用于接收选定时钟信号和持测输入信号，并以选定时钟信号作为计数时钟来对待测输入信号进行计数，以获得持测输入信号的粗时间结果。
为了提高TDC的时间分辨率，需要使用延时放大器对于前一级的延时进行放大。延时放大器电路将两个信号上升沿或者下降沿之间的延时进行放大，方便后续电路如TDC根据延时信息提取数据信息，从而实现信息处理。
当前的延时放大器主要包括：(1)使用SR锁存器的亚稳态效应；(2)基于受控放电原理；(3)基于脉冲序列电路(pulse train)；(4)基于环形振荡电路；(5)基于可变延时链等。以上主要设计可以分为两类，其中(1)和(2)是通过改变输入和输出的充放电时间，从而实现输入延时的放大输出，类似模拟放大电路。其优点是可以对微小的延时信号进行放大，缺点是放大的线性度差，输入的延时可变范围小；基于脉冲序列的延时放大电路，可以实现将多个延时进行叠加，但很难单独工作，需要后续TDC电路进行协同完成；基于可变延时链或者频率可变的环形振荡器的延时放大电路，利用切换前后，延时单元的延时不同或者振荡周期不同实现延时的放大，其延时放大的范围大，可控性好，抗PVT变化性能好等特点。但传统基于反相器或者与非门构成的环形振荡器，其频率受限于反相器或者与非门的限制，速度受到限制。同时改变反相器的尺寸过程中，可以调整的范围取决于反相器尺寸的可调整范围，当要求多个放大倍数时候，需要集成更多的反相器电路，以增加可调整能力，因此延时可以放大的可选择性较弱。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种延时放大器。
根据本发明提供的一种延时放大器，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；
所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。
优选地，所述独立的输入级延时放大电路包括基于受控放电的延时放大电路或者基于亚稳态效应的SR锁存器。
优选地，所述基于自定时振荡环的延时放大电路包括n级自定时振荡环、输入电路以及输出电路；
所述n级自定时振荡环能够产生n个相位的延时信号，其中n为设定的正整数；
所述输入电路包括控制电路，能够接收放大倍数作为数据输入，通过译码为每一条自定时振荡环产生两种不同的配置，两种不同的配置使自定时振荡环振荡在不同的频率上；
所述输出电路能够根据自定时振荡环的输出产生输出延时信号，并控制输出的时刻。
优选地，所述控制电路包括一个切换产生控制电路和两个选择电路；所述切换产生控制电路根据自定时振荡环中输入信号的改变，控制振荡环切换到新工作频率；所述选择电路能够输出控制所述新工作频率。
优选地，所述切换产生控制电路，包括延时控制和切换时序调整电路，能够减少或者避免切换过程中引入的延时误差。
优选地，2个所述n级自定时振荡环分别与控制电路相连接；2个所述n级自定时振荡环、控制电路分别与输出电路相连接；所述输入电路分别与2个所述n级自定时振荡环相连接。
优选地，所述n级自定时振荡环，包括多级密勒单元Muller C_element，具备振荡频率调整功能，通过配置可以产生不同频率的振荡信号。
优选地，所述密勒单元Muller C_element能够以在设定的条件下初始化。
优选地，所述n级自定时振荡环中，每一级定时振荡环的连接方式如下：
第i级中反相器的输出Ri连接到密勒单元的一个输入，密勒单元的另一个输入为Fi，输出为Ci，每一级反相器的输入Ri连接到下一级的输出Ci+1。
与现有技术相比，本发明具有如下的有益效果：
1、本发明提供的延时放大器，具有结构简单、使用灵活、稳定性强的优点；
2、本发明提供的延时放大器，基于可变延时环形振荡原理，针对基于反相器或者与非门组成的环形振荡器进行改进，采用基于自定时的环形振荡器，实现振荡频率的提升，其振荡频率的调整更加容易，对于延时放大的调整能力更高；
3、本发明提供的延时放大器，由于自定时振荡器的稳定性更好，相对于其他环形振荡器抗PVT波动的性能更好。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1延时放大器原理图
图2本申请延时放大器结构图
图3第一级延时放大电路原理图
图4第二级基于自定时振荡环的延时放大电路结构图
图5 n级自定时振荡环
图6密勒单元Muller C_element
图7自定时振荡环实现延时放大原理
图8输入电路
图9控制电路
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
根据本发明提供的一种延时放大器，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；
所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。
所述独立的输入级延时放大电路包括基于受控放电的延时放大电路或者基于亚稳态效应的SR锁存器。
所述基于自定时振荡环的延时放大电路包括n级自定时振荡环、输入电路以及输出电路；
所述n级自定时振荡环能够产生n个相位的延时信号，其中n为设定的正整数；
所述输入电路包括控制电路，能够接收放大倍数作为数据输入，通过译码为每一条自定时振荡环产生两种不同的配置，两种不同的配置使自定时振荡环振荡在不同的频率上；
所述输出电路能够根据自定时振荡环的输出产生输出延时信号，并控制输出的时刻。
所述控制电路包括一个切换产生控制电路和两个选择电路；所述切换产生控制电路根据自定时振荡环中输入信号的改变，控制振荡环切换到新工作频率；所述选择电路能够输出控制所述新工作频率。
所述切换产生控制电路，包括延时控制和切换时序调整电路，能够减少或者避免切换过程中引入的延时误差。
2个所述n级自定时振荡环分别与控制电路相连接；2个所述n级自定时振荡环、控制电路分别与输出电路相连接；所述输入电路分别与2个所述n级自定时振荡环相连接。
所述n级自定时振荡环，包括多级密勒单元Muller C_element，具备振荡频率调整功能，通过配置可以产生不同频率的振荡信号。
所述密勒单元Muller C_element能够以在设定的条件下初始化。
所述n级自定时振荡环中，每一级定时振荡环的连接方式如下：
第i级中反相器的输出Ri连接到密勒单元的一个输入，密勒单元的另一个输入为Fi，输出为Ci，每一级反相器的输入Ri连接到下一级的输出Ci+1。
进一步地，本发明涉及延时放大电路的设计，提供了一种基于自定时振荡环的延时放大器设计方法。在本发明的一种实施例中延时放大电路包括：输入电路、控制电路、自定时振荡环电路、输出电路组成。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
本发明基于可变延时环形振荡原理，针对基于反相器或者与非门组成的环形振荡器进行改进，采用基于自定时的环形振荡器，实现振荡频率的提升，其振荡频率的调整更加容易，对于延时放大的调整能力更高，由于自定时振荡器的稳定性更好，相对于其他环形振荡器抗PVT波动的性能更好。本发明提供一种高速，延时放大能力灵活，稳定性好的延时放大器电路设计方法。
所述延时放大器包括一级或者多级放大结构，其中至少包括一级基于自定时振荡环的延时放大电路。
可选地，延时放大器包括输入级延时放大电路，实现将微小的延时进行放大，以满足后续基于自定时振荡环的延时放大电路的输入要求。如果输入延时满足基于自定时振荡环的延时放大电路要求，输入级可以取消。
输入级延时放大电路，使用基于SR锁存器的亚稳态效应(当SR锁存器发生亚稳态时，推迟了电路稳定的时间，从而增加输入到输出的延时)或者基于受控放电的延时放大电路或者其他延时放大电路。输入级延时放大电路将小的延时放大至后续基于自定时振荡环的延时放大电路能够接受的范围。
基于自定时振荡环的延时放大电路作为第二级或者后续的延时放大。当输入延时满足基于自定时振荡环的延时放大电路要求时，基于自定时振荡环的延时放大电路可以直接作为输入级。
可以使用多级的基于自定时振荡环的延时放大电路进行级联，以提高放大的倍数。
所述基于自定时振荡环的延时放大电路电路包括两个n级自定时振荡环、输入电路、控制电路和输出电路组成。
所述n级自定时振荡环，产生n个相位的延时信号。
所述n级自定时振荡环，使用多级Muller C_element组成，具备振荡频率调整功能，通过配置可以产生不同频率的振荡信号；
所述Muller C_element具备初始化功能，其有多种实现方式。
可选地，所述n级自定时振荡环采用阵列耦合结构，以提高振荡频率的稳定性，从而进一步提高延时放大器的稳定性。
所述输入电路包括控制电路，其中可以接受放大倍数作为数据输入，通过译码为每一条自定时振荡环产生两种不同的配置，两种不同的配置使自定时振荡环振荡在不同的频率上。这两种不同的配置使自定时振荡环振荡在不同的频率上，第一种配置可以使自定时振荡环工作在周期T1，第二中配置可以事自定时振荡环工作在周期T2，典型配置中T2>T1
所述控制电路包括一个切换产生控制电路和两个选择电路。切换产生控制电路根据自定时振荡环中输入信号的改变，决定振荡环切换到新的工作频率，新的工作频率受选择电路的输出控制。
所述切换产生控制电路，包括延时控制和切换时序调整电路，可减少或者避免切换过程中引入的延时误差。
所述输出电路，根据自定时振荡环的输出产生输出延时信号，并控制输出的时刻。
更进一步地，下面结合附图，对本发明的优选实施方式进行说明。
如图2是延时放大器的一种实施方式，包括第一级延时放大电路U1，第二级延时放大电路U2和第三级延时放大电路U3组成。
延时放大器可以包括一级或者多级放大结构，如只包括第二级延时放大电路U2。本发明提出的基于自定时振荡环的延时放大电路，可以单独作为延时放大器使用，也可以作为多级放大电路中的一级。本发明提出的基于自定时振荡环的延时放大电路，对于输入延时有一定的要求。当输入延时过小的情况下，延时放大器可以包括输入级，实现将微小的延时进行放大，以满足后续延时放大电路的输入要求。如果输入延时满足基于自定时振荡环的延时放大电路要求，输入级可以取消。
图3是输入级延时放大电路的一种实施方式，输入级延时放大电路，使用基于SR锁存器的亚稳态效应或者基于受控放电的延时放大电路或者其他延时放大电路。图3延时放大电路的优点是可以对微小的延时进行放大，输入级延时放大电路将小的延时放大至后续延时放大电路能够接受的范围。在某些情况下，基于自定时振荡环的延时放大电路作为第二级或者后续的延时放大。当放大倍数增加时，可以使用多级的基于自定时振荡环的延时放大电路。
图4是本发明中基于自定时振荡环的延时放大电路的一种实施方式。基于自定时振荡环的延时放大电路包括两个n级自定时振荡环(U5和U7)、输入电路(U4)、控制电路和输出电路组成。图2中第三级延时放大电路U3和第二级延时放大电路U2的结构可相同。
图5是定时振荡环的一种实施方式，每一级中反相器的输出连接到密勒单元的一个输入，反相器的输出为Ri，密勒单元的另一个输入为Fi，输出为Ci。每一级反相器的输入Ri连接到下一级的输出Ci+1。为了设置自定时振荡环的初始状态，在每一级上加入set和reset信号，当set信号为1，reset信号为0时，密勒单元的输出为1。当reset信号为1，set信号为0时，密勒单元的输出为0。在自定时振荡环中，存在bubble和token。如果振荡环i级中的输出Ci不等于上一级的输出Ci-1，则说明i级中存在一个token。如果振荡环i级中的输出Ci等于上一级的输出Ci-1，则说明i级中存在一个bubble。自定时振荡环可以产生自主振荡需要满足三个条件：(1)振荡环级数n大于等于3；(2)振荡环中bubble的数量应该大于等于1；(3)振荡环中token的数量为一个正偶数。
在图5所示的定时振荡环实施方式中，对于每一级密勒单元进行不同的配置可以参数不同的振荡频率。振荡频率和振荡环中bubble和token的比例有关，满足一下关系。
其中T表示振荡环的周期，token的数量为NT，bubble的数量为NB，NB+NT＝L，DF是密勒单元F到C的延时，DR是密勒单元R到C的延时。自定时振荡环的特点是可以通过初始的配置，调整bubble和token的数目即可以调整振荡环的振荡频率。
图6是本发明中密勒单元的一种实施方式，本发明实施例中多输入的Muller C_element其真值表为
表一、Muller C_element真值表
其逻辑表达式是：
本发明中Muller C_element具备初始化功能，用来调整bubble和token的数量，振荡环的工作频率。Muller C_element有不同的电路结构，本具体实施方式只是其中一例，本发明不限于图6的实施方法。
图7是本发明中基于自定时振荡环实现延时放大原理，延时在两条振荡环中经过不同的延时级数，实现延时的放大功能。
假设自定时振荡环的级数是L级
假设自定时振荡环的前后振荡周期分别是1和A
假设A_in的上升沿时间t0
假设B_in的上升沿时间t0+Δx
假设A_in信号已经传递m级，剩余n级(m+n＝L)
假设B_in已经传递m-Δx级，剩余n+Δx级；
这时候进行振荡周期切换
A_out从输入到输出的时间是(t0)+(m)+(nA)
B_out从输入到输出的时间是(t0+Δx)+(m-Δx)+((n+Δx)A)
B_out-Aout＝Δx A
从而实现输出延时放大了A倍
图8是本发明中输入电路的一种实施方式，在实施例中，延时放大器的可输入放大倍数作为数据，通过译码后为每一条自定时振荡环产生两种不同的配置，两种不同的配置使自定时振荡环振荡在不同的频率上。
在本发明实施例中，有四组4选1的mux单元，每组mux单元的数目和自定时振荡环的级数相同。其中第一组mux单元用来控制第一条自定时振荡环的set信号，第二组mux单元用来控制第一条自定时振荡环的reset信号，第三组mux单元用来控制第二条自定时振荡环的set信号，第二组mux单元用来控制第二条自定时振荡环的reset信号。Mux单元的选择信号来自延时放大电路的控制电路。
图9是本发明中控制电路的一种实施方式，控制电路包括一个切换产生控制电路和两个选择电路。切换产生控制电路根据自定时振荡环中输入信号的改变，决定振荡环切换到新的工作频率，新的工作频率受选择电路的输出控制。所述切换产生控制电路，包括延时控制和切换时序调整电路，可减少或者避免切换过程中引入的延时误差。
如图7箭头所示，在本发明实施例中，切换的选择在上升沿或者下降沿进行，以保证信号通过整个密勒单元，从而产生单位的延时。在实施例中，选择B_in信号所经过的第一个密勒单元的输出作为时钟信号，驱动计数单元。计数单元计数到设定的值时，产生切换信号。在实际设计中，根据输入延时的特点，驱动技术单元的时钟，可以从A_in经过的自定时振荡环中的某一个密勒单元，或者B_in经过的自定时振荡环中的某一个密勒单元。
图4中的输出电路，根据自定时振荡环的输出产生输出延时信号。在实施例中，其输出选择自定时振荡环的最后一级作为输出的延时放大信号。在实际应用中，为了改变延时放大的输出时刻。可以选择早于最后一级进行输出，这种情况下输出控制电路里包括计数器，该计数器可以通过外部调整，从而确定延时放大的输出时刻。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (8)
1.一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；
所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号；
所述基于自定时振荡环的延时放大电路包括n级自定时振荡环、输入电路以及输出电路；
所述n级自定时振荡环能够产生n个相位的延时信号，其中n为设定的正整数；
所述输入电路包括控制电路，能够接收放大倍数作为数据输入，通过译码为每一条自定时振荡环产生两种不同的配置，两种不同的配置使自定时振荡环振荡在不同的频率上；
所述输出电路能够根据自定时振荡环的输出产生输出延时信号，并控制输出的时刻。
2.根据权利要求1所述的延时放大器，其特征在于，所述独立的输入级延时放大电路包括基于受控放电的延时放大电路或者基于亚稳态效应的SR锁存器。
3.根据权利要求1所述的延时放大器，其特征在于，所述控制电路包括一个切换产生控制电路和两个选择电路；所述切换产生控制电路根据自定时振荡环中输入信号的改变，控制振荡环切换到新工作频率；所述选择电路能够输出控制所述新工作频率。
4.根据权利要求3所述的延时放大器，其特征在于，所述切换产生控制电路，包括延时控制和切换时序调整电路。
5.根据权利要求1所述的延时放大器，其特征在于，2个所述n级自定时振荡环分别与控制电路相连接；2个所述n级自定时振荡环、控制电路分别与输出电路相连接；所述输入电路分别与2个所述n级自定时振荡环相连接。
6.根据权利要求1所述的延时放大器，其特征在于，所述n级自定时振荡环，包括多级密勒单元Muller C_element，具备振荡频率调整功能，通过配置可以产生不同频率的振荡信号。
7.根据权利要求6所述的延时放大器，其特征在于，所述密勒单元Muller C_element能够在设定的条件下初始化。
8.根据权利要求6所述的延时放大器，其特征在于，所述n级自定时振荡环中，每一级定时振荡环的连接方式如下：
第i级中反相器的输出Ri连接到密勒单元的一个输入，密勒单元的另一个输入为Fi，输出为Ci，每一级反相器的输入Ri连接到下一级的输出Ci+1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910769767.3A CN110518884B (zh) | 2019-08-20 | 2019-08-20 | 延时放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910769767.3A CN110518884B (zh) | 2019-08-20 | 2019-08-20 | 延时放大器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110518884A CN110518884A (zh) | 2019-11-29 |
| CN110518884B true CN110518884B (zh) | 2021-03-09 |
Family
ID=68626798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910769767.3A Active CN110518884B (zh) | 2019-08-20 | 2019-08-20 | 延时放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110518884B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111669137B (zh) * | 2020-04-27 | 2022-02-11 | 上海交通大学 | 一种自适应可变增益延时放大器 |
| CN112486008B (zh) * | 2020-12-11 | 2021-12-07 | 上海交通大学 | 基于tdc的分辨率可调时间测量统计***及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105827237A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 延时电路和压控振荡器 |
| CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
| CN109787619A (zh) * | 2019-02-26 | 2019-05-21 | 上海交通大学 | 多相位时钟产生电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436670B2 (en) * | 2011-01-13 | 2013-05-07 | Micron Technology, Inc. | Power supply induced signal jitter compensation |
| CN103902930B (zh) * | 2014-03-10 | 2016-09-07 | 杭州晟元数据安全技术股份有限公司 | 基于环形振荡器的物理不可克隆函数电路结构 |
| CN104101827B (zh) * | 2014-06-25 | 2016-08-31 | 东南大学 | 一种基于自定时振荡环的工艺角检测电路 |
| JP6699073B2 (ja) * | 2016-03-25 | 2020-05-27 | ヤマハ株式会社 | 自励式ｄ級増幅器 |
| CN109933127A (zh) * | 2019-03-07 | 2019-06-25 | 中科亿海微电子科技（苏州）有限公司 | 可编程延时单元结构 |
-
2019
- 2019-08-20 CN CN201910769767.3A patent/CN110518884B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105827237A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 延时电路和压控振荡器 |
| CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
| CN109787619A (zh) * | 2019-02-26 | 2019-05-21 | 上海交通大学 | 多相位时钟产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110518884A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828203B2 (ja) | 同期型半導体記憶装置 | |
| US5036230A (en) | CMOS clock-phase synthesizer | |
| KR100571744B1 (ko) | 반도체 집적 회로 장치 | |
| US5204555A (en) | Logic array having high frequency internal clocking | |
| US7969802B2 (en) | Apparatus and method of generating output enable signal for semiconductor memory apparatus | |
| US20010015666A1 (en) | Semiconductor integrated circuit device, semiconductor memory system and clock synchronous circuit | |
| JP2002025259A (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
| US20030218490A1 (en) | Circuit and method for generating internal clock signal | |
| US7990294B2 (en) | Parallel-serial conversion circuit and data receiving system | |
| JP2005318520A (ja) | 半導体記憶素子のデューティサイクル校正装置及びその方法 | |
| US7071751B1 (en) | Counter-controlled delay line | |
| CN110518884B (zh) | 延时放大器 | |
| CN113852362B (zh) | 一种用于高速模数转换器的占空比可调电路 | |
| WO2017124219A1 (zh) | 一种基于fpga的方波发生器及方法 | |
| KR100567993B1 (ko) | 셀프 타이밍 제어 회로 | |
| US6064232A (en) | Self-clocked logic circuit and methodology | |
| EP1408610A1 (en) | Ring oscillator with a digitally programmable frequency | |
| US7952413B2 (en) | Clock generating circuit and clock generating method thereof | |
| KR100270350B1 (ko) | 지연 회로 | |
| US20210288652A1 (en) | Cycle borrowing counter | |
| JP2004343395A (ja) | パルス幅変調回路 | |
| US6208179B1 (en) | Dividing circuit and transistor stage therefor | |
| KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
| KR20060131743A (ko) | 주파수 분할기 및 전자 장치 | |
| US20020018539A1 (en) | Multi-bit counter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |