CN110516347B - 服务器及其防止反馈走线自短路的pcb及布线调整方法 - Google Patents
服务器及其防止反馈走线自短路的pcb及布线调整方法 Download PDFInfo
- Publication number
- CN110516347B CN110516347B CN201910785374.1A CN201910785374A CN110516347B CN 110516347 B CN110516347 B CN 110516347B CN 201910785374 A CN201910785374 A CN 201910785374A CN 110516347 B CN110516347 B CN 110516347B
- Authority
- CN
- China
- Prior art keywords
- feedback
- copper sheet
- wire
- pcb
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005070 sampling Methods 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 145
- 229910052802 copper Inorganic materials 0.000 claims description 145
- 239000010949 copper Substances 0.000 claims description 145
- 238000001514 detection method Methods 0.000 abstract description 9
- 230000000875 corresponding effect Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明公开了一种防止反馈走线自短路的PCB,包括:PCB主体;设置在PCB表层的采样元件;与采样元件第一端连接的第一导线;与采样元件第二端连接的第二导线;与第一导线连接的第一反馈走线;与第二导线连接的第二反馈走线;设置在第一反馈走线上,用于改变第一反馈走线的网络属性的第一部件,且第一部件与第一导线的距离低于PCB的最小层间距;设置在第二反馈走线上,用于改变第二反馈走线的网络属性的第二部件,且第二部件与第二导线的距离低于PCB的最小层间距。应用本申请的方案,在防止反馈走线自短路时避免了人工逐层检测的遗漏情况。本申请还提供了服务器及其防止反馈走线自短路的PCB的布线调整方法,具有相应效果。
Description
技术领域
本发明涉及PCB设计技术领域,特别是涉及一种服务器及其防止反馈走线自短路的PCB及布线调整方法。
背景技术
随着社会信息化的不断发展,服务器的使用量快速增长,同时用户对服务器的信息化程度的要求也在不断提高,希望能通过简单的操作界面获取服务器内部的多种工作状态,例如包括运行速率、工作温度、工作功率、异常信息等。而为了满足用户不断增加的需求,在研发服务器时,便会在内部增加更多的监控功能,从而实现更多信息的可读性。
在进行监控时,通常会较多地使用精密电阻、电感或热敏电阻来获取电源网络上的电流、电压或者温度信息。
如图1所示,采样元器件两端引出反馈走线用来反馈采样元器件两端的压差。电源网络A表示的是图1中采样元器件左端导线的网络属性,网络属性也即该导线的网络名称,或者称为网络标号。相应的,电源网络B表示的是图1中采样元器件右端导线的网络属性,也即右端这一导线的网络名称,一根导线在经过一个器件之后,网络属性会改变。当然,在PCB布线设计时,如果人工将右端这一导线的网络属性修改为与左端相同的电源网络A,则布线软件会自动引出一根绕过该采样元器件的导线,将图1中的左右两根导线相连。
图2为对应于图1的PCB设计剖面图,图1中左侧的反馈走线经过过孔1连接至PCB内层,其网络属性也为电源网络A;相应的,右侧的反馈走线经过过孔2连接至PCB内层,网络属性为电源网络B。当过孔1穿过的PCB内层中的任意一层存在网络属性为电源网络A的情况时,或者过孔2穿过的PCB内层中的任意一层存在网络属性为电源网络B的情况时,就会出现自短路的情况。
例如图2中是L3层存在电源网络A和电源网络B,则电源网络A可由图1中的X点传输至Y点、X点传输至N点、M点传输至Y点、M点传输至N点,一共四条传输路径。相较于理应是仅由X点传输至Y点,自短路情况的出现会严重影响采样精度,也就无法保证采样信息的准确性。
针对这种自短路情况,传统的解决方案是人工排查每条反馈走线。针对每条反馈走线,判断是否存在与该反馈走线的网络属性相同的PCB内层,如果存在,则手动对相应位置进行挖空处理,例如图3和图4所示,在过孔1与L3层的电源网络A的原自短路位置M点设置挖空区1,在过孔2与L3层的电源网络B的原自短路位置N点设置挖空区2。但是,人工检测耗时耗力,也会存在遗漏的情况,特别是当整条反馈走线较长时,需要人工对PCB内层逐层校对,进一步地增大了遗漏的情况。
综上所述,如何更加有效地防止反馈走线自短路,避免人工逐层检测的遗漏情况,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种服务器及其防止反馈走线自短路的PCB及布线调整方法,以有效地防止反馈走线自短路,避免人工逐层检测的遗漏情况。
一种防止反馈走线自短路的PCB,包括:
PCB主体;
设置在PCB表层的采样元件;
与所述采样元件的第一端连接的第一导线;
与所述采样元件的第二端连接的第二导线;
与所述第一导线连接,用于检测所述采样元件第一端的电位的第一反馈走线;
与所述第二导线连接,用于检测所述采样元件第二端的电位的第二反馈走线;
设置在所述第一反馈走线上,用于改变所述第一反馈走线的网络属性的第一部件,且所述第一部件与所述第一导线的距离低于PCB的最小层间距;
设置在所述第二反馈走线上,用于改变所述第二反馈走线的网络属性的第二部件,且所述第二部件与所述第二导线的距离低于PCB的所述最小层间距。
优选的,所述第一部件为由第一三角形铜皮与第二三角形铜皮构成的第一部件;
所述第一三角形铜皮的目标边与所述第一导线连接,所述第二三角形铜皮的目标边与所述第一反馈走线连接,所述第一三角形铜皮的目标边的对角与所述第二三角形铜皮的目标边的对角连接;
所述第二部件为由第三三角形铜皮与第四三角形铜皮构成的第二部件;
所述第三三角形铜皮的目标边与所述第二导线连接,所述第四三角形铜皮的目标边与所述第二反馈走线连接,所述第三三角形铜皮的目标边的对角与所述第四三角形铜皮的目标边的对角连接。
优选的,所述第一三角形铜皮,所述第二三角形铜皮,所述第三三角形铜皮以及所述第四三角形铜皮均为等边三角形铜皮。
优选的,所述第一三角形铜皮与所述采样元件的第一管脚区重合,所述第三三角形铜皮与所述采样元件的第二管脚区重合。
优选的,所述第一部件为第一梯形铜皮;
所述第一梯形铜皮的上底与所述第一导线连接,所述第一梯形铜皮的下底与所述第一反馈走线连接;
所述第二部件为第二梯形铜皮;
所述第二梯形铜皮的上底与所述第二导线连接,所述第二梯形铜皮的下底与所述第二反馈走线连接。
优选的,所述第一部件为第一电阻;
所述第一电阻的第一端与所述第一导线连接,所述第一电阻的第二端与所述第一反馈走线连接;
所述第二部件为第二电阻;
所述第二电阻的第一端与所述第二导线连接,所述第二电阻的第二端与所述第二反馈走线连接。
一种服务器,包括上述任一项所述的防止反馈走线自短路的PCB。
一种防止反馈走线自短路的PCB的布线调整方法,包括:
在检测出PCB表层存在采样元件之后,在第一反馈走线上设置用于改变所述第一反馈走线的网络属性的第一部件,且所述第一部件与第一导线的距离低于所述PCB的最小层间距;
在所述第二反馈走线上设置用于改变所述第二反馈走线的网络属性的第二部件,且所述第二部件与第二导线的距离低于PCB的所述最小层间距;
其中,所述第一导线与所述采样元件的第一端连接;所述第二导线与所述采样元件的第二端连接;所述第一反馈走线为与所述第一导线连接,用于检测所述采样元件第一端的电位的走线;所述第二反馈走线为与所述第二导线连接,用于检测所述采样元件第二端的电位的走线。
优选的,所述第一部件为由第一三角形铜皮与第二三角形铜皮构成的第一部件;
所述第一三角形铜皮的目标边与所述第一导线连接,所述第二三角形铜皮的目标边与所述第一反馈走线连接,所述第一三角形铜皮的目标边的对角与所述第二三角形铜皮的目标边的对角连接;
所述第二部件为由第三三角形铜皮与第四三角形铜皮构成的第二部件;
所述第三三角形铜皮的目标边与所述第二导线连接,所述第四三角形铜皮的目标边与所述第二反馈走线连接,所述第三三角形铜皮的目标边的对角与所述第四三角形铜皮的目标边的对角连接。
优选的,所述第一三角形铜皮,所述第二三角形铜皮,所述第三三角形铜皮以及所述第四三角形铜皮均为等边三角形铜皮。
本申请的方案中,在第一反馈走线上靠近第一导线的位置设置了第一部件,使得第一反馈走线的网络属性改变,相应的,在第二反馈走线上靠近第二导线的位置设置了第二部件,使得第二反馈走线的网络属性改变。即使PCB的某一层或多层内层与第一导线的网络属性相同,由于本申请的方案改变了第一反馈走线的网络属性,也就使得PCB内层会自动避让第一反馈走线,第二反馈走线同理,因此本申请避免了反馈走线上的自短路情况的发生。并且由于本申请的方案只需要设置第一部件以及第二部件,无需人工逐层校对PCB内层来手动设置挖空区域,也就不会出现传统方案中的误检情况。因此,本申请的方案在有效地防止反馈走线自短路时,避免了人工逐层检测的遗漏情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为反馈走线的电路连接结构示意图;
图2为对应于图1的PCB设计剖面图;
图3为传统方案中进行挖空处理的PCB设计剖面图;
图4位对应于图3的L3层的主视图。
图5为本发明中一种防止反馈走线自短路的PCB的结构示意图;
图6为本发明一种具体实施方式中一种防止反馈走线自短路的PCB的结构示意图;
图7为本发明自动生成的自动避让区的示意图;
图8为本发明一种具体实施方式中第一部件和第二部件的位置设置示意图;
图9为本发明中防止反馈走线自短路的PCB的布线调整方法的实施流程图。
具体实施方式
本发明的核心是提供一种防止反馈走线自短路的PCB,在有效地防止反馈走线自短路时,避免了人工逐层检测的遗漏情况。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图5,图5为本发明中一种防止反馈走线自短路的PCB的结构示意图。
本申请的防止反馈走线自短路的PCB包括:
PCB主体;
设置在PCB表层的采样元件10;
与采样元件10的第一端连接的第一导线;
与采样元件10的第二端连接的第二导线;
与第一导线连接,用于检测采样元件10第一端的电位的第一反馈走线;
与第二导线连接,用于检测采样元件10第二端的电位的第二反馈走线;
设置在第一反馈走线上,用于改变第一反馈走线的网络属性的第一部件20,且第一部件20与第一导线的距离低于PCB的最小层间距;
设置在第二反馈走线上,用于改变第二反馈走线的网络属性的第二部件30,且第二部件30与第二导线的距离低于PCB的最小层间距。
PCB主体指的是PCB中除了采样元件10,第一导线,第二导线,第一反馈走线,第二反馈走线,第一部件20以及第二部件30的其余部分,图5中并未示出。
第一导线的网络属性为第一网络属性,例如为电源网络A,经过元器件之后,网络属性会发生变化,即第二导线的网络属性与第一导线不同,第二导线的网络属性为第二网络属性,例如为电源网络B。此处描述的元器件可以是实体元器件,即可以是电阻,电感,电容等器件,也可以是虚拟元器件,虚拟元器件指的是具有设定形状的铜皮,当然,该铜皮的形状自然不与原导线的形状相同,但相当于是0欧姆电阻。
采样元件10设置在PCB表层,可以是精密电阻,电感,热敏电阻等器件。
第一反馈走线与第一导线连接,可以检测采样元件10第一端的电位,相应的,第二反馈走线与第二导线连接,可以检测采样元件10第二端的电位。
申请人考虑到,在对PCB进行布线时,例如使用cadence软件进行layout布线时,具有相同的网络属性的过孔、铜面、走线不会自动避让,即当任意具有相同网络名称的过孔、铜面或者走线相遇时,会自动互联在一块。相应的,当网络属性不相同的过孔、铜面或者走线相遇时,布线软性会自动进行避让,这是布线软件自带的设置。
在传统方案中,由于第一反馈走线与第一导线的网络属性相同,而PCB中的一个或者多个内层的相应位置也可能具有与第一导线相同的网络属性,引起自短路情况。第二反馈走线同理。因此,申请人考虑到可以改变第一反馈走线与第二反馈走线的网络属性,网络属性改变之后,PCB各个内层便会自动进行避让,即布线软件会自动设置避让区,或者称为自动产生route keep out区域,从而防止自短路情况的出现。
具体的,本申请利用第一部件20改变第一反馈走线的网络属性,利用第二部件30改变第二反馈走线的网络属性。在经过第一部件20之后,第一反馈走线的网络属性改变,不妨称为变成了第三网络属性,在经过第二部件30之后,
第二反馈走线的网络属性也发生了改变,不妨称为变成了第四网络属性。
第一部件20需要设置在第一反馈走线上,第二部件30需要设置在第二反馈走线上。并且,第一部件20需要设置在第一反馈走线上靠近第一导线的一端,
第一部件20与第一导线的距离低于PCB的最小层间距。
例如第一导线以及采样元件10的位置为PCB的最上层,称为第1层,则第一部件20应当设置在第2层以上的位置,以避免PCB第2层的网络属性与第一导线相同时,由于第一部件20的位置偏低而无法防止自短路情况的出现。又如第一导线以及采样元件10的位置为PCB的最下层,则第一部件20应当设置在倒数第2层以下的位置。
第二部件30与第二导线的距离也需要低于PCB的最小层间距。此外,通常来说PCB的层间距是固定的,但也不排除存在多个层间距数值的情况,均不影响本发明的实施。
第一部件20以及第二部件30的具体形式可以根据需要进行设定和选取,例如可以在第一反馈走线上设置一个蝴蝶结的结构作为第一部件20,在第二反馈走线上也设置一个蝴蝶结的结构作为第二部件30,可参阅图6,在该种实施方式中,第一部件20为由第一三角形铜皮与第二三角形铜皮构成的第一部件20;
第一三角形铜皮的目标边与第一导线连接,第二三角形铜皮的目标边与第一反馈走线连接,第一三角形铜皮的目标边的对角与第二三角形铜皮的目标边的对角连接;
第二部件30为由第三三角形铜皮与第四三角形铜皮构成的第二部件30;
第三三角形铜皮的目标边与第二导线连接,第四三角形铜皮的目标边与第二反馈走线连接,第三三角形铜皮的目标边的对角与第四三角形铜皮的目标边的对角连接。
可以将第一三角形铜皮的任意一边选为第一三角形铜皮的目标边,相应的,可以将第二三角形铜皮的任意一边作为第二三角形铜皮的目标边。在图6中,第一三角形铜皮往上的部分的网络属性依然是第一网络属性,即与第一导线相同,第二三角形铜皮往下的部分的网络属性便被改变,即经过蝴蝶结结构的第一部件20之后,第一反馈走线的网络属性发生了改变。第二反馈走线与此同理不再赘述。
如前文的描述,当网络属性不同的过孔、铜面、走线相遇时,会自动避让,即布线软件会自动设置避让区,例如图7所示,在设置了图6的两个蝴蝶结的结构之后,在L3层自动产生了自动避让区1和自动避让区2,从而避免自短路的情况发生。
此外,蝴蝶结的结构需要切断的应用环境等同于0欧姆电阻的应用环境,方便操作,特别是方便进行debug。例如,在debug时,某一信号被异常拉低,为了确定是这一信号两端中的哪一端的元器件将其拉低,需要把它断开,则只需要将蝴蝶结结构的中间部分剪断便可以进行debug测试,中间部分较细,利于工作人员的操作。即将两个三角形铜皮的连接处剪断来进行debug,蝴蝶结的结构便于剪断操作。
进一步的,第一三角形铜皮,第二三角形铜皮,第三三角形铜皮以及第四三角形铜皮均为等边三角形铜皮。经过试验验证以及理论分析,采用等边三角形铜皮,可以进一步地保证差分信号不会出错,也不容易引起额外的寄生电容。
本申请的方案中,在第一反馈走线上靠近第一导线的位置设置了第一部件,使得第一反馈走线的网络属性改变,相应的,在第二反馈走线上靠近第二导线的位置设置了第二部件,使得第二反馈走线的网络属性改变。即使PCB的某一层或多层内层与第一导线的网络属性相同,由于本申请的方案改变了第一反馈走线的网络属性,也就使得PCB内层会自动避让第一反馈走线,第二反馈走线同理,因此本申请避免了反馈走线上的自短路情况的发生。并且由于本申请的方案只需要设置第一部件以及第二部件,无需人工逐层校对PCB内层来手动设置挖空区域,也就不会出现传统方案中的误检情况。因此,本申请的方案在有效地防止反馈走线自短路时,避免了人工逐层检测的遗漏情况。
还需要指出的是,本申请中是以任意一个采样元件10为例进行说明,在实际应用中,可以在每个采样元件10上均应用本申请的方案,即在每条反馈走线上都设置相应的部件以改变各条反馈走线各自的网络属性。
在本发明的一种具体实施方式中,第一三角形铜皮与采样元件10的第一管脚区重合,第三三角形铜皮与采样元件10的第二管脚区重合。可参阅图8,该实施例中描述的第一管脚区以及第二管脚区也即用于焊接采样元件10的区域。这样的实施方式中,有利于最小化第一部件20与第一导线的间距,最小化第二部件30与第二导线的间距,也就有利于降低蝴蝶结结构占用PCB的空间,从而方便PCB的布线,即降低本申请设置的第一部件20以及第二部件30对原PCB设计的影响。
在本发明的一种具体实施方式中,第一部件20为第一梯形铜皮;
第一梯形铜皮的上底与第一导线连接,第一梯形铜皮的下底与第一反馈走线连接;
第二部件30为第二梯形铜皮;
第二梯形铜皮的上底与第二导线连接,第二梯形铜皮的下底与第二反馈走线连接。
理论上,第一部件20设置为蝴蝶结之外的其他形状也均可以改变第一反馈走线的网络属性,第二部件30同理。但考虑到蝴蝶结结构的debug优势,通常会选取为蝴蝶结结构。但是,在部分场合中,考虑到蝴蝶结结构形状较为复杂,不便于设置,并且部分场合中容易发生中间连接处断裂的情况,因此该种实施方式中选取了梯形结构,较为稳定,不易发生误断裂的情况,梯形也便于设置,加工成本低。当然,在其他实施方式中,也可以根据需要选取其他形状。
在本发明的一种具体实施方式中,第一部件20为第一电阻;
第一电阻的第一端与第一导线连接,第一电阻的第二端与第一反馈走线连接;
第二部件30为第二电阻;
第二电阻的第一端与第二导线连接,第二电阻的第二端与第二反馈走线连接。
通常来说,只需要在第一反馈走线的靠近第一导线的那一端设置不同于第一反馈走线的导线形状的铜皮,便可以作为第一部件20,例如前文实施例中的蝴蝶结结构的铜皮或者梯形结构的铜皮作为第一部件20,第二反馈走线同理。设置这样的结构不需要引入额外的实体元器件,有利于降低成本。
但该种实施方式中,引入了实体元器件作为第一部件20以及第二部件30,实体元器件当然也会改变网络属性。该种实施方式中,第一部件20为第一电阻,第二部件30为第二电阻。该种实施方式通常应用在反馈走线原本就需要设置实体元器件的场合中。
相应于上面的防止反馈走线自短路的PCB的实施例,本发明实施例还提供了一种服务器,可以包括上述任一实施例中的防止反馈走线自短路的PCB。
相应于上面的防止反馈走线自短路的PCB的实施例,本发明实施例还提供了一种防止反馈走线自短路的PCB的布线调整方法,可参阅图9,该方法可以包括以下步骤:
步骤S101:在检测出PCB表层存在采样元件之后,在第一反馈走线上设置用于改变第一反馈走线的网络属性的第一部件,且第一部件与第一导线的距离低于PCB的最小层间距;
步骤S102:在第二反馈走线上设置用于改变第二反馈走线的网络属性的第二部件,且第二部件与第二导线的距离低于PCB的最小层间距;
其中,第一导线与采样元件的第一端连接;第二导线与采样元件的第二端连接;第一反馈走线为与第一导线连接,用于检测采样元件第一端的电位的走线;第二反馈走线为与第二导线连接,用于检测采样元件第二端的电位的走线。
在本发明的一种具体实施方式中,第一部件为由第一三角形铜皮与第二三角形铜皮构成的第一部件;
第一三角形铜皮的目标边与第一导线连接,第二三角形铜皮的目标边与第一反馈走线连接,第一三角形铜皮的目标边的对角与第二三角形铜皮的目标边的对角连接;
第二部件为由第三三角形铜皮与第四三角形铜皮构成的第二部件;
第三三角形铜皮的目标边与第二导线连接,第四三角形铜皮的目标边与第二反馈走线连接,第三三角形铜皮的目标边的对角与第四三角形铜皮的目标边的对角连接。
在本发明的一种具体实施方式中,第一三角形铜皮,第二三角形铜皮,第三三角形铜皮以及第四三角形铜皮均为等边三角形铜皮
在本发明的一种具体实施方式中,第一三角形铜皮与采样元件的第一管脚区重合,第三三角形铜皮与采样元件的第二管脚区重合。
在本发明的一种具体实施方式中,第一部件为第一梯形铜皮;
第一梯形铜皮的上底与第一导线连接,第一梯形铜皮的下底与第一反馈走线连接;
第二部件为第二梯形铜皮;
第二梯形铜皮的上底与第二导线连接,第二梯形铜皮的下底与第二反馈走线连接。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种防止反馈走线自短路的PCB,其特征在于,包括:
PCB主体;
设置在PCB表层的采样元件;
与所述采样元件的第一端连接的第一导线;
与所述采样元件的第二端连接的第二导线;
与所述第一导线连接,用于检测所述采样元件第一端的电位的第一反馈走线;
与所述第二导线连接,用于检测所述采样元件第二端的电位的第二反馈走线;
设置在所述第一反馈走线上,用于改变所述第一反馈走线的网络属性的第一部件,且所述第一部件与所述第一导线的距离低于PCB的最小层间距;
设置在所述第二反馈走线上,用于改变所述第二反馈走线的网络属性的第二部件,且所述第二部件与所述第二导线的距离低于PCB的所述最小层间距;
其中,在改变所述第一反馈走线与所述第二反馈走线的网络属性之后,布线软件自动产生route keep out区域以使PCB各个内层自动进行避让,以防止自短路情况的出现。
2.根据权利要求1所述的防止反馈走线自短路的PCB,其特征在于,所述第一部件为由第一三角形铜皮与第二三角形铜皮构成的第一部件;
所述第一三角形铜皮的目标边与所述第一导线连接,所述第二三角形铜皮的目标边与所述第一反馈走线连接,所述第一三角形铜皮的目标边的对角与所述第二三角形铜皮的目标边的对角连接;
所述第二部件为由第三三角形铜皮与第四三角形铜皮构成的第二部件;
所述第三三角形铜皮的目标边与所述第二导线连接,所述第四三角形铜皮的目标边与所述第二反馈走线连接,所述第三三角形铜皮的目标边的对角与所述第四三角形铜皮的目标边的对角连接。
3.根据权利要求2所述的防止反馈走线自短路的PCB,其特征在于,所述第一三角形铜皮,所述第二三角形铜皮,所述第三三角形铜皮以及所述第四三角形铜皮均为等边三角形铜皮。
4.根据权利要求2或3所述的防止反馈走线自短路的PCB,其特征在于,所述第一三角形铜皮与所述采样元件的第一管脚区重合,所述第三三角形铜皮与所述采样元件的第二管脚区重合。
5.根据权利要求1所述的防止反馈走线自短路的PCB,其特征在于,所述第一部件为第一梯形铜皮;
所述第一梯形铜皮的上底与所述第一导线连接,所述第一梯形铜皮的下底与所述第一反馈走线连接;
所述第二部件为第二梯形铜皮;
所述第二梯形铜皮的上底与所述第二导线连接,所述第二梯形铜皮的下底与所述第二反馈走线连接。
6.根据权利要求1所述的防止反馈走线自短路的PCB,其特征在于,所述第一部件为第一电阻;
所述第一电阻的第一端与所述第一导线连接,所述第一电阻的第二端与所述第一反馈走线连接;
所述第二部件为第二电阻;
所述第二电阻的第一端与所述第二导线连接,所述第二电阻的第二端与所述第二反馈走线连接。
7.一种服务器,其特征在于,包括如权利要求1至6任一项所述的防止反馈走线自短路的PCB。
8.一种防止反馈走线自短路的PCB的布线调整方法,其特征在于,包括:
在检测出PCB表层存在采样元件之后,在第一反馈走线上设置用于改变所述第一反馈走线的网络属性的第一部件,且所述第一部件与第一导线的距离低于所述PCB的最小层间距;
在第二反馈走线上设置用于改变所述第二反馈走线的网络属性的第二部件,且所述第二部件与第二导线的距离低于PCB的所述最小层间距;
其中,所述第一导线与所述采样元件的第一端连接;所述第二导线与所述采样元件的第二端连接;所述第一反馈走线为与所述第一导线连接,用于检测所述采样元件第一端的电位的走线;所述第二反馈走线为与所述第二导线连接,用于检测所述采样元件第二端的电位的走线;
在改变所述第一反馈走线与所述第二反馈走线的网络属性之后,布线软件自动产生route keep out区域以使PCB各个内层自动进行避让,以防止自短路情况的出现。
9.根据权利要求8所述的防止反馈走线自短路的PCB的布线调整方法,其特征在于,所述第一部件为由第一三角形铜皮与第二三角形铜皮构成的第一部件;
所述第一三角形铜皮的目标边与所述第一导线连接,所述第二三角形铜皮的目标边与所述第一反馈走线连接,所述第一三角形铜皮的目标边的对角与所述第二三角形铜皮的目标边的对角连接;
所述第二部件为由第三三角形铜皮与第四三角形铜皮构成的第二部件;
所述第三三角形铜皮的目标边与所述第二导线连接,所述第四三角形铜皮的目标边与所述第二反馈走线连接,所述第三三角形铜皮的目标边的对角与所述第四三角形铜皮的目标边的对角连接。
10.根据权利要求9所述的防止反馈走线自短路的PCB的布线调整方法,其特征在于,所述第一三角形铜皮,所述第二三角形铜皮,所述第三三角形铜皮以及所述第四三角形铜皮均为等边三角形铜皮。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910785374.1A CN110516347B (zh) | 2019-08-23 | 2019-08-23 | 服务器及其防止反馈走线自短路的pcb及布线调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910785374.1A CN110516347B (zh) | 2019-08-23 | 2019-08-23 | 服务器及其防止反馈走线自短路的pcb及布线调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110516347A CN110516347A (zh) | 2019-11-29 |
CN110516347B true CN110516347B (zh) | 2022-04-22 |
Family
ID=68627440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910785374.1A Active CN110516347B (zh) | 2019-08-23 | 2019-08-23 | 服务器及其防止反馈走线自短路的pcb及布线调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110516347B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729467A (en) * | 1994-06-16 | 1998-03-17 | Fujitsu Limited | Method of and system for routing |
CN101320396A (zh) * | 2007-06-07 | 2008-12-10 | 英业达股份有限公司 | 印刷电路板布线处理方法及*** |
CN104270886A (zh) * | 2014-10-20 | 2015-01-07 | 上海空间电源研究所 | 多层印制板结构及其制备方法 |
CN104573243A (zh) * | 2015-01-14 | 2015-04-29 | 上海泰齐电子科技咨询有限公司 | 一种pcb设计版图审核装置 |
CN205726669U (zh) * | 2016-04-12 | 2016-11-23 | 上海斐讯数据通信技术有限公司 | 零欧姆电阻及布线结构 |
CN109241017A (zh) * | 2018-10-23 | 2019-01-18 | 电子科技大学 | 一种pcb元器件封装库的创建与查询方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITCO20070034A1 (it) * | 2007-10-17 | 2009-04-18 | Chen Hubert | Connessione tra cavo elettrico e circuito stampato per elevata velocita' di trasferimento dati ed alta frequenza di segnale |
-
2019
- 2019-08-23 CN CN201910785374.1A patent/CN110516347B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729467A (en) * | 1994-06-16 | 1998-03-17 | Fujitsu Limited | Method of and system for routing |
CN101320396A (zh) * | 2007-06-07 | 2008-12-10 | 英业达股份有限公司 | 印刷电路板布线处理方法及*** |
CN104270886A (zh) * | 2014-10-20 | 2015-01-07 | 上海空间电源研究所 | 多层印制板结构及其制备方法 |
CN104573243A (zh) * | 2015-01-14 | 2015-04-29 | 上海泰齐电子科技咨询有限公司 | 一种pcb设计版图审核装置 |
CN205726669U (zh) * | 2016-04-12 | 2016-11-23 | 上海斐讯数据通信技术有限公司 | 零欧姆电阻及布线结构 |
CN109241017A (zh) * | 2018-10-23 | 2019-01-18 | 电子科技大学 | 一种pcb元器件封装库的创建与查询方法 |
Non-Patent Citations (1)
Title |
---|
电子电路中PCB布线难点技术分析;杨爱民;《机电信息》;20111231(第36期);第151-152页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110516347A (zh) | 2019-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170280565A1 (en) | Jumpers for pcb design and assembly | |
CN102196662A (zh) | 用于高速总线的测试点设计 | |
JP6659253B2 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
CN111123065B (zh) | 印刷电路板布线检视方法及装置 | |
CN201639854U (zh) | 一种适用于测试高速信号线阻抗值的多层印刷电路板结构 | |
US9112348B2 (en) | Anti-surge over-current protection device | |
CN110516347B (zh) | 服务器及其防止反馈走线自短路的pcb及布线调整方法 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
US7533005B2 (en) | System and method for checking a reference plane of a signal trace in a PCB | |
US7764509B2 (en) | Method and apparatus for interfacing components | |
TWI526132B (zh) | Correction film structure | |
CN103675581A (zh) | 电性连接组件及其检测方法 | |
TWI450648B (zh) | 電路板 | |
CN104619114A (zh) | 一种具有埋阻的pcb板以及埋阻的测试方法 | |
CN104955280A (zh) | 一种阻抗线宽查找方法 | |
CN114423157B (zh) | Pcb板的制作方法、装置、电路板以及pcb板 | |
US20110317380A1 (en) | Printed circuit board and voltage/current measuring method using the same | |
CN113141704B (zh) | 电路基板、电路以及空调装置 | |
CN210274688U (zh) | 一种印刷电路板的电路结构 | |
CN109444532B (zh) | 一种功耗检测电路 | |
CN101751483B (zh) | 可自动执行差动信号走线对的布局规则检验的布局方法 | |
CN113051853B (zh) | 受损部件载体确定方法、计算机程序、计算机可读介质以及检测*** | |
JP7050543B2 (ja) | 検査装置、検査方法およびコンピュータプログラム | |
CN109862699A (zh) | Pcb制作工艺的选择方法、装置、设备及存储介质 | |
CN220511318U (zh) | 一种pcb板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |