CN110506312B

CN110506312B - 多层器件和用于制造多层器件的方法

Info

Publication number: CN110506312B
Application number: CN201880025940.2A
Authority: CN
Inventors: T.皮尔斯廷格
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2017-04-20
Filing date: 2018-04-17
Publication date: 2021-12-28
Anticipated expiration: 2038-04-17
Also published as: WO2018192912A1; DE102017108384A1; CN110506312A; EP3613064A1; JP6905080B2; JP2020517116A; US11532437B2; EP3613064B1; US20200126730A1

Abstract

说明了一种多层器件（10），其具有基体，所述基体具有：‑至少两个外电极（11、11’）；‑至少一个第一和第二内电极（12、12’），其中一个内电极（12、12’）分别与一个外电极（11、11’）导电连接；‑多个陶瓷层（14），其中所述陶瓷层（14）包括所述内电极（12、12’）；‑至少一个介电层（15），其中所述介电层（15）沿着所述陶瓷层（14）的堆叠方向（20）观察布置在所述内电极（12、12’）之间，并且其中所述介电层（15）被印到所述陶瓷层（14）之一的至少一个部分区域上。还说明了一种用于制造多层器件的方法，该多层器件具有压敏电阻的功能，该压敏电阻具有集成的ESD保护器件。

Description

多层器件和用于制造多层器件的方法

技术领域

描述了一种多层器件。还描述了一种用于制造多层器件的方法。

背景技术

由于所要保护的线路的变得越来越高的传输频率，ESD保护器件的寄生电容不允许超过所确定的最大值，并且除了低电容之外，必须具有低泄漏。ESD保护器件通常由具有非线性U-I特性曲线的材料组成，内电极被引向该材料，这些内电极又与外电极连接。为了将电极对的寄生电容最小化，在内电极之间的重叠面在距离保持不变时被尝试尽可能最小化。

从出版文献DE 102009007316 A1中已知一种电多层器件作为ESD保护器件。通过设置具有被冲压的并且用（半）导电材料填充的孔的介电层，将内电极的重叠面分开并且因此降低寄生电容。

发明内容

所要解决的任务在于：说明一种经改善的多层器件和一种相对应的制造方法。优选地，应该说明一种简单的并且成本低廉的多层器件，该多层器件具有ESD保护器件，该ESD保护器件具有经改善的特性、例如最低的电容。

该任务通过根据独立权利要求所述的多层器件和方法来解决。该多层器件的有利的设计方案是从属权利要求的主题。

按照一个方面，说明了一种多层器件。该多层器件具有基体，该基体具有至少两个外电极和至少一个第一和第二内电极，其中一个内电极分别与一个外电极导电连接。相应的内电极或者直接与相应的外电极导电连接，或者通过通孔敷镀（Durchkontaktierung）与相应的外电极导电连接。

该多层器件还具有多个陶瓷层、优选地压敏电阻层。这些陶瓷层包括内电极。这些内电极几乎完全被陶瓷层的材料包围。然而，相应的内电极至少能在接触区与相应的外电极自由接触。

该多层器件还具有至少一个介电层。该多层器件也可具有多个介电层、例如两个、五个或十个介电层。沿着陶瓷层的堆叠方法观察，介电层布置在这些内电极之间。介电层例如借助于丝网印刷或喷墨打印被印到这些陶瓷层之一的至少一个部分区域上。

通过利用介电材料来部分地印刷陶瓷层，可以简单地减少在内电极之间的重叠面并且这样可以降低寄生电容。优选地，该多层器件具有小于或等于0.5pF、优选地为0.2pF的电容。通过简单地利用介电材料来印刷陶瓷层，该多层器件的结构此外能容易地实现。因此，提供了简单的、成本低廉的具有最低电容的多层器件。

按照一个实施例，介电层具有沿着陶瓷层的堆叠方向的伸展D，其中2 µm ≤ D ≤6 µm。通过对介电层进行印刷，可以实现介电层的非常小的厚度。由此，显著减少了在多层器件中的材料混合。可以避免边界层处的在制造过程期间的不同伸展。

按照一个实施例，该至少一个介电层沿垂直于堆叠方向的方向被分成至少两个彼此分离的部分。换言之，该介电层具有留空部（Aussparung）。

这些部分在印刷介电层时自动地产生。取消了附加的、后来被引入到介电层中的孔。介电层的部分通过陶瓷层的材料来彼此分离。由此，取消了回填材料的使用以及附加的填充步骤。因此，提供了经简化的并且成本低廉的多层器件。

按照一个实施例，在这些部分之间的留空部具有多角的或者圆形的横截面。在印刷介电层时，留空部的几何接口可以以任何任意的形状并且以高精度来构造，并且因此可以与构件几何结构精确地匹配。

按照一个实施例，该至少一个介电层具有钛酸镁。但是，替选的材料也是可设想的。该介电层以墨水或膏的形式被印到陶瓷层上。优选地，因此使用如下材料，所述材料能以墨水或膏的形式来印刷。

按照一个实施例，该介电层被构造和布置为使得该介电层与至少两个相邻的陶瓷层和两个重叠的内电极共同构成ESD放电区段。该多层器件尤其具有作为ESD保护器件的压敏电阻的功能。

按照另一方面，说明了一种用于制造多层器件的方法。该多层器件优选地对应于上文所描述的多层器件。该制造方法尤其可以用于制造如上文所描述的多层器件之一。该方法具有如下步骤：

- 提供陶瓷层，其中这些陶瓷层具有压敏电阻层。这些陶瓷层优选地以绿膜的形式来提供。

- 将电极材料、优选地电极膏或者墨水涂覆到陶瓷层的一部分的表面上，用于构造内电极。优选地，该电极材料被印到陶瓷层上。该电极材料具有银和/或钯。

- 用介电材料部分地印刷至少一个陶瓷层的表面，用于构造至少一个介电层。优选地，该介电材料以膏或墨水的形式借助于丝网印刷或喷墨打印被印刷到陶瓷层上。该介电材料优选地具有钛酸镁。通过仅部分地印刷，形成不贯通的介电层、尤其是被分成部分的介电层。因此，该介电层自动具有至少一个留空部。印刷能够实现对这些部分或空隙的精确定位，用以减小在这些内电极之间的重叠面。

- 在配备有电极材料的陶瓷层之间堆叠至少一个印刷有介电材料的陶瓷层。

- 对陶瓷层进行挤压，用于构造基体。

- 将外电极布置在该基体的对置的外侧上。

- 将该基体烧结。替选地，该基体也可以在布置外电极之前被烧结。接着，在紧接着的温度步骤中，烙印外电极。

通过用以膏或墨水的形式的介电层来印刷一个或多个陶瓷层，实现了该多层器件的简单的结构。取消了像现有技术中那样为了在内电极之间产生减小的重叠面而借助于耗费的并且昂贵的激光技术将孔冲压到介电层中。

还显著减少了在该多层器件中的材料混合，因此与在将介电层堆叠在陶瓷层上（参见现有技术）时以及反过来将陶瓷层堆叠在介电层上时的可能的层压问题一样，消除了与该材料混合相关联的在边界层处的不同伸展的问题。

还取消了借助于金属膏来回填孔/留空部，该回填在未精确定位的、激光冲压的孔的情况下是不可能的并且因此导致高废品率。总之，通过上文所描述的方法提供了一种经简化的并且成本低廉的具有最低电容的多层器件。

上文所描述的内容在下文依据实施例进一步予以阐述。

附图说明

随后描述的附图不能被理解为正确比例的，更确切地说，这些图示可以以各个尺寸放大地、缩小地或者也失真地来表示。

其中：

图1示出了按照现有技术的多层器件的示意性结构；

图2示出了按照图1的多层器件的部分区域；

图3示出了按照本发明的多层器件的示意性结构；以及

图4示出了用于制造按照本发明的多层器件的方法的示意图。

具体实施方式

图1示出了按照现有技术的多层器件1。多层器件1具有作为ESD保护器件的压敏电阻的功能。

多层器件1尤其具有基体，在该基体的侧面处布置外电极2、2’，所述外电极与处在该基体的内部的第一内电极3、第二内电极3’导电连接。多层器件1的基体沿堆叠方向由载体材料8密封。载体材料8优选地具有至少一个介电层。

该基体还具有陶瓷层4、尤其是压敏电阻层。陶瓷层4包括第一内电极3。第一内电极3大部分被陶瓷层4包围。多层器件1还具有另一陶瓷层4’、尤其是另一压敏电阻层。该另一陶瓷层4’包括第二内电极3’，该第二内电极大部分被该另一陶瓷层4’包围。

在该陶瓷层4与该另一陶瓷层4’之间布置介电层5。介电层5具有孔或空隙6。孔6借助于激光技术被冲压到介电层5中。这尤其是能在孔6的圆形的几何结构处以及在介电层5沿堆叠方向的伸展（介电层5的厚度）处看出。激光加工只容许具有圆形的几何结构的孔6，这些孔的尺寸和目标位置在介电层5上强烈地分散并且只能困难地通过激光功率来调节。介电层5沿堆叠方向的伸展还必须足够大，以便孔6可以完全被冲压。例如，介电层5具有沿堆叠方向或厚度为至少100μm的伸展。孔6利用半导电的或导电的材料7、例如金属来填充。

通过介电层5将第一内电极3、第二内电极3’的重叠面分开。由此降低了ESD保护器件的寄生电容。孔6的直径在10μm与50μm之间，并且因此允许第一内电极3、第二内电极3’的所限定的小的重叠面的可实现性，如在图1中示出的那样。

在该解决方案方面有问题的是孔6的可处理性，该孔只能非常耗费地借助于激光冲压并且用例如金属膏来对所冲压的孔进行回填来制造。为了用金属膏对孔6进行回填，还需要附加的特有的丝网印刷过程。在很多情况下，从上方对孔6填充只能非常耗费地结合下方的真空来起作用。这使得对多层器件1的制造复杂化并且昂贵。

首先，介电层5必须在真正的激光冲压过程之前被预挤压，以便冲压过程变得完全可能。然而，在没有层压问题的情况下，将已经被挤压并且被冲压的介电层5重新堆叠到陶瓷层4、4’上几乎不可能。如果具有被预冲压并且被填充的孔6的介电层5尽管如此仍被堆叠在陶瓷层4、4’之间，则在随后的烧结步骤中，必须考虑在陶瓷层4、4’的材料、介电层5、外电极2、2’以及孔6的回填材料之间的热失配。

此外，将孔6的长度或水平伸展（垂直于堆叠方向的伸展）与介电（单）层5的厚度绑定。如果多个已经冲压的介电层5相叠地堆叠，以便提高孔6的长度，则必须始终在同一点以非常高的精度来进行激光冲压，以便避免孔6在堆叠状态下的错位（参见图2）。这提高了废品率并且进一步使制造复杂化。

按照图3的按照本发明的多层器件10以简单的方式和方法解决了上文所描述的问题。

图3示出了多层器件10。多层器件10具有作为ESD保护器件的压敏电阻的功能。多层器件10具有基体。多层器件10、尤其是该基体具有至少两个外电极11、11’。外电极11、11’构造在基体的对置的外表面处。多层器件10、尤其是基体具有至少一个第一和第二第一内电极12、第二内电极12’。第一内电极12、第二内电极12’例如具有银和/或钯。第一内电极12、第二内电极12’具有相反的极性。一个第一内电极12、第二内电极12’分别与一个外电极11、11’导电连接。

多层器件10、尤其是该基体具有多个陶瓷层14。陶瓷层14具有压敏电阻材料。例如，压敏电阻材料具有氧化锌（ZnO）或者镨（Pr）。陶瓷层14相叠地堆叠成堆。在图3中，在堆中的陶瓷层14通过虚线来表示。因此，多层器件10具有堆叠方向20以及垂直于堆叠方向20的方向21，如在图3中示出的那样。

陶瓷层14包括第一内电极12、第二内电极12’。尤其是，第一内电极12、第二内电极12’大部分被由陶瓷层14构成的堆包围。多层器件10的基体沿堆叠方向20被载体材料13密封，使得陶瓷层14、第一内电极12、第二内电极12’以及在下文中描述的介电层15如在图3中示出的那样沿堆叠方向20布置在两个具有载体材料13的层之间。载体材料13优选地具有介电材料，以便将两个外电极11、11’的寄生电容最小化。

多层器件10、尤其是该基体还具有至少一个介电层15。如在图3中示出的那样，多层器件10也可具有多个介电层15，例如如所示出的那样具有两个或者也包括多于两个、例如五个或十个介电层15。沿着陶瓷层14的堆叠方向20观察，一个或多个介电层15构造在第一内电极12、第二内电极12’之间。换言之，第一内电极12、第二内电极12’构造在所述一个或多个介电层15之上和之下。所述一个或多个介电层15例如具有钛酸镁。所述一个或多个介电层15与至少两个或更多个相邻的陶瓷层14以及两个重叠的第一内电极12、第二内电极12’共同构成ESD放电区段。

相应的介电层15被印到、例如借助于丝网印刷或者喷墨打印被印到陶瓷层14上，尤其是被印到该陶瓷层14的部分区域上。相应的介电层15以膏或墨水的形式被印到相对应的陶瓷层14上。用于构造介电层15的介电材料尤其是没有固体材料。因此，不同于按照图1的介电层5，在制造完的多层器件10中，介电层15是由陶瓷层14构成的堆的组成部分。

介电层15具有沿着堆叠方向20的非常微小的厚度或伸展D，如在图3中表明的那样。这样，厚度D在2μm与6μm之间，其中边界值分别被包括在内。因此，通过用介电材料来印刷各个陶瓷层14，可以在这些陶瓷层中的每个陶瓷层上分别实现非常薄的介电层15。这不同于图1中的介电层5，图1中的介电层由于制造工艺而具有大得多的厚度。因此，特别优选地，多层器件10具有多个介电层15，其中这些介电层15沿着陶瓷层14的堆叠方向20观察相叠地布置在第一内电极12、第二内电极12’之间，其中这些介电层15中的每个介电层都分别被印到陶瓷层14之一的部分区域上，并且其中这些介电层15分别具有沿着陶瓷层14的堆叠方向20的伸展D，该伸展D具有2μm ≤ D ≤ 6μm。

相应的介电层15非贯通地构造、尤其是印在相应的陶瓷层14上。尤其是，相应的介电层15沿垂直于堆叠方向20的方向21被分成至少两个部分16。这些部分16彼此分离。换言之，在介电层15中在这些部分16之间存在留空部16a。尤其是，在这些部分16之间存在陶瓷层14的材料。

介电层15的留空部16a在印刷陶瓷层14时形成。尤其是，通过将介电层15有针对性地印到陶瓷层14上，可以精确地产生具有预先确定的几何结构和大小的留空部16a。

因此，留空部16a与结合图1所描述的孔6可类比。然而，在印刷介电层15时自动地形成该留空部16a。此外，对留空部16a填充也是冗余的，因为在这些部分16之间的留空部16a简单地被陶瓷材料14占据。在这些部分16之间的留空部16a具有可变的几何结构。该留空部16a尤其可具有圆形的或者多角的横截面。留空部16a的孔径在5μm与40μm之间，例如为20μm或25μm。

通过介电层15，以简单的方式和方法减小了在相反极的（gegenpolig）第一内电极12、第二内电极12’之间的重叠面。通过特殊设计的介电层15，多层器件10具有≤ 0.5pF、例如为0.2pF的电容。因此，提供了电容最低的多层器件10。

此外，如在图3中所示出的那样，一个或多个介电层15优选地没有够得到外电极11、11’，而是与这些外电极间隔开。因此，与现有技术中不同，所述一个或多个介电层15不是在多层器件10的从外电极到外电极的整个宽度上伸展，而是如所示出的那样通过陶瓷层14的材料与外电极11、11’分开。通过用所述一个或多个介电层的材料进行这种不完全够得到边缘、即外电极的印刷，可以在更下文所描述的烧结时将被层压的层的损耗和松脱最小化或者完全阻止，因为在边缘区域、也即与外电极相邻地，只存在一种陶瓷材料，而不是两种陶瓷材料。附加地，与现有技术相比，可以节省材料。

因此，与按照图1和2的现有技术相比，在那里示出的介电层5按照本发明简单地被其它陶瓷层14替代，在所述其它陶瓷层上印刷介电材料。通过用作为膏或墨水的电介质来印刷陶瓷层14，简单得多地实现了多层器件10的整个结构。取消了借助于耗费的并且昂贵的激光技术对孔6的冲压。此外，留空部16a的几何结构和介电层15与外电极11、11’的间隔可以以任何任意的几何形状并且精度更高地来构造并且因此与构件几何结构匹配。还显著减少了在多层器件10中的材料混合，与在将介电层15堆叠在陶瓷层14上时以及反过来将陶瓷层14堆叠在介电层15上时的可能的层压问题一样，消除了与该材料混合相关联的在介电层15与陶瓷层14之间的边界层处以及在介电层15与外电极11、11’的边界层处的不同伸展的问题。

还取消了借助于金属膏来回填孔/留空部，所述回填在未精确定位的、激光冲压的孔的情况下是不可能的并且因此导致高废品率。总之，提供了一种简单得多并且成本低廉的多层器件10。

在下文中，结合图3和4描述了一种用于制造多层器件10的方法。所有已结合多层器件10来描述的特征也对于该方法来说得以应用，并且反之亦然。

在第一步骤101中，提供了绿色的陶瓷膜（在下文中为陶瓷层14）。陶瓷层14具有压敏电阻层。提供了多个陶瓷层14。

在接下来的步骤102中，将电极材料涂覆到陶瓷层14的一部分的表面上，用于构造第一内电极12、第二内电极12’。优选地，给陶瓷层14配备电极膏。绿色陶瓷被用电极膏以电极图案来涂层。该电极膏具有银和/或钯。

在接下来的步骤103中，用介电材料部分地印刷至少一个陶瓷层14的表面，用于构造至少一个介电层15。优选地，为了构造多个介电层15，也可以用该介电材料部分地印刷多个陶瓷层14。该介电材料优选地具有钛酸镁。该介电材料以膏或墨水的形式被印到陶瓷层上。这通过丝网印刷或喷墨打印来实现。

在接下来的步骤104中，一个或多个印刷有介电材料的陶瓷层14被布置（堆叠）在配备有电极材料的陶瓷层14之间。紧接着，对该堆进行挤压，用于构造基体。

在接下来的步骤105中，将外电极11、11’布置在该基体的对置的外侧上。紧接着，将该基体烧结（Co烧结）。但是，在一个替选的实施例中，外电极11、11’也可以在将该基体烧结之后才被涂覆到所述外侧上。由此，在涂覆外电极11、11’之后需要接下来的温度步骤。

对这里所说明的主题的描述并不限于各个具体的实施方式。更确切地说，只要技术上合理，所述各个实施方式的特征就可以彼此任意组合。

附图标记列表

1 多层器件

2、2’ 外电极

3 第一内电极

3’ 第二内电极

4、4’ 陶瓷层

5 介电层

6 孔/空隙

7 材料

8 载体材料

9 介电单层

10 多层器件

11、11’ 外电极

12 第一内电极

12’ 第二内电极

13 载体材料

14 陶瓷层

15 介电层

16 部分

16a 留空部

20 堆叠方向

21 垂直于堆叠方向的方向

101、102、103、104、105 方法步骤

D 介电层的伸展。

Claims

1.多层器件（10），所述多层器件具有基体，所述基体具有：

- 至少两个外电极（11、11’）；

- 至少一个第一和第二内电极（12、12’），其中一个内电极（12、12’）分别与一个外电极（11、11’）导电连接；

- 多个陶瓷层（14），其中所述陶瓷层（14）包括第一和第二内电极（12、12’）；

- 至少一个介电层（15），其中所述介电层（15）沿着所述陶瓷层（14）的堆叠方向（20）观察布置在第一和第二内电极（12、12’）之间，并且其中所述介电层（15）被印到所述陶瓷层（14）之一的至少一个部分区域上，

其中所述介电层没有够得到外电极并且与这些外电极间隔开，并且其中所述介电层布置在两个陶瓷层之间，

其中所述介电层的材料与所述陶瓷层的材料不同。

2.根据权利要求1所述的多层器件（10），其中所述陶瓷层（14）具有压敏电阻层。

3.根据权利要求1或2所述的多层器件（10），其中所述介电层（15）具有沿着所述陶瓷层（14）的堆叠方向（20）的伸展D，并且其中2 µm ≤ D ≤ 6 µm。

4.根据权利要求1或2所述的多层器件（10），其中所述介电层（15）被构造并且布置为减小在相反极的内电极（12、12’）之间的重叠面。

5.根据权利要求1或2所述的多层器件（10），其中所述至少一个介电层（15）沿垂直于所述堆叠方向（20）的方向（21）被分成至少两个彼此分离的部分（16），其中这些部分（16）通过所述陶瓷层（14）的材料来彼此分离。

6.根据权利要求5所述的多层器件（10），其中在所述部分（16）之间的留空部（16a）具有多角的横截面。

7.根据权利要求5所述的多层器件（10），其中在所述部分（16）之间的留空部（16a）具有圆形的横截面。

8.根据权利要求1或2所述的多层器件（10），其中所述至少一个介电层（15）具有钛酸镁。

9.根据权利要求1或2所述的多层器件（10），其中所述介电层（15）被构造和布置为使得所述介电层与至少两个相邻的陶瓷层（14）和两个重叠的内电极（12、12’）共同构成ESD放电区段。

10.根据权利要求1或2所述的多层器件（10），其中所述多层器件（10）具有作为ESD保护器件的压敏电阻的功能。

11.根据权利要求1或2所述的多层器件（10），其中所述多层器件（10）具有≤ 0.5pF的电容。

12.根据权利要求1或2所述的多层器件（10），所述多层器件具有多个介电层（15），其中所述介电层（15）沿着所述陶瓷层（14）的堆叠方向（20）观察相叠地布置在第一和第二内电极（12、12’）之间，其中所述介电层（15）中的每个介电层都分别被印到所述陶瓷层（14）之一的部分区域上，并且其中所述介电层（15）分别具有沿着所述陶瓷层（14）的堆叠方向（20）的伸展D，所述伸展D具有2μm ≤ D ≤ 6μm。

13.根据权利要求1或2所述的多层器件（10），其中所述多层器件（10）的基体沿堆叠方向（20）被介电载体材料（13）密封。

14.用于制造多层器件（1）的方法，所述多层器件具有作为ESD保护器件的压敏电阻的功能，其中所述方法具有如下步骤：

- 提供陶瓷层（14），其中所述陶瓷层（14）具有压敏电阻层；

- 将电极材料涂覆到所述陶瓷层（14）的一部分的表面上，用于构造内电极（12、12’）；

- 用介电材料部分地印刷至少一个陶瓷层（14）的表面，用于构造至少一个介电层（15）；

- 在配备有所述电极材料的陶瓷层（14）之间堆叠印刷有所述介电材料的陶瓷层（14）；

- 对所述介电层（15）进行挤压，用于构造基体；

- 将外电极（11、11’）布置在所述基体的对置的外侧上；

- 将所述基体烧结，

其中所述介电层的材料与所述陶瓷层的材料不同。

15.根据权利要求14所述的方法，其中所述介电材料借助于丝网印刷或喷墨打印被涂覆到所述至少一个陶瓷层（14）上。

16.根据权利要求14或15所述的方法，其中所述介电材料具有钛酸镁。

17.根据权利要求14或15所述的方法，其中所述介电材料作为膏或墨水被涂覆到所述陶瓷层（14）上。

18.根据权利要求14或15所述的方法，其中多个陶瓷层（14）的表面分别用所述介电材料部分地印刷，使得所述多层器件在堆叠之后具有多个介电层（15），其中所述介电层（15）沿着所述陶瓷层（14）的堆叠方向（20）观察相叠地布置在第一和第二内电极（12、12’）之间，其中所述介电层（15）中的每个介电层都分别被印到所述陶瓷层（14）之一的部分区域上，并且其中所述介电层（15）分别具有沿着所述陶瓷层（14）的堆叠方向（20）的伸展D，所述伸展D具有2μm ≤ D ≤ 6μm。

19.根据权利要求14或15所述的方法，其中所述多层器件（10）的基体沿堆叠方向（20）用介电载体材料（13）来密封。