CN110491849A - 芯片、输入输出结构和垫层 - Google Patents

芯片、输入输出结构和垫层 Download PDF

Info

Publication number
CN110491849A
CN110491849A CN201910652078.4A CN201910652078A CN110491849A CN 110491849 A CN110491849 A CN 110491849A CN 201910652078 A CN201910652078 A CN 201910652078A CN 110491849 A CN110491849 A CN 110491849A
Authority
CN
China
Prior art keywords
metal layer
input
area
output
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910652078.4A
Other languages
English (en)
Inventor
谢育桦
殷慧萍
张永光
王聪
聂玉庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910652078.4A priority Critical patent/CN110491849A/zh
Publication of CN110491849A publication Critical patent/CN110491849A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种芯片、输入输出结构和垫层，所述垫层包括沿靠近芯片器件的方向依次设置的第一金属层、第二金属层组和第三金属层组；所述第二金属层组包括相互独立的导通区、输入输出电源区和输入输出地区，所述导通区分别通过通孔层与所述第一金属层和所述第三金属层组连接，所述第一金属层与封装框架连接，所述第三金属层组、所述输入输出电源区和所述输入输出地区分别与芯片内的防静电MOS场效应管连通。输入输出电源区和输入输出地区被释放出来，分别形成电源和地的走线，减小电源和地的电阻，增强了防静电MOS场效应管的泄放通路，提升输入输出结构的防静电能力；减化了垫层设计，减小了输入输出结构的面积，极大地提高了芯片的封装便捷性。

Description

芯片、输入输出结构和垫层
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种芯片、输入输出结构和垫层。
背景技术
在集成电路中，裸片(die)的尺寸决定了芯片的成本，而输入输出结构(IO)的尺寸，特别是在IO限制型芯片(PAD limit)的情况下，会直接影响裸片(die)的大小，输入输出结构(IO)需要在满足时序逻辑、防静电(ESD)等性能的设计指标的同时，尽可能的减小面积，为顶层的布局和焊盘的摆放、封装的选取增加设计余量。芯片器件置于于焊盘下方的形式的CUP(circuit under pad)IO，将焊盘(pad)叠放在输入输出结构(IO)的防静电(ESD)器件上，相较于普通，省掉焊盘(PAD)摆放额外占用的面积，减小了输入输出结构(IO)的面积，使用广泛。目前的芯片设于焊盘下方的形式的CUP方案多采用多层金属垫层(≥2)，大量金属资源仅用于应力支撑，防静电(ESD)泄放通道金属资源有限，防静电(ESD)能力薄弱。
因此，需要提供一种芯片、输入输出结构和垫层来解决现有技术的不足。
发明内容
为了解决现有技术中的问题，本发明提供了一种芯片、输入输出结构和垫层。
一种芯片输入输出结构的垫层，包括沿靠近芯片器件的方向依次设置的第一金属层、第二金属层组和第三金属层组；
所述第二金属层组包括相互独立的导通区、输入输出电源区和输入输出地区，所述导通区分别通过通孔层与所述第一金属层和所述第三金属层组连接，所述第一金属层与封装框架连接，所述第三金属层组、所述输入输出电源区和所述输入输出地区分别与芯片内的防静电MOS场效应管连通。
进一步的，所述第二金属层组按其厚度方向包括依次通过通孔层连接的至少两层金属层，所述通孔层和至少两层所述金属层均包括相互独立的导通区、输入输出电源区和输入输出地区，所述通孔层的导通区和至少两层所述金属层的导通区组成所述第二金属层组的导通区，所述通孔层的输入输出电源区和至少两层所述金属层的输入输出电源区组成所述第二金属层组的输入输出电源区，所述通孔层的输入输出地区和至少两层所述金属层的输入输出地区组成所述第二金属层组的输入输出地区。
进一步的，所述第三金属层组分别与N型防静电MOS场效应管的D端和P型防静电MOS场效应管的D端连接。
进一步的，所述输入输出电源区与P型防静电MOS场效应管的S端连接。
进一步的，所述输入输出地区与N型防静电MOS场效应管的S端连接。
进一步的，所述第二金属层组还包括与所述导通区、所述输入输出电源区和所述输入输出地区相互独立的逻辑电源区和逻辑地区，所述逻辑电源区和所述逻辑地区也相互独立；
所述逻辑电源区和所述逻辑地区分别与芯片内的逻辑区连接。
进一步的，所述通孔层和至少两层所述金属层均包括分别与所述导通区、所述输入输出电源区和所述输入输出地区相互独立的逻辑电源区和逻辑地区，所述通孔层的逻辑电源区和至少两层所述金属层的逻辑电源区组成所述第二金属层组的逻辑电源区，所述通孔层的逻辑地区和至少两层所述金属层的逻辑地区组成所述第二金属层组的逻辑地区。
进一步的，所述第三金属层组按其厚度方向包括一层金属层或依次通过通孔层连接的至少两层金属层。
进一步的，所述第一金属层的厚度分别大于所述第二金属层组的金属层的厚度和所述第三金属层组的金属层的厚度。
进一步的，所述第一金属层的远离所述第二金属层组的一侧还设有钝化层。
进一步的，所述钝化层设有接线窗口，所述接线窗口处暴露出所述第一金属层，暴露出的所述第一金属层通过焊线与封装框架连接。
进一步的，所述第一金属层设有至少一个防应力孔。
进一步的，所述第一金属层、所述第二金属层组、所述第三金属层组和通孔层均嵌设于介电层内；所述通孔层包括至少一个嵌设于所述介电层内的合金柱。
所述第二金属层组包括一个所述导通区或多个相互独立的所述导通区。
基于同一发明思路，本发明还提供了一种芯片输入输出结构，包括所述的芯片输入输出结构的垫层。
基于同一发明思路，本发明提供了一种芯片，包括所述的芯片输入输出结构。
本发明的技术方案与最接近的现有技术相比具有如下优点：
本发明提供的技术方案提供的芯片输入输出结构的垫层，通过将第二金属层组分割为独立的导通区、输入输出电源区和输入输出地区，且仅导通区用于结合第一金属层和第三金属层组连通芯片内的防静电MOS场效应管和封装框架，而分别与导通区独立的输入输出电源区和输入输出地区被释放出来，分别形成电源和地的走线，有效减小电源和地的电阻，增强了防静电MOS场效应管的泄放通路，进而提升了输入输出结构的防静电能力；而且用于直接与封装框架连接的第一金属层窗口区域作为焊盘，则芯片器件及垫层的其他层处于焊盘的下方，与焊盘呈层状分布，减化了垫层的设计，减小了输入输出结构的面积，极大地提高了芯片的封装便捷性。
附图说明
图1是本发明提供的第一种形式的芯片输入输出结构的垫层的俯视图；
图2是图1中AB线所在的位置的剖视图；
图3是本发明提供的第一种形式的芯片输入输出结构的垫层的线路示意图；
图4是本发明提供的第二种形式的芯片输入输出结构的垫层的俯视图。
其中，1-第一金属层；2-第二金属层组；3-第三金属层组；4-通孔层；5-导通区；6-输入输出地区；7-输入输出电源区；8-逻辑地区；9-逻辑电源区；10-合金柱；11-金属层；12-钝化层；13-接线窗口；14-防应力孔；15-焊线；16-N型防静电MOS场效应管；17-P型防静电MOS场效应管；18-逻辑区。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图1-4并结合实施例来详细说明本申请。图1是本发明提供的芯片输入输出结构的垫层的俯视图；图2是图1中AB线所在的剖视图；图3是本发明提供的芯片输入输出结构的垫层的线路示意图；以及，图4是本发明提供的第二种形式的芯片输入输出结构的垫层的俯视图。
本发明提供了一种芯片输入输出结构的垫层，包括沿靠近芯片器件的方向依次设置的第一金属层(Top Metal)1、第二金属层组2和第三金属层组3；所述第二金属层组2包括相互独立的导通区5、输入输出电源区7和输入输出地区6，所述导通区5分别通过通孔层4与所述第一金属层1和所述第三金属层组3连接，所述第一金属层1与封装框架连接，所述第三金属层组3、所述输入输出电源区7和所述输入输出地区6分别与芯片内的防静电MOS场效应管连通。
通过将第二金属层组2分割为独立的导通区5、输入输出电源区7和输入输出地区6，且仅导通区5用于结合第一金属层1和第三金属层组3连通芯片内的防静电MOS场效应管和封装框架，封装框架在后续的封装过程中会预留出裸露部分，然后裸露部分经过弯折形成芯片的管脚，管脚与封装在内部的第一金属层1是连通的；而分别与导通区5独立的输入输出电源区7和输入输出地区6被释放出来，分别形成电源和地的走线，有效减小电源和地的电阻，增强了防静电MOS场效应管的泄放通路，进而提升了输入输出结构的防静电能力；而且用于直接与封装框架连接的第一金属层1窗口区域作为焊盘，则芯片器件及垫层的其他层处于焊盘的下方，与焊盘呈层状分布，减化了垫层的设计，减小了输入输出结构的面积，极大地提高了芯片的封装便捷性。
在本发明的一些实施例中，所述第二金属层组2按其厚度方向包括依次通过通孔层4连接的至少两层金属层11，所述通孔层4和至少两层所述金属层11均包括相互独立的导通区5、输入输出电源区7和输入输出地区6，所述通孔层4的导通区5和至少两层所述金属层11的导通区5组成所述第二金属层组2的导通区5，所述通孔层4的输入输出电源区7和至少两层所述金属层11的输入输出电源区7组成所述第二金属层组2的输入输出电源区7，所述通孔层4的输入输出地区6和至少两层所述金属层11的输入输出地区6组成所述第二金属层组2的输入输出地区6。
垫层是多层结构，且为金属层11和通孔层4交替结构，其制备时也是依据顺序一层一层的制备完成的，因此第二金属层组2为金属层11与通孔层4交替结构，而整个第二金属层组2又被介电层分割为多个独立的区，其中包括导通区5，输入输出电源区7和输入输出地区6，而在前面所述的各层结构，均被分割成对应导通区5，输入输出电源区7和输入输出地区6的三部分，而各层结构的导通区5构成完整的导通区5，各层结构的输入输出电源区7构成完整的输入输出电源区7，各层结构的输入输出地区6构成完整的输入输出地区6。
在本发明的一些实施例中，所述第三金属层组3分别与N型防静电MOS场效应管16的D端和P型防静电MOS场效应管17的D端连接。N型防静电MOS场效应管16的D端和P型防静电MOS场效应管17的D端通过第三金属层组3、第二金属层组2的导通区5和第一金属层1的焊盘区域连接，使焊盘(PAD)引入的静电(ESD)电压能够迅速的抵达防静电MOS场效应管这个静电释放通道，避免静电(ESD)电压窜入到输入输出结构的其他电路，避免其他功能器件的损坏。
在本发明的一些实施例中，所述输入输出电源区7与P型防静电MOS场效应管17的S端连接。输入输出电源区7为从第二金属层组2中释放出的金属资源，用于电源布线，当多个输入输出结构依次拼接在一起成环时，便可形成芯片层级的电源环路，这样的电源布线通道可以极大降低输入输出结构(IO)到电源的电阻，从而提升芯片层级的抗静电(ESD)能力。
在本发明的一些实施例中，所述输入输出地区6与N型防静电MOS场效应管16的S端连接。输入输出地区6为从第二金属层组2中释放出的金属资源，用于地的布线，当多个输入输出结构一次拼接在一起成环时，便可形成芯片层级的地的环路，这样的地的布线通道可以极大降低输入输出结构(IO)到地的电阻，从而提升芯片层级的抗静电(ESD)能力。
在本发明的一些实施例中，所述第二金属层组2还包括与所述导通区5、所述输入输出电源区7和所述输入输出地区6相互独立的逻辑电源区9和逻辑地区8，所述逻辑电源区9和所述逻辑地区8也相互独立；所述逻辑电源区9和所述逻辑地区8分别与芯片内的逻辑区18连接。
第二金属层组2中只有导通区5用于连接第一金属层1和第三金属层组3，进而用于连接封装框架和防静电MOS场效应管，因此可以释放出来大量的金属资源另作他用，在释放出来的金属资源独立形成输入输出电源区7和输入输出地区6之外，还可以形成另一组电源、地区，这组电源、地区对应于芯片内的逻辑区18，因此为逻辑电源区9和逻辑地区8，并分别与逻辑区18连接。
在本发明的一些实施例中，所述通孔层4和至少两层所述金属层均包括分别与所述导通区5、所述输入输出电源区7和所述输入输出地区6相互独立的逻辑电源区9和逻辑地区8，所述通孔层4的逻辑电源区9和至少两层所述金属层的逻辑电源区9组成所述第二金属层组2的逻辑电源区9，所述通孔层4的逻辑地区8和至少两层所述金属层的逻辑地区8组成所述第二金属层组2的逻辑地区8。垫层是多层结构，且为金属层11和通孔层4交替结构，其制备时也是依据顺序一层一层的制备完成的，因此第二金属层组2为金属层11与通孔层4交替结构，而整个第二金属层组2又被介电层分割为多个独立的区，除包括导通区5，输入输出电源区7和输入输出地区6之外，还包括独立的逻辑电源区9和逻辑地区8，前面所述的各层结构，除被分割成对应导通区5，输入输出电源区7和输入输出地区6的三部分外，还有逻辑电源区9和逻辑地区8，而各层结构的逻辑电源区9构成完整的逻辑电源区9，各层结构的输入逻辑地区8构成完整的输入逻辑地区8。
在本发明的一些实施例中，所述第三金属层组3按其厚度方向包括一层金属层11或依次通过通孔层4连接的至少两层金属层11。第三金属层组3直接与芯片内的防静电MOS场效应管连接，可根据电压释放需要，选择第三金属层组3的金属层11数目。
在本发明的一些实施例中，所述第一金属层1的厚度分别大于所述第二金属层组2的金属层11厚度和所述第三金属层组3的金属层11的厚度。第一金属层1的窗口区域作为焊盘，通过增加其厚度，可以简化整个垫层内金属层11的层数，而且较大的厚度也能够使其下方的垫层其他部分和输入输出结构(IO)的其他部分不受打线压力和拉扯应力的影响，进而保证焊盘到芯片内的防静电MOS场效应管间的电性连接。
在本发明的一些实施例中，所述第一金属层1的远离所述第二金属层组2的一侧还设有钝化层12。钝化层12能够保护第一金属层1、第二金属层组2和第三金属层组3。
在本发明的一些实施例中，所述钝化层12设有接线窗口13，所述接线窗口13处暴露出所述第一金属层1，暴露出的所述第一金属层1即焊盘通过焊线15与封装框架连接。钝化层12设置用于打线的接线窗口13，通过接线窗口13处漏出的第一金属层1拉出引线，引线远离焊盘应力区域且在第二金属层组2的输入输出地区6、输入输出电源区7、逻辑地区8和逻辑电源区9的区域之外走线。
在本发明的一些实施例中，所述第一金属层1设有至少一个防应力孔14。第一金属层1的接线窗口13区域作为焊盘，如果变形将影响焊线与芯片内防静电MOS场效应管间的电连接，影响其防静电能力，而热胀冷缩或者其他影响所造成的第一金属层1产生应力，极易引起其变形，而设置防应力孔14，能够在产生应力和变形时，将应力消除，避免产生变形影响焊脚与芯片内防静电MOS场效应管间的电连接；优选的，将防应力孔14的截面设计为矩形或长条形。
在本发明的一些实施例中，所述第一金属层1、所述第二金属层组2、所述第三金属层组3和通孔层4均嵌设于介电层内；所述通孔层4包括至少一个嵌设于所述介电层内的合金柱10。多个合金柱10组成通孔组，用于连接不同的金属层11，其中包括连接第二金属层组2内的不同金属层11，连接第一金属层1与第二金属层组2内的金属层11，连接第二金属层组2内的金属层11和第三金属层组3内的金属层11。
在本发明的一些实施例中，所述第二金属层组2包括一个所述导通区5或多个相互独立的所述导通区5。如图1至图3所示，为第二金属层组2设有一个导通区5的情况，如图4所示，为第二金属层组2设有两个导通区5的情况。当然，通过将第二金属层组2进行更细致的分割，可以设置多个导通区5，这与设置一个导通区5和设置两个导通区5的远离是相通的，其制备工艺也相同。
本发明提供的芯片输入输出结构的垫层减小了芯片面积，而且在实际封装测试中，符合封装要求，而且防静电(ESD)能力通过了大于8KV HBM ESD测试。
基于同一发明思路，本发明还提供了一种芯片输入输出结构，包括所述的芯片输入输出结构的垫层。
基于同一发明思路，本发明提供了一种芯片，包括所述的芯片输入输出结构。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (16)

1.一种芯片输入输出结构的垫层，其特征在于，包括沿靠近芯片器件的方向依次设置的第一金属层(1)、第二金属层组(2)和第三金属层组(3)；
所述第二金属层组(2)包括相互独立的导通区(5)、输入输出电源区(7)和输入输出地区(6)，所述导通区(5)分别通过通孔层(4)与所述第一金属层(1)和所述第三金属层组(3)连接，所述第一金属层(1)与封装框架连接，所述第三金属层组(3)、所述输入输出电源区(7)和所述输入输出地区(6)分别与芯片内的防静电MOS场效应管连通。
2.根据权利要求1所述的芯片输入输出结构的垫层，其特征在于，所述第二金属层组(2)按其厚度方向包括依次通过通孔层(4)连接的至少两层金属层(11)，所述通孔层(4)和至少两层所述金属层(11)均包括相互独立的导通区(5)、输入输出电源区(7)和输入输出地区(6)，所述通孔层(4)的导通区(5)和至少两层所述金属层(11)的导通区(5)组成所述第二金属层组(2)的导通区(5)，所述通孔层(4)的输入输出电源区(7)和至少两层所述金属层(11)的输入输出电源区(7)组成所述第二金属层组(2)的输入输出电源区(7)，所述通孔层(4)的输入输出地区(6)和至少两层所述金属层(11)的输入输出地区(6)组成所述第二金属层组(2)的输入输出地区(6)。
3.根据权利要求1所述的芯片输入输出结构的垫层，其特征在于，所述第三金属层组(3)分别与N型防静电MOS场效应管(16)的D端和P型防静电MOS场效应管(17)的D端连接。
4.根据权利要求1所述的芯片输入输出结构的垫层，其特征在于，所述输入输出电源区(7)与P型防静电MOS场效应管(17)的S端连接。
5.根据权利要求1所述的芯片输入输出结构的垫层，其特征在于，所述输入输出地区(6)与N型防静电MOS场效应管(16)的S端连接。
6.根据权利要求2所述的芯片输入输出结构的垫层，其特征在于，所述第二金属层组(2)还包括与所述导通区(5)、所述输入输出电源区(7)和所述输入输出地区(6)相互独立的逻辑电源区(9)和逻辑地区(8)，所述逻辑电源区(9)和所述逻辑地区(8)也相互独立；
所述逻辑电源区(9)和所述逻辑地区(8)分别与芯片内的逻辑区(18)连接。
7.根据权利要求6所述的芯片输入输出结构的垫层，其特征在于，所述通孔层(4)和至少两层所述金属层均包括分别与所述导通区(5)、所述输入输出电源区(7)和所述输入输出地区(6)相互独立的逻辑电源区(9)和逻辑地区(8)，所述通孔层(4)的逻辑电源区(9)和至少两层所述金属层(11)的逻辑电源区(9)组成所述第二金属层组(2)的逻辑电源区(9)，所述通孔层(4)的逻辑地区(8)和至少两层所述金属层(11)的逻辑地区(8)组成所述第二金属层组(2)的逻辑地区(8)。
8.根据权利要求2所述的芯片输入输出结构的垫层，其特征在于，所述第三金属层组(3)按其厚度方向包括一层金属层(11)或依次通过通孔层(4)连接的至少两层金属层(11)。
9.根据权利要求8所述的芯片输入输出结构的垫层，其特征在于，所述第一金属层(1)的厚度分别大于所述第二金属层组(2)的金属层(11)的厚度和所述第三金属层组(3)的金属层(11)的厚度。
10.根据权利要求9所述的芯片输入输出结构的垫层，其特征在于，所述第一金属层(1)的远离所述第二金属层组(2)的一侧还设有钝化层(12)。
11.根据权利要求10所述的芯片输入输出结构的垫层，其特征在于，所述钝化层(12)设有接线窗口(13)，所述接线窗口(13)处暴露出所述第一金属层(1)，暴露出的所述第一金属层(1)通过焊线(15)与封装框架连接。
12.根据权利要求1所述的芯片输入输出结构的垫层，其特征在于，所述第一金属层(1)设有至少一个防应力孔(14)。
13.根据权利要求1-12任一项所述的芯片输入输出结构的垫层，其特征在于，所述第一金属层(1)、所述第二金属层组(2)、所述第三金属层组(3)和通孔层(4)均嵌设于介电层内；所述通孔层(4)包括至少一个嵌设于所述介电层内的合金柱(10)。
14.根据权利要求1-12任一项所述的芯片输入输出结构的垫层，其特征在于，所述第二金属层组(2)包括一个所述导通区(5)或多个相互独立的所述导通区(5)。
15.一种芯片输入输出结构，其特征在于，包括权利要求1至14任一项所述的芯片输入输出结构的垫层。
16.一种芯片，其特征在于，包括权利要求15所述的芯片输入输出结构。
CN201910652078.4A 2019-07-18 2019-07-18 芯片、输入输出结构和垫层 Pending CN110491849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910652078.4A CN110491849A (zh) 2019-07-18 2019-07-18 芯片、输入输出结构和垫层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910652078.4A CN110491849A (zh) 2019-07-18 2019-07-18 芯片、输入输出结构和垫层

Publications (1)

Publication Number Publication Date
CN110491849A true CN110491849A (zh) 2019-11-22

Family

ID=68547435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910652078.4A Pending CN110491849A (zh) 2019-07-18 2019-07-18 芯片、输入输出结构和垫层

Country Status (1)

Country Link
CN (1) CN110491849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110969934A (zh) * 2019-12-16 2020-04-07 京东方科技集团股份有限公司 阵列基板及显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151265A1 (en) * 2004-01-14 2005-07-14 Nian Yang Efficient use of wafer area with device under the pad approach
US20060154469A1 (en) * 2005-01-11 2006-07-13 Hess Kevin J Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US20070215948A1 (en) * 2006-03-17 2007-09-20 Samsung Electronics Co., Ltd. Semiconductor device having function of improved electrostatic discharge protection
US20090014819A1 (en) * 2005-04-08 2009-01-15 Bernhard Loeffler Micromechanical Component, Method for Fabrication and Use
US20110018129A1 (en) * 2009-07-24 2011-01-27 Renesas Electronics Corporation Semiconductor Device
US20110084314A1 (en) * 2009-10-12 2011-04-14 NuPGA Corporation System comprising a semiconductor device and structure
CN202394925U (zh) * 2011-11-28 2012-08-22 江苏长电科技股份有限公司 多基岛埋入单圈引脚静电释放圈封装结构
US20130307119A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US20140124923A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Semiconductor devices having a staggered pad wiring structure
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
US20190148323A1 (en) * 2017-11-16 2019-05-16 Futurewei Technologies, Inc. Semiconductor package having reduced internal power pad pitch
CN210200711U (zh) * 2019-07-18 2020-03-27 珠海格力电器股份有限公司 芯片、输入输出结构和垫层

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151265A1 (en) * 2004-01-14 2005-07-14 Nian Yang Efficient use of wafer area with device under the pad approach
US20060154469A1 (en) * 2005-01-11 2006-07-13 Hess Kevin J Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US20090014819A1 (en) * 2005-04-08 2009-01-15 Bernhard Loeffler Micromechanical Component, Method for Fabrication and Use
US20070215948A1 (en) * 2006-03-17 2007-09-20 Samsung Electronics Co., Ltd. Semiconductor device having function of improved electrostatic discharge protection
US20110018129A1 (en) * 2009-07-24 2011-01-27 Renesas Electronics Corporation Semiconductor Device
US20110084314A1 (en) * 2009-10-12 2011-04-14 NuPGA Corporation System comprising a semiconductor device and structure
CN202394925U (zh) * 2011-11-28 2012-08-22 江苏长电科技股份有限公司 多基岛埋入单圈引脚静电释放圈封装结构
US20130307119A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US20140124923A1 (en) * 2012-11-08 2014-05-08 Samsung Electronics Co., Ltd. Semiconductor devices having a staggered pad wiring structure
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
US20190148323A1 (en) * 2017-11-16 2019-05-16 Futurewei Technologies, Inc. Semiconductor package having reduced internal power pad pitch
CN210200711U (zh) * 2019-07-18 2020-03-27 珠海格力电器股份有限公司 芯片、输入输出结构和垫层

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110969934A (zh) * 2019-12-16 2020-04-07 京东方科技集团股份有限公司 阵列基板及显示面板
CN110969934B (zh) * 2019-12-16 2021-12-07 京东方科技集团股份有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
US20230090121A1 (en) Integrated voltage regulator and passive components
KR101054665B1 (ko) 집적 회로 다이 ｉ／ｏ 셀들
US8773163B1 (en) Flexible, space-efficient I/O circuitry for integrated circuits
US10438939B2 (en) Semiconductor integrated circuit device
US10446492B2 (en) Semiconductor integrated circuit device
US20070267748A1 (en) Integrated circuit having pads and input/output (i/o) cells
CN105977938A (zh) 芯片esd保护电路
US11251125B2 (en) Semiconductor integrated circuit device
CN110491849A (zh) 芯片、输入输出结构和垫层
CN107731742A (zh) 芯片静电放电总线布线方法及根据该方法得到的芯片
EP3503180A1 (en) A decoupling capacitor for an integrated circuit
CN210200711U (zh) 芯片、输入输出结构和垫层
CN212625564U (zh) 一种芯片角落封装电路
US9633969B2 (en) Semiconductor device, semiconductor chip, and method of manufacturing semiconductor device
US11646313B2 (en) Semiconductor and circuit structures, and related methods
WO2014052274A1 (en) Flexible, space-efficient i/o circuitry for integrated circuits
US20040226735A1 (en) Method and apparatus for integrated noise decoupling
CN217544618U (zh) 一种提高芯片esd性能的封装结构
US10804900B2 (en) Pad limited configurable logic device
US20140332811A1 (en) Semiconductor device with bond and probe pads
CN114496999B (zh) 一种减小寄生电阻的芯片封装结构
CN102053216B (zh) 静电放电测试方法
TWI833386B (zh) 半導體封裝
CN113097203A (zh) 集成电路电源esd防护布局结构
CN112786586A (zh) 一种高esd等级的集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200915

Address after: 519015 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province

Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd.

Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

Address before: 519070 Guangdong city of Zhuhai Province Qianshan

Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI