CN110473862A - 具有多个衬底的封装结构 - Google Patents

具有多个衬底的封装结构 Download PDF

Info

Publication number
CN110473862A
CN110473862A CN201910381936.6A CN201910381936A CN110473862A CN 110473862 A CN110473862 A CN 110473862A CN 201910381936 A CN201910381936 A CN 201910381936A CN 110473862 A CN110473862 A CN 110473862A
Authority
CN
China
Prior art keywords
substrate
dbm
dbm substrate
column
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910381936.6A
Other languages
English (en)
Inventor
A·普拉扎卡莫
周志雄
姚玉双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110473862A publication Critical patent/CN110473862A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及具有多个衬底的封装结构。示例性实施方式涉及一种电子模块，所述电子模块可包括第一直接接合金属(DBM)衬底、第二DBM衬底、外壳构件和多个连接端子。所述第一DBM衬底和所述第二DBM衬底可沿着相同的平面对准。所述外壳构件可耦接到所述第一衬底和所述第二衬底，并且所述外壳构件可包括在所述外壳构件的表面中的多个开口。所述多个连接端子可电耦接到所述第一DBM衬底和所述第二DBM衬底中的至少一者，其中来自所述多个端子的连接端子可延伸穿过来自所述外壳构件的所述多个开口的开口。

Description

具有多个衬底的封装结构
相关申请
本申请要求2018年5月30日提交的美国非临时申请No.15/993,169的优先权和权益，该美国非临时申请要求2018年5月11日提交的美国临时申请No.62/670,506的优先权和权益，这两份申请全文均以引用的方式并入本文。
技术领域
本发明整体涉及电子模块，并且具体地讲，涉及具有多个衬底的电子模块。
背景技术
电子模块可具有预定尺寸和形状。因此，可在电子模块内使用的部件可受限制。因此，需要***、方法和装置来解决现有技术的不足并提供其它新颖且创新的特征。
发明内容
在一个一般方面，电子模块可包括第一直接接合金属(DBM)衬底、第二DBM衬底、外壳构件和多个连接端子。第一DBM衬底和第二DBM衬底可沿着相同的平面对准。外壳构件可耦接到第一衬底和第二衬底，并且外壳构件可包括在外壳构件的表面中的多个开口。多个连接端子可电耦接到第一DBM衬底和第二DBM衬底中的至少一者，其中来自多个端子的连接端子可延伸穿过来自外壳构件的多个开口的开口。
附图说明
图1A至图1C是根据本文所述的实施方式的电子模块的各种视图。
图2A至图2I、图2K和图2L是根据另一个示例性实施方式的电子模块的各种视图。
图2J是图2H的电子模块的部分视图(左部)。
图2M和图2N是外壳的透视图。
图3A至图3H是根据另一个示例性实施方式的电子模块的另一个示例的视图。
图4A和图4B示出了根据另一个示例性实施方式的电子模块。
图5是示意图，其示出了用于生产本文所述的电子模块中的一者或多者的方法。
具体实施方式
本文所述的电子模块(例如，功率集成模块(PIM))可用于向许多技术领域内的电子部件或器件提供或切换功率。在本文所述的电子模块中使用的一种部件是直接接合金属(DBM)衬底(例如，直接接合铜(DBC))，这些衬底可被构造用于提供互连以形成电路。DBM衬底可用于功率模块中，因为它们具有低热膨胀系数以确保所需的热循环性能。DBM衬底还具有优异的电绝缘和所需的热扩散特性。
本文所述的构型可包括单个电子模块内的多个DBM衬底。因此，可在电子模块中使用的DBM衬底的类型(和功能)不受限制。本文所述的构型允许有不同的设计而对可利用(例如，耦接在外壳构件内)的DBM衬底的一定尺寸没有限制。
图1A至图1C示出了根据示例性实施方式的示例性电子模块10的示意图。图1A是电子模块10的顶视图；图1B是电子模块10的底视图；并且图1C是沿着图1B所示的线A1剖切的电子模块10的剖视图。
如图1A所示，电子模块10可包括外壳100。在一些实施方式中，外壳100可由模塑材料(诸如热固性材料或弹性体材料)制成。在一些实施方式中，外壳100可通过例如注射模塑工艺形成。
如图1B和图1C所示，电子模块10可包括第一DBM衬底110A和第二DBM衬底110B，其耦接到外壳100。在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B至少部分地设置在外壳100中。在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B至少部分地设置在外壳100的外部。在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B可机械地耦接到外壳100。在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B可使用粘合剂(例如，胶合剂)等等耦接到外壳100。
在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B可为直接接合铜(DCB)衬底。在一些实施方式中，第一DBM衬底110A和/或第二DBM衬底110B可为直接接合铝(DCA)衬底或活性金属钎焊(AMB)衬底。虽然未在图1A至图1C中示出，但在一些实施方式中，DBM衬底110A、110B中的一者或多者可包括介电层，其设置在两个金属层之间。在一些实施方式中，金属层中的一者或多者可被图案化并且可包括电迹线。
如图1C所示，外壳100包括腔体131。虽然未在图1C中示出，但在一些实施方式中，外壳100包括多于一个腔体。在一些实施方式中，外壳100可限定多于一个腔体。
在此实施方式中，半导体管芯180A和180B可分别耦接(例如，电耦接)到DBM衬底110A、110B。在一些实施方式中，多于或少于一个半导体管芯可耦接到DBM衬底110A、110B中的一者或多者。半导体管芯180A、180B可设置在腔体131内。在一些实施方式中，半导体管芯180A、180B中的一者或多者可为功率半导体管芯。在一些实施方式中，半导体管芯180A、180B中的一者或多者可包括竖直金属氧化物半导体场效应晶体管(MOSFET)器件、双极性结型晶体管(BJT)器件、二极管器件、专用集成电路(ASIC)、无源部件(例如，电阻器、电容器、电感器)等等。
在一些实施方式中，第一DBM衬底110A和第二DBM衬底110B可被设置为彼此相邻(例如，并排、横向)。换句话讲，第一DBM衬底110A和第二DBM衬底110B可沿着相同的平面(平面P1)对准(例如，相同的水平面，每个DBM衬底的底表面是齐平的且沿着相同的平面)。在一些实施方式中，第一DBM衬底110A和第二DBM衬底110B可在相同的平面内对准(例如，被对准以使得DBM衬底110A、110B相交并且在相同的水平面内对准)。
虽然未示出，但在一些实施方式中，第一DBM衬底110A和第二DBM衬底110B可在不同的平面内沿着相同的方向对准。例如，第一DBM衬底110A可沿着与第二平面平行的第一平面对准，第二DBM衬底110B沿着第二平面对准。
与常规电子模块相比，第一DBM衬底和第二DBM衬底110A、110B的电子模块10内的构型降低了尺寸和重量，并且提供了更高的可靠性、效率和功率密度，从而提高性能。它还提供了更简单的修复、维护和设计。另外，可减少生产电子模块的制造步骤的数量。
在一些实施方式中，DBM衬底110A、110B中的每一者包括与之电耦接的多个连接端子120。在一些实施方式中，多个连接端子120可耦接(例如，附接、焊接)到第一DBM衬底110A和第二DBM衬底110B的表面(例如，顶部)。在一些实施方式中，多个连接端子120可在外壳100的腔体内延伸。更具体地讲，多个连接端子120向上朝外壳100的顶表面117延伸。在一些实施方式中，多个连接端子120可沿相同的方向延伸(例如，连接端子沿相对于其他连接端子的平行方向延伸)。在一些实施方式中，多个连接端子120可沿不同的方向延伸(例如，连接端子沿相对于其他连接端子的非平行(例如，正交)方向延伸)。
图2A至图2H示出了根据示例性实施方式的电子模块10。图2A至图2H所示的电子模块10是图1A至图1C所示的电子模块的变型形式。图2A是电子模块10(无基板)的透视图；图2B是图2A的电子模块10的顶视图；图2C是图2A的电子模块10的底视图；图2D是在从图2A的示例性电子模块的长侧观看时的侧视图；图2E是在从图2A的电子模块10的短侧观看时的侧视图；图2F是图2A的电子模块10的分解图；图2G是图2A的电子模块10的半部剖视图；图2H是图2G的电子模块10的剖视图；并且图2I是与图2H所示的部分A相关联的区域的放大视图。
参见图2A，电子模块10包括外壳100。在一些实施方式中，外壳110可大致为具有两个长侧105和两个短侧107的矩形形状。外壳100可为其他形状，诸如正方形。外壳100可包括在外壳100的表面117(例如，顶表面)处的多个开口115。多个开口115可接纳多个连接端子120(也可称为连接引脚)，使得多个连接端子120中的每一者延伸穿过相应开口115并且在外壳100的表面117之上(例如，上方)延伸。这些连接端子120可用于与电子模块10外部的器件(例如，印刷电路板(PCB)、电子部件)(未示出)电连接。
在一些实施方式中，外壳100的表面117可包括凹槽130。凹槽130可被形成为使得凹槽130足够深以容纳安装在其上的器件(未示出)。此外，凹槽130可用于固定安装在外壳100上的器件。换句话讲，通过(围绕)凹槽130形成的侧壁133防止器件移动或滑动。
在一些实施方式中，外壳100可包括用于接纳紧固构件(例如，螺钉)的埋头孔150。在一些实施方式中，埋头孔150可至少设置在外壳100的长侧(例如，纵向侧)105上。在一些实施方式中，埋头孔150可设置在外壳100的两个长侧107处。当经由螺钉拧紧时，埋头孔150有助于消除应力。在一些实施方式中，可在埋头孔150中使用平垫圈(未示出)来防止松动。
在一些实施方式中，埋头孔150可设置在从外壳100延伸的延伸构件155上。在一些实施方式中，延伸构件155可从外壳100的两个长侧105延伸。在一些实施方式中，延伸构件155可与外壳100一体地模塑。
在一些实施方式中，外壳100可包括通孔162。在某个实施方式中，在外壳100的表面117内限定至少两个(或更多个)通孔162。通孔162可有助于或允许将热量从例如设置在其中的一个或多个半导体器件传出外壳100(例如，外壳100的腔体)。
参见图2F，电子模块10还可包括第一DBM衬底110A(例如，直接接合铜(DBC)衬底)和第二DBM衬底110B(例如，直接接合铜(DBC)衬底)。外壳100可密封第一DBM衬底110A和第二DBM衬底110B和/或其他器件和/或部件(例如，半导体管芯)(未示出)。
在一些实施方式中，多个连接端子120各自可为任何类型的合适连接端子，诸如具有类似机械和电功能等等的卡扣端子、压接端子、弹簧端子、联锁端子。
参见图2G，外壳100可包括外壳100内限定的第一腔体132和第二腔体134。第一腔体132可与第一DBM衬底110A相对应，并且第二腔体134可与第二DBM衬底110B相对应。腔体132、134具有足够的尺寸或尺度以分别包括DBM衬底110A、110B的至少一部分。腔体132、134中的每一者可具有足够的尺寸或尺度以包括一个或多个半导体管芯(未示出)。
如图2G和图2H所示，外壳100还可包括多个柱141A、141B、141C、141D和141E，其朝第一DBM衬底110A和第二DBM衬底110B延伸。柱141A、141E可限定外壳100的壁。柱141C可限定外壳100内的壁(例如，内壁)。柱141A(或壁)和柱141C(或内壁)可为相同壁的邻接部件，它们限定腔体132。柱141E(或壁)和柱141C(或内壁)可为相同壁的邻接部件，它们限定腔体134。
多个柱141A、141B、141C、141D和141E可沿着与外壳100的表面117(和/或DBM衬底110A、110B)垂直的方向对准。多个柱141A、141B、141C、141D和141E中的一者或多者可沿着与外壳100的表面117垂直的方向对准以提供结构支撑。除了多个柱141A、141B、141C、141D、141E充当支撑构件之外，多个柱141A、141B、141C、141D、141E中的一者或多者还可形成腔体132、134中的一者或多者的至少一部分。例如，柱141A和柱141C可限定第一腔体132的至少一部分，并且柱141E和柱141C可限定第二腔体134的至少一部分。
在一些实施方式中，多个柱141A、141B、141C、141D、141E中的至少一者可与DBM衬底110A、110B中的一者或多者接触或可支撑DBM衬底110A、110B中的一者或多者。例如，柱141A、141B和141C与第一DBM衬底110A的表面接触。柱141A和141C与第一DBM衬底110A的周边部分接触，并且柱141B与第一DBM衬底110A的中间部分接触。类似地，柱141C、141D和141E与第二DBM衬底110B的表面接触。柱141C和141E与第二DBM衬底110B的周边部分接触，并且柱141D与第二DBM衬底110B的中间部分接触。
如图2H所示，柱141C与第一DBM衬底110A和第二DBM衬底110B两者接触。在一些实施方式中，多个柱141A、141B、141C、141D、141E可胶合或焊接到第一DBM衬底110A和/或第二DBM衬底110B。
参见图2I(其为与图2H所示的部分A相关联的区域的放大视图)，柱141C接触第一DBM衬底110A和第二DBM衬底110B两者。在一些实施方式中，柱141C可包括第一凹槽146A和第二凹槽146B。第一凹槽146A可被构造用于接纳第一DBM衬底110A的一部分，并且第二凹槽146B可被构造用于接纳第二DBM衬底110B的一部分。
在一些实施方式中，第一DBM衬底110A可为叠层，叠层包括介电层(例如，陶瓷材料，诸如Al2O3或AlN)112，其设置在第一金属层111A(例如，铜金属)与第二金属层111B(例如，铜金属)之间。类似地，第二DBM衬底110B可为叠层，叠层包括介电层114，其设置在第一金属层113A(例如，铜金属)与第二金属层131B(例如，铜金属)之间。如图2I所示，柱141C的第一凹槽146A接触介电层112的部分115，并且柱141C的第二凹槽146B接触介电层114的部分116。由于柱141C的第一凹槽和第二凹槽146A、146B接触第一DBM衬底和第二DBM衬底110A、110B的相应介电层112、114，因此柱141C可具有比其他柱中的一些柱(例如，柱141B和141D)更大的高度。
在一些实施方式中，为了实现所需的粘附性和稳定性，可将粘合剂设置在柱141C的第一凹槽146A与介电层112的部分115之间，并设置在柱141C的第二凹槽146B与介电层114的部分116之间。在一些实施方式中，凹槽146A、146B可在DBM衬底110A、110B的相应周边周围。在一些实施方式中，可在外壳100内限定第一凹槽146A，使得DBM衬底110A的每一侧(4侧中的每一侧)可与第一凹槽146A的(4侧内的)一侧一起设置。凹槽146A、146B可分别围绕腔体132、134的全部或至少一部分。类似地，可在外壳100内限定第二凹槽146B，使得DBM衬底110B的每一侧可与第二凹槽146B的一侧一起设置。
在一些实施方式中，柱141A和141E可以以如上所述的柱141C类似的方式接触相应DBM衬底110A、110B，不同的是柱141A和141E仅接触相应第一DBM衬底和第二DBM衬底110A、110B的一侧。更具体地讲，由于柱141A、141C和141E具有相同的高度(接触相应第一DBM衬底和第二DBM衬底110A、110B)，因此柱141A和141C限定外壳100内的第一腔体132，并且柱141E和141C限定外壳100内的第二腔体134。换句话讲，由柱141A和141C围绕(例如，包封、界定、包围、封闭)的第一DBM衬底110A的周边可限定第一腔体132。类似地，由柱141E和141C围绕的第二DBM衬底110B的周边可限定第二腔体134。
图2J是示意图，其示出了与腔体132相关联的外壳100的视图。在一些实施方式中，如图2J所示，柱141A和141C的高度J1可大于(例如，高于)柱141B的高度J2，因为柱141B接触第一DBM衬底110A的一部分(顶表面)，而柱141A和141C接触第一DBM衬底110A的部分115。从而，柱141A和141C可具有大于柱141B的高度的高度。
图2K示出了电子模块10的分解图的透视图。在此视图中示出了腔体132、134和柱141B、141D。如图2K所示，柱141A、141E限定外壳100的壁。柱141C限定外壳100内的壁(例如，内壁部分)。柱141A(或壁部分)和柱141C(或内壁部分)是相同壁的邻接部件，它们限定腔体132。柱141E(或壁部分)和柱141C(或内壁部分)是相同壁的邻接部件，它们限定腔体134。柱141C具有限定腔体132的一部分的第一侧壁(在第一侧上)以及限定腔体134的一部分的第二侧壁(在第二侧上)。
如图2K所示，柱141C包括第一凹槽146A和第二凹槽146B。第一凹槽146A可被构造用于接纳第一DBM衬底110A的一部分，并且第二凹槽146B可被构造用于接纳第二DBM衬底110B的一部分。第一凹槽146A围绕腔体132，并且第二凹槽146B围绕腔体146B。虽然未在图2K中示出，但柱141C(或其一部分)可被更换为桥构件，这将在下文更详细描述。桥构件可包括(或限定)围绕这些腔体中的一者或多者(例如，腔体132、134)的一个或多个凹槽的一部分。
图2L示出了耦接到外壳100(并耦接到凹槽146A、146B(例如，至少部分地设置在其内))的DBM衬底110A、110B。图2M和图2L是示意图，其示出了DBM衬底110A、110B的外壳100及其中限定的腔体132、134的视图。
图3A至图3E示出了根据另一个示例性实施方式的电子模块20。图3A是电子模块20的透视图；图3B是图3A的DBM衬底110A、110B的透视图；图3C是图3A的桥构件170的透视图；图3D是图3A的电子模块20的剖视图；并且图3E是与图3D所示的部分B相关联的区域的放大视图。
参见图3A，电子模块20可包括外壳100、第一DBM衬底110A和第二DBM衬底110B。图3A的电子模块20与图2A的电子模块10类似，不同的是图3A的电子模块20包括桥构件170。为了简化描述，在本部分中将不进一步详细讨论类似的元件。
参见图3B，桥构件170设置在第一DBM衬底110A与第二DBM衬底110B之间。桥构件170可被构造用于支撑第一DBM衬底和第二DBM衬底110A、110B。桥构件170在一些实施方式中可消除对柱141C的需要。在一些实施方式中，桥构件170可水平地设置(例如，横向地设置)在第一DBM衬底110A与第二DBM衬底110B的至少一部分之间。
在一些实施方式中，桥构件170可具有与第一DBM衬底和第二DBM衬底110A、110B相同的长度(例如，短侧)。换句话讲，桥构件170具有一定尺度或尺寸以便设置在开口190之间(例如，覆盖此开口)，此开口位于第一DBM衬底和第二DBM衬底110A、110B之间(如图2F所示)。更具体地讲，与柱141C设置在开口190之间(如图2I所示)相反，桥构件170可设置在开口190之间(如图3E所示)，此开口位于第一DBM衬底和第二DBM衬底110A、110B之间。在一些实施方式中，柱141C可位于桥构件170之上。
桥构件170具有沿着线Q1对准的纵向长度，此线可与DBM衬底110A、110B对准的方向正交。桥构件170的纵向长度可沿着DBM衬底110A、110B对准的平面对准。
在一些实施方式中，桥构件170可耦接到第一DBM衬底110A和第二DBM衬底110B两者。在一些实施方式中，桥构件170可使用粘合剂耦接到第一DBM衬底110A和第二DBM衬底110B。例如，耦接机构(例如，附接机构)可为或可包括环氧粘合剂、焊料等等。附接机构可用于将桥构件170耦接(例如，粘附)到第一DBM衬底110A和/或第二DBM衬底110B。
参见图3D，外壳100可包括多个柱141A、141B、141C、141D和141E，其(从外壳100的内表面)朝第一DBM衬底110A和第二DBM衬底110B延伸。在一些实施方式中，多个柱141A、141B、141D、141E中的一些柱可与第一DBM衬底和第二DBM衬底110A、110B接触。在一些实施方式中，柱141A和141B可接触第一DBM衬底110A，并且柱141D和141E可接触第二DBM衬底110B。柱141C可接触桥构件170。由于柱141C接触桥构件170，因此柱141C可短于柱141A、141B、141D、141E。例如，如图3F所示，柱141C可为最短柱(如高度F1所指示)，因为柱141C接触桥构件170(例如，由此桥构件支撑)。柱141B(和141D)可为下一个最短柱(如高度F2所指示)，因为柱141B接触第一DBM衬底110A的一部分(顶表面)。换句话讲，柱141B长于柱141C。柱141A(和柱141E)可为最长柱(如高度F3所指示)，因为柱141A接触第一DBM衬底110A的部分115。从而，与柱141B和/或141C的高度相比，柱141A可为最高柱。
在一些实施方式中，柱141A、141B、141C、141D和141E可使用耦接机构(诸如粘合剂)耦接到第一DBM衬底110A、第二DBM衬底110B和/或桥构件170。
参见图3E(其为与图3D所示的部分B相关联的区域的放大视图)，柱141C可接触桥构件170的表面(例如，上表面)。在一些实施方式中，柱141C可使用耦接机构(诸如粘合剂182)耦接到桥构件170(接触、附接到此桥构件)。在一些实施方式中，粘合剂182可被排除。在一些实施方式中，桥构件170可竖直地设置在柱141C与第一DBM衬底110A和/或第二DBM衬底110B的至少一部分之间(如沿着线M1和M2示出)。
在某个实施方式中，桥构件170可接触第一DBM衬底110A和第二DBM衬底110B。在一些实施方式中，桥构件170可包括第一凹槽172A和第二凹槽172B。第一凹槽172A可被构造用于接纳第一DBM衬底110A的部分115，并且第二凹槽172B可被构造用于接纳第二DBM衬底110B的部分116。在一些实施方式中，凹槽172A、172B中的一者或多者可被构造用于接纳DBM衬底110A、110B的不同部分(不同于115、116)(例如，金属部分)。如此前所讨论，桥构件170的凹槽172A、172B可接触第一DBM衬底110A和第二DBM衬底110B的介电层部分(其与部分115和116相对应)。
在一些实施方式中，第一凹槽172A和第二凹槽172B可在桥构件170的相对侧上。在一些实施方式中，第一凹槽172A可沿着桥构件170的纵向长度与第二凹槽172B平行地对准。
在一些实施方式中，第一DBM衬底110A和第二DBM衬底110B可使用粘合剂176耦接到桥构件170的相应凹槽172A、172B以便实现更大的粘附和稳定性。粘合剂176可被排除在一些实施方式之外。
返回参见图3C，桥构件170可包括接触构件175，其从桥构件的侧部延伸。接触构件175可被构造用于将第一DBM衬底110A和第二DBM衬底110B电连接在一起。例如，接触构件175提供与第一DBM衬底110A的金属层(例如，铜层)和第二DBM衬底110B的金属层(例如，铜层)的电接触。
在一些实施方式中，接触构件175可设置在桥构件170内。换句话讲，接触构件175可延伸穿过桥构件170。在一个实施方式中，接触构件175的一端可耦接(例如，电耦接、附接)到第一DBM衬底110A、延伸穿过桥构件170，并且接触构件175的另一端可耦接到第二DBM衬底110B。
在一些实施方式中，接触构件175可使用导电元件179(诸如焊料、导电环氧树脂等等)耦接(例如，附接)到第一DBM衬底110A和第二DBM衬底110B。
如图3E所示，桥构件170可具有沿着DBM衬底110A、110B的表面(沿着平面M3对准)对准的表面。具体地讲，桥构件170可具有沿着DBM衬底110A、110B介电层的表面对准的表面。
如图3C所示，桥构件可包括两个接触构件175，其延伸穿过桥构件并且附接到第一DBM衬底110A和第二DBM衬底110B。在一些实施方式中，接触构件175A可设置在桥构件170的一个端部171附近(或此端部内)，并且接触构件175B可设置在桥构件170的另一个端部173附近(或此端部内)。在一些实施方式中，端部171可与端部173相对。在一些实施方式中，可存在多于或少于两个接触构件175，其延伸穿过桥构件170并且附接到第一DBM衬底110A和第二DBM衬底110B。
在一些实施方式中，接触构件175可由导电材料诸如金属(例如，铜)制成。可使用用于电连接的其他合适的金属和/或材料。
在一些实施方式中，接触构件175可具有弯曲部分177，其向下朝第一DBM衬底110A和第二DBM衬底110B延伸。弯曲部分177可被构造用于减少施加于接触构件175上的应力。
在一些实施方式中，桥构件170可由塑料(例如，高温塑料)制成。例如，塑料可以由模塑料或其他可承受若干百度回流温度(例如，约260摄氏度持续10分钟)的材料制成。
如图3G所示，示出了桥构件170和电子模块20的放大部分K。如图3G所示，桥构件170具有延伸部分174。延伸部分174具有沿着DBM衬底110A、110B的表面(沿着平面R1对准)对准的表面。具体地讲，桥构件170的延伸部分174可具有沿着DBM衬底110A、110B介电层的表面对准的表面。延伸部分174和DBM衬底110A、110B的部分(在相同的平面上对准)可被构造用于在耦接到外壳100时设置在外壳100的凹槽(例如，单个凹槽)内。桥构件170和DBM衬底110A、110B可限定子组件(例如，桥-衬底子组件)。
图3H是示意图，其示出了DBM衬底110A、110B的外壳100及其中限定的腔体132、134的视图。图3H示出了设置在柱141C上的桥构件170。桥构件170包括(或限定)凹槽172A、172B，其与围绕腔体132、134的凹槽346A、346B的部分邻接。此视图中未示出接触构件175。
图4A和图4B示出了根据一些示例性实施方式的电子模块30。图4A和图4B的电子模块30与图2A的电子模块10类似，不同的是埋头孔150位于不同位置处。更具体地讲，埋头孔150可位于外壳100的一个端侧壁(例如，较短侧)107处。在一些实施方式中，埋头孔150可位于外壳100的两个端侧壁107处。埋头孔150可与外壳100一体地模塑。
在一些实施方式中，可使用其他衬底代替DBM，诸如，直接接合铝(DBA)衬底、活性金属钎焊(AMB)衬底等。在一些实施方式中，电子模块可包括三个或更多个DBM衬底。三个或更多个DBM衬底可具有一定的尺寸和功能，以配合在电子模块的外壳内。
在一些实施方式中，散热器可附接到电子模块。散热器可用于将热量从电子模块耗散出去。在一些实施方式中，散热器可由诸如铜、铝等等的导热材料制成。
在一些实施方式中，高导热硅润滑脂可施加到DBM衬底。在一个实施方式中，硅润滑脂可施加在DBM衬底与散热器之间。在一些实施方式中，硅润滑脂可施加到DBM衬底的一个表面。在一些实施方式中，硅润滑脂可施加到与基板和/或散热器附接的DBM衬底的整个表面。
图5是示意图，其示出了用于生产本文所述的电子模块中的一者或多者的方法。图5示出了接纳外壳(方框510)，并且将第一DBM衬底和第二DBM衬底耦接到外壳，使得第一DBM衬底和第二DBM衬底沿着相同的平面对准(方框520)。在一些实施方式中，第一DBM衬底(或其边缘、或其周边)可设置在外壳内限定的第一凹槽内。第二DBM衬底(或其边缘、或其周边)可设置在外壳内限定的第二凹槽内。第一凹槽可与第二凹槽分开。
在一些实施方式中，方法可包括将来自耦接到第一DBM衬底和第二DBM衬底中的至少一者的多个端子的连接端子移动穿过来自外壳构件内限定的多个开口的开口。
在一些实施方式中，方法可包括将桥构件耦接到外壳。桥构件可包括第一凹槽和第二凹槽。第一凹槽可被构造用于接纳第一DBM衬底的一部分(例如，介电层、金属层)，并且第二凹槽可被构造用于接纳第二DBM衬底的一部分(例如，介电层、金属层)。在一些实施方式中，方法可包括将第一DBM衬底的介电层和/或金属层电耦接到桥构件的凹槽。在一些实施方式中，桥构件的第一端和桥构件的第二端可设置在外壳的凹槽内。
在一些实施方式中，方法可包括在将第一DBM衬底和第二DBM衬底耦接到外壳之前将桥构件电耦接到第一DBM衬底和第二DBM衬底(如图3B所示)。在此类实施方式中，桥构件和DBM衬底(其耦接到桥构件)可限定可耦接到外壳的子组件。子组件的至少周边部分可设置在外壳内的凹槽(例如，单个凹槽)(例如，外壳周边周围的凹槽)内。在一些实施方式中，包括桥构件和至少两个衬底的子组件可设置在外壳内的单个凹槽内。
如本文所述，耦接、附接或接合可指胶合、钎焊、焊接或烧结或者其他类型的附接。
在至少一个一般方面，电子模块可包括第一直接接合金属(DBM)衬底和第二DBM衬底。第一DBM衬底和第二DBM衬底可沿着相同的平面对准。电子模块可包括外壳构件，其耦接到第一衬底和第二衬底，其中外壳构件包括在外壳构件的表面中的多个开口；以及多个连接端子，多个连接端子电耦接到第一DBM衬底和第二DBM衬底中的至少一者，其中来自多个端子的连接端子延伸穿过来自外壳构件的多个开口的开口。
在一些实施方式中，外壳构件包括外壳构件的腔体内的柱，此柱与第一DBM衬底接触。在一些实施方式中，外壳构件包括：腔体；第一柱，其设置在腔体内并且与第一DBM衬底的金属层接触；和第二柱，其设置在腔体内并且与第一DBM衬底的介电层接触。第一柱的长度短于第二柱的长度，并且第一柱沿着与外壳构件的表面垂直的方向对准。
在一个一般方面，模块可包括：柱，其设置在外壳构件的腔体内；和桥构件，其竖直地设置在柱与第一衬底和第二衬底两者之间。桥构件可水平地设置在第一衬底与第二衬底之间。
在一些实施方式中，模块可包括桥构件。外壳构件包括：腔体；第一柱，其设置在腔体内并且与第一DBM衬底的金属层接触；和第二柱，其设置在腔体内并且与桥构件接触，其中第二柱的长度短于第一柱。在一些实施方式中，模块可包括柱，其设置在外壳构件的腔体内并且以粘合方式耦接到第一DBM衬底的一部分。在一些实施方式中，模块可包括桥构件，其包括第一凹槽和第二凹槽，第一凹槽被构造用于接纳第一DBM衬底的一部分，并且第二凹槽被构造用于接纳第二DBM衬底的一部分。
在一些实施方式中，模块可包括桥构件，其包括接触构件，接触构件在桥构件的至少一个侧部上延伸。在一些实施方式中，模块可包括桥构件，其包括接触构件，接触构件设置在桥构件内并且与第一DBM衬底的金属层和第二DBM衬底的金属层电接触。在一些实施方式中，接触构件被焊接到第一衬底的金属层以及被焊接到第二衬底的金属层。在一些实施方式中，DBM第一衬底和第二DBM衬底各自为直接接合铜(DBC)衬底。
在另一个一般方面，电子模块可包括第一直接接合金属(DBM)衬底、第二DBM衬底，其中第一DBM衬底和第二DBM衬底沿着相同的平面对准。模块可包括桥构件，其设置在第一DBM衬底与第二DBM衬底之间，其中桥构件包括第一凹槽和第二凹槽。第一凹槽被构造用于接纳第一DBM衬底的一部分，并且第二凹槽可被构造用于接纳第二DBM衬底的一部分。模块可包括外壳构件，其耦接到第一衬底、第二衬底和桥构件。
在一些实施方式中，桥构件的第一凹槽与第一DBM衬底的介电层接触，并且桥构件的第二凹槽与第二DBM衬底的介电层接触。在一些实施方式中，模块可包括柱，其设置在外壳构件的腔体内并且耦接到桥构件的一部分。在一些实施方式中，桥构件竖直地设置在柱与第一DBM衬底和第二DBM衬底的至少一部分之间。在一些实施方式中，桥构件包括：第一接触构件，其设置在桥构件的第一端部处；和第二接触构件，其设置在桥构件的第二端部处，第二端部与第一端部相对。
在又一个一般方面，方法可包括接纳外壳以及将第一DBM衬底和第二DBM衬底耦接到外壳，使得第一DBM衬底和第二DBM衬底沿着相同的平面对准，并且使得来自耦接到第一DBM衬底和第二DBM衬底中的至少一者的多个端子的连接端子延伸穿过来自外壳构件内限定的多个开口的开口。
在一些实施方式中，方法可包括将桥构件耦接到外壳，桥构件包括第一凹槽和第二凹槽，第一凹槽被构造用于接纳第一DBM衬底的一部分，并且第二凹槽被构造用于接纳第二DBM衬底的一部分。
在一些实施方式中，方法可包括将第一DBM衬底的介电层或金属层中的至少一者电耦接到桥构件的凹槽。在一些实施方式中，方法可包括在将第一DBM衬底和第二DBM衬底耦接到外壳之前将桥构件电耦接到第一DBM衬底和第二DBM衬底。
本文所公开的具体结构和功能细节仅仅是代表性的，只是为了描述示例实施方案的目的。然而，示例性实施方案可体现为许多替代形式，并且不应当被解释为仅限于本文所阐述的实施方案。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。
本文所用的术语仅用于描述特定实施方式的目的，而并非旨在对这些实施方式进行限制。如本文所用，除非语境中另外明确地指出其他情况，否则单数形式“一个”、“一种”和“所述”旨在还包括复数形式。还应当理解，当在本说明书中使用术语“包含”和/或“包括”时，规定了所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或它们的组的存在或添加。
还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
本发明构思的示例性实施方式在本文中是参考剖视图来描述的，剖视图是示例性实施方式的理想化实施方式(和中间结构)的示意图。因此，由于例如制造技术和/或公差，可预计图示的形状存在变化。因此，本发明构思的示例性实施方式不应当被解释为限于本文所示的区域的特定形状，而是包括由例如制造引起的形状偏差。因此，附图中所示的区域实质上是示意性的，它们的形状并非旨在示出器件区域的精确形状，也并非旨在限制示例性实施方式的范围。
应当理解，尽管本文可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应当受这些术语限制。这些术语只用来将一种元件与另一种元件区分开。因此，“第一”元件可被称作“第二”元件，而不脱离本发明实施方式的教导。
除非另外定义，否则本文所用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，除非本文明确地如此定义，否则术语(诸如常用词典中定义的那些术语)应当被解释为具有与其在相关技术背景和/或本说明书中的含义相一致的含义，而不被解释为理想化的或过于正式的含义。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种电子模块，包括：
第一直接接合金属(DBM)衬底；
第二DBM衬底，所述第一DBM衬底和所述第二DBM衬底沿着相同的平面对准；
外壳构件，所述外壳构件耦接到第一衬底和第二衬底，所述外壳构件包括在所述外壳构件的表面中的多个开口；和
多个连接端子，所述多个连接端子电耦接到所述第一DBM衬底和所述第二DBM衬底中的至少一者，来自所述多个端子的连接端子延伸穿过来自所述外壳构件的所述多个开口的开口。
2.根据权利要求1所述的模块，其中所述外壳构件包括所述外壳构件的腔体内的柱，所述柱与所述第一DBM衬底接触。
3.根据权利要求1所述的模块，其中所述外壳构件包括：
腔体；
第一柱，所述第一柱设置在所述腔体内并且与所述第一DBM衬底的金属层接触；和
第二柱，所述第二柱设置在所述腔体内并且与所述第一DBM衬底的介电层接触，所述第一柱的长度短于所述第二柱的长度，所述第一柱沿着与所述外壳构件的所述表面垂直的方向对准。
4.根据权利要求1所述的模块，还包括：
柱，所述柱设置在所述外壳构件的腔体内；和
桥构件，所述桥构件竖直地设置在第一衬底和第二衬底两者与所述柱之间，所述桥构件水平地设置在第一衬底与第二衬底之间。
5.根据权利要求1所述的模块，还包括：
桥构件，所述桥构件包括第一凹槽和第二凹槽，所述第一凹槽被构造用于接纳所述第一DBM衬底的一部分，并且所述第二凹槽被构造用于接纳所述第二DBM衬底的一部分。
6.根据权利要求1所述的模块，还包括：
桥构件，所述桥构件包括接触构件，所述接触构件在所述桥构件的至少一个侧部上延伸。
7.根据权利要求1所述的模块，还包括：
桥构件，所述桥构件包括接触构件，所述接触构件设置在所述桥构件内并且与所述第一DBM衬底的金属层和所述第二DBM衬底的所述金属层电接触。
8.一种电子模块，包括：
第一直接接合金属(DBM)衬底；
第二DBM衬底，所述第一DBM衬底和所述第二DBM衬底沿着相同的平面对准；
桥构件，所述桥构件设置在所述第一DBM衬底与所述第二DBM衬底之间，所述桥构件包括第一凹槽和第二凹槽，所述第一凹槽被构造用于接纳所述第一DBM衬底的一部分，并且所述第二凹槽被构造用于接纳所述第二DBM衬底的一部分；和
外壳构件，所述外壳构件耦接到第一衬底、第二衬底和桥构件。
9.根据权利要求8所述的模块，其中所述桥构件的所述第一凹槽与所述第一DBM衬底的介电层接触，并且所述桥构件的所述第二凹槽与所述第二DBM衬底的介电层接触。
10.一种方法，包括：
接纳外壳；以及
将第一DBM衬底和第二DBM衬底耦接到所述外壳，使得所述第一DBM衬底和所述第二DBM衬底沿着相同的平面对准，并且使得来自与所述第一DBM衬底和所述第二DBM衬底中的至少一者耦接的多个端子的连接端子延伸穿过来自外壳构件内限定的多个开口的开口。
11.根据权利要求10所述的方法，还包括：
将桥构件耦接到所述外壳，所述桥构件包括第一凹槽和第二凹槽，所述第一凹槽被构造用于接纳所述第一DBM衬底的一部分，并且所述第二凹槽被构造用于接纳所述第二DBM衬底的一部分。
12.根据权利要求10所述的方法，还包括：
在将所述第一DBM衬底和所述第二DBM衬底耦接到所述外壳之前将桥构件电耦接到所述第一DBM衬底和所述第二DBM衬底。
CN201910381936.6A 2018-05-11 2019-05-09 具有多个衬底的封装结构 Pending CN110473862A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862670506P 2018-05-11 2018-05-11
US62/670,506 2018-05-11
US15/993,169 US10861767B2 (en) 2018-05-11 2018-05-30 Package structure with multiple substrates
US15/993,169 2018-05-30

Publications (1)

Publication Number Publication Date
CN110473862A true CN110473862A (zh) 2019-11-19

Family

ID=68464181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910381936.6A Pending CN110473862A (zh) 2018-05-11 2019-05-09 具有多个衬底的封装结构

Country Status (2)

Country Link
US (1) US10861767B2 (zh)
CN (1) CN110473862A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4307850A3 (en) * 2019-11-18 2024-04-17 Huawei Digital Power Technologies Co., Ltd. Electronic component with enclosure frame, circuit board with electronic component, and electronic device
US11923307B2 (en) 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US11887962B2 (en) 2020-06-16 2024-01-30 Intel Corporation Microelectronic structures including bridges
US11791274B2 (en) * 2020-06-16 2023-10-17 Intel Corporation Multichip semiconductor package including a bridge die disposed in a cavity having non-planar interconnects
EP3933913A1 (de) * 2020-06-30 2022-01-05 Siemens Aktiengesellschaft Leistungsmodul mit mindestens zwei leistungseinheiten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032142A1 (de) 2007-06-30 2009-01-02 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US9941234B2 (en) * 2015-05-28 2018-04-10 Ut-Battelle, Llc Integrated packaging of multiple double sided cooling planar bond power modules
US9443792B1 (en) * 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
KR102543528B1 (ko) * 2015-12-07 2023-06-15 현대모비스 주식회사 전력 모듈 패키지 및 그 제조방법
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
JP2019083294A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US10861767B2 (en) 2020-12-08
US20190348342A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
CN110473862A (zh) 具有多个衬底的封装结构
US9892851B2 (en) DC-DC converter assembly, method of manufacturing a DC-DC converter assembly and method of manufacturing an output inductor for a DC-DC converter assembly
US5075759A (en) Surface mounting semiconductor device and method
JP6237912B2 (ja) パワー半導体モジュール
KR100566046B1 (ko) 파워 반도체장치
TWI334216B (en) Power semiconductor apparatus
US9750137B2 (en) Semiconductor device
CN103872036A (zh) 半导体模块及其制造方法
CN111261598B (zh) 封装结构及其适用的电源模块
JP2007027467A (ja) 半導体モジュール
US7961470B2 (en) Power amplifier
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
KR20210142521A (ko) 반도체 장치 내부 스너버 회로 접속 구조 및 이것을 이용한 파워 모듈 구조
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
EP0408904A2 (en) Surface mounting semiconductor device and method
KR101629470B1 (ko) 전력용 반도체 모듈의 조립방법 및 이를 이용하여 제조된 전력용 반도체 모듈
CN114762105A (zh) 用于高密度电子器件的部件组件和嵌入
CN216288399U (zh) 半导体器件组件
EP4050650A1 (en) Power semiconductor module arrangement
US20210335689A1 (en) Semiconductor power device with press-fit mounting
KR102248521B1 (ko) 전력 모듈 및 그 제조 방법
WO2023063976A1 (en) Semiconductor power device with press-fit mounting
KR20140139649A (ko) 일체형 단자 프레임 및 이를 구비하는 전력 모듈
CN117790425A (zh) 具有柔性连接的隔离功率包装
CN114914209A (zh) 具有包含容纳与部件相关的结构的通孔的夹的封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination