CN110457244B - 一种串口的通信方式转换方法、***及处理器 - Google Patents
一种串口的通信方式转换方法、***及处理器 Download PDFInfo
- Publication number
- CN110457244B CN110457244B CN201810430905.0A CN201810430905A CN110457244B CN 110457244 B CN110457244 B CN 110457244B CN 201810430905 A CN201810430905 A CN 201810430905A CN 110457244 B CN110457244 B CN 110457244B
- Authority
- CN
- China
- Prior art keywords
- serial port
- signal line
- duplex
- control signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 36
- 230000004044 response Effects 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000004590 computer program Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 208000030251 communication disease Diseases 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种串口的通信方式转换方法,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线。所述方法包括:设定所述第二串口在预设时间后打开;控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备;在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据。本发明实现了全双工串口转半双工串口,完成了半双工通信的功能,无需增加额外的硬件电路,提高了电路板的面积利用率,并降低了成本。
Description
技术领域
本发明属于通信技术领域,尤其涉及一种串口的通信方式转换方法、***及处理器。
背景技术
电子设备都在朝着小型化和高集成度发展,PCB(Printed Circuit Board,印制线路板)面积就显得寸土寸金。全双工是串口最为常见的工作方式,但在某些场合如数字舵机等半双工的设备上,需要用到单线半双工串口。半双工的特殊之处在于它只有一根线,收和发不能同时进行。绝大多数单片机都是双工串口功能,要控制半双工数字舵机通常需要接串口转换芯片等。这就增加了PCB板的面积和硬件成本。
综上,现有技术中,在全双工串口和半双工串口之间转换时需要增加串口转换芯片,增加了电路面积和硬件成本。
发明内容
有鉴于此,本发明实施例提供了一种串口的通信方式转换方法、***及处理器,以解决现有技术中在全双工串口和半双工串口之间转换时需要增加串口转换芯片,导致电路面积和硬件成本提高的问题。
本发明实施例的第一方面提供了一种串口的通信方式转换方法,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线。
所述串口的通信方式转换方法包括:
设定所述第二串口在预设时间后打开。
控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备。
在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据。
本发明实施例的第二方面提供了一种串口的通信方式转换***,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线。
所述串口的通信方式转换***包括:
超时打开模块,用于设定所述第二串口在预设时间后打开。
第一串口控制模块,用于控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备。
第二串口控制模块,用于在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据。
本发明实施例的第三方面提供了一种处理器,包括存储模块、处理模块以及存储在所述存储模块中并可在所述处理模块上运行的计算机程序,所述处理模块执行所述计算机程序时实现如上所述串口的通信方式转换方法的步骤。
本发明实施例的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如上所述串口的通信方式转换方法的步骤。
本发明实施例与现有技术相比存在的有益效果是:将第一串口的发送信号线与第二串口的接收信号线短接,通过控制第二串口的打开时间,使得第二串口在第一串口发送完毕后才能打开,第一串口仅发送控制信号至外部设备,第二串口仅接收外部设备发送的应答数据,实现了全双工串口转半双工串口,完成了半双工通信的功能,无需增加额外的硬件电路,提高了电路板的面积利用率,并降低了成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的一个实施例提供的串口的通信方式转换方法的实现流程示意图;
图2是本发明的另一个实施例提供的串口的通信方式转换方法的实现流程示意图;
图3是本发明的一个实施例提供的串口的通信方式转换***的结构示意图;
图4是本发明的另一个实施例提供的串口的通信方式转换***的结构示意图;
图5是本发明的一个实施例提供的处理器的结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形,是指“包括但不限于”,意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或***、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外,术语“第一”、“第二”和“第三”等是用于区别不同对象,而非用于描述特定顺序。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
实施例1:
图1示出了本发明一实施例所提供的串口的通信方式转换方法的实现流程图,为了便于说明,仅示出了与本发明实施例相关的部分,详述如下:
本发明实施例所提供的一种串口的通信方式转换方法,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线。
在本发明的一个实施例中,所述串口电路通过所述半双工信号线与所述外部设备的半双工串口连接。
如图1所示,所述串口的通信方式转换方法包括:
步骤S101,设定所述第二串口在预设时间后打开。
本实施例中,通过设定第二串口在预设时间后打开,使得第二串口在第一串口发送完毕后再打开,防止两个串口同时打开。
步骤S102,控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备。
在一个实施例中,在第一串口发送所述控制信号完毕后,关闭第一串口。
本实施例中,第一串口必须是在预设时间内发送控制信号,否则会影响下一步接收数据。
步骤S103,在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据。
在一个实施例中,在第一串口发送所述控制信号完毕后,即预设时间后,打开第二串口,然后通过第二串口接收应答数据。
本实施例的流程执行主体可以是具有至少两个串行接口或者多个串行接口的处理器,处理器是指具有数据处理以及控制能力的器件或设备,包括但不限于,单片机、FPGA(Field-Programmable Gate Array,现场可编程逻辑门阵列)处理器、SOPC(System-on-a-Programmable-Chip,可编程片上***)处理器、以及ARM(Advanced RISC Machines)处理器等。
以上详细罗列了处理器的具体实例,本领域技术人员可以意识到,处理器并不同限于上述罗列实例。
现有的处理器一般采用集成电路芯片,是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU、随机存储器RAM、只读存储器ROM、多种通信接口和中断***、定时器/计数器等功能,可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路,集成到一块硅片上构成的一个小而完善的微型计算机***。处理器一般包括多个全双工的串行接口,这些串行接口组成了串口电路。
在处理器与外部设备进行通信时,有的外部设备需要采用半双工的通信方式,例如数字舵机等。由于处理器配置的全双工串口与外部设备所配置的半双工串口无法兼容,因此提出了本发明实施例以解决全双工串口与半双工串口之间的转换问题。
全双工通信是指在发送数据的同时也能够接收数据,两者同步进行。全双工串口具有两路通信线路,分别为发送信号线和接收信号线。
半双工通信是指接收与发送共用一个载波信道,但同一时刻只能发送或只能接收数据的传输方式。半双工串口一般只具有一路通信线路,可以称之为半双工信号线。
本实施例,基于串口电路实现,串口电路包括第一串口和第二串口,第一串口的发送信号线与第二串口的接收信号线共接形成半双工信号线。
在一个实施例中,串口电路通过半双工信号线与外部设备连接。
本发明实施例中,将第一串口的发送信号线与第二串口的接收信号线短接,通过控制第二串口的打开时间,使得第二串口在第一串口发送完毕后才能打开,第一串口仅发送控制信号至外部设备,第二串口仅接收外部设备发送的应答数据,实现了全双工串口转半双工串口,完成了半双工通信的功能,实现了全双工、半双工两种通信方式之间的转换,无需增加额外的硬件电路,提高了电路板的面积利用率,并降低了成本。
如图2所示,在本发明的一个实施例中,在步骤S101之前,所述串口的通信方式转换方法还包括:
步骤S201,获取待发送的所述控制信号。
步骤S202,计算所述控制信号的数据长度。
可选地,控制信号的数据长度为字节长度或编码长度等。
步骤S203,设定所述第一串口的传输速率。
步骤S204,根据所述第一串口的传输速率以及所述控制信号的数据长度,得到所述控制信号的传输时间。
步骤S205,将所述控制信号的传输时间作为所述预设时间。
本实施例中,通过计算第一串口将控制信号发送至外部设备的传输时间,并将所述传输时间设定为开启第二串口的预设时间,实现了第二串口在第一串口发送完毕后再打开进行数据接收,避免了第二串口通过所述半双工信号线接收到第一串口发送的信号。通过在第一串口和第二串口之间切换,实现半双工通信功能。
在本发明的一个实施例中,步骤S102包括:
1)打开所述第一串口。
2)控制所述第一串口通过其发送信号线发送控制信号。
3)关闭所述第一串口。
本实施例中,打开第一串口后,通过第一串口发送控制信号至外部设备,发送完毕后,关闭第一串口。
在本发明的一个实施例中,步骤S103包括:
1)控制所述第二串口通过其接收信号线接收所述应答数据。
2)关闭所述第二串口。
本实施例中,在第一串口关闭后,再打开第二串口,通过第二串口接收应答数据,接收完毕后,关闭第二串口。
本发明实施例通过在第一串口和第二串口之间切换,控制这两个串口的打开和关闭,使其按照设定的时序进行数据发送和接收,避免了通信混乱。
以一个具体应用场景为例,单片机包括两个串口,分别为是UART0串口和UART1串口,将UART0_TXD(即发送信号线)和UART1_RXD(即接收信号线)短路连接成一条半双工信号线到舵机信号线。然后通过程序来实现切换开关和串口禁止发送来做半双工通讯。UART0仅发送,UART1仅接收。
在程序上先设置UART1串口超时打开,超时时间就是信号发送时间。再打开UART0串口,此时通过UART0_TXD发送控制信号,UART0发送完毕后关闭UART0。然后通过UART1_RXD接收应答数据。UART1接收完毕后关闭UART1。这样就完成了半双工通信的功能。
本实施例可用于大多数多串口单片机,无需增加额外的硬件电路实现了全双工串口转半双工串口,使电路设计更加紧凑和小巧,从而降低硬件成本。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
实施例2:
如图3所示,本发明的一个实施例提供的串口的通信方式转换***100,用于执行图1所对应的实施例中的方法步骤,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线。
串口的通信方式转换***100包括:
超时打开模块110,用于设定所述第二串口在预设时间后打开。
第一串口控制模块120,用于控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备。
第二串口控制模块130,用于在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据。
如图4所示,在本发明的一个实施例中,串口的通信方式转换***100还包括用于执行图2所对应的实施例中的方法步骤的结构,其包括:
控制信号获取模块140,用于获取待发送的所述控制信号。
数据长度技术模块150,用于计算所述控制信号的数据长度。
传输速率设定模块160,用于设定所述第一串口的传输速率。
传输时间计算模块170,用于根据所述第一串口的传输速率以及所述控制信号的数据长度,得到所述控制信号的传输时间。
时间设定模块180,用于将所述控制信号的传输时间作为所述预设时间。
在本发明的一个实施例中,第一串口控制模块120包括:
第一串口打开单元,用于打开所述第一串口。
第一串口发送单元,用于控制所述第一串口通过其发送信号线发送控制信号。
第一串口关闭单元,用于关闭所述第一串口。
在本发明的一个实施例中,第二串口控制模块130包括:
第二串口接收单元,用于控制所述第二串口通过其接收信号线接收所述应答数据。
第二串口关闭单元,用于关闭所述第二串口。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即串口的通信方式转换***100的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。实施例中的各功能模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述串口的通信方式转换***100中模块的具体工作过程,可以参考实施例1的对应过程,在此不再赘述。
实施例3:
图5是本发明一实施例提供的处理器的示意图。如图5所示,该实施例的处理器5包括:处理模块50、存储模块51以及存储在所述存储模块51中并可在所述处理模块50上运行的计算机程序52。所述处理模块50执行所述计算机程序52时实现如实施例1中所述的各实施例中的步骤,例如图1所示的步骤S101至S103。或者,所述处理模块50执行所述计算机程序52时实现如实施例2中所述的各***实施例中的各模块/单元的功能,例如图3所示模块110至130的功能。
所述处理器5可包括,但不仅限于,处理模块50、存储模块51。本领域技术人员可以理解,图5仅仅是处理器5的示例,并不构成对处理器5的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述处理器5还可以包括输入输出设备、网络接入设备、总线等。
所称处理模块50可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理电路,例如,数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
所述存储模块51可以是所述处理器5的内部存储单元,例如处理器5的内存。所述存储模块51也可以是所述处理器5的外部存储设备,例如所述处理器5上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储模块51还可以既包括所述处理器5的内部存储单元也包括外部存储设备。所述存储模块51用于存储所述计算机程序52以及所述处理器5所需的其他程序和数据。所述存储模块51还可以用于暂时地存储已经输出或者将要输出的数据。
实施例4:
本发明实施例还提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被处理器执行时实现如实施例1中所述的各实施例中的步骤,例如图1所示的步骤S101至步骤S103。或者,所述计算机程序被处理器执行时实现如实施例2中所述的各***实施例中的各模块/单元的功能,例如图3所示的模块110至130的功能。
所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括是电载波信号和电信信号。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例***中的模块或单元可以根据实际需要进行合并、划分和删减。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中,应该理解到,所揭露的***/处理器和方法,可以通过其它的方式实现。例如,以上所描述的***/处理器实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (7)
1.一种串口的通信方式转换方法,其特征在于,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线;所述串口电路通过所述半双工信号线与外部设备的半双工串口连接;
所述串口的通信方式转换方法包括:
设定所述第二串口在预设时间后打开;
控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备,在第一串口发送所述控制信号完毕后,关闭第一串口;获取待发送的所述控制信号;计算所述控制信号的数据长度;设定所述第一串口的传输速率;根据所述第一串口的传输速率以及所述控制信号的数据长度,得到所述控制信号的传输时间;将所述控制信号的传输时间作为所述预设时间;
在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据,使得第二串口在第一串口发送完毕后再打开。
2.如权利要求1所述的串口的通信方式转换方法,其特征在于,所述控制所述第一串口通过所述半双工信号线发送控制信号至外部设备,包括:
打开所述第一串口;
控制所述第一串口通过其发送信号线发送控制信号;
关闭所述第一串口。
3.如权利要求1或2所述的串口的通信方式转换方法,其特征在于,所述控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据,包括:
控制所述第二串口通过其接收信号线接收所述应答数据;
关闭所述第二串口。
4.一种串口的通信方式转换***,其特征在于,基于串口电路实现,所述串口电路包括第一串口和第二串口,所述第一串口的发送信号线与所述第二串口的接收信号线共接形成半双工信号线;所述串口电路通过所述半双工信号线与外部设备的半双工串口连接;
所述串口的通信方式转换***包括:
超时打开模块,用于设定所述第二串口在预设时间后打开;
第一串口控制模块,用于控制所述第一串口在所述预设时间内通过所述半双工信号线发送控制信号至外部设备,在第一串口发送所述控制信号完毕后,关闭第一串口;
控制信号获取模块,用于获取待发送的所述控制信号;
数据长度技术模块,用于计算所述控制信号的数据长度;
传输速率设定模块,用于设定所述第一串口的传输速率;
传输时间计算模块,用于根据所述第一串口的传输速率以及所述控制信号的数据长度,得到所述控制信号的传输时间;
时间设定模块,用于将所述控制信号的传输时间作为所述预设时间;
第二串口控制模块,用于在所述预设时间后,控制所述第二串口通过所述半双工信号线接收所述外部设备发送的应答数据,使得第二串口在第一串口发送完毕后再打开。
5.如权利要求4所述的串口的通信方式转换***,其特征在于,所述第一串口控制模块包括:
第一串口打开单元,用于打开所述第一串口;
第一串口发送单元,用于控制所述第一串口通过其发送信号线发送控制信号;
第一串口关闭单元,用于关闭所述第一串口。
6.一种处理器,包括存储模块、处理模块以及存储在所述存储模块中并可在所述处理模块上运行的计算机程序,其特征在于,所述处理模块执行所述计算机程序时实现如权利要求1至3任一项所述串口的通信方式转换方法的步骤。
7.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至3任一项所述串口的通信方式转换方法的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810430905.0A CN110457244B (zh) | 2018-05-08 | 2018-05-08 | 一种串口的通信方式转换方法、***及处理器 |
US16/232,056 US10776306B2 (en) | 2018-05-08 | 2018-12-26 | Serial port communication mode conversion method, system, and circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810430905.0A CN110457244B (zh) | 2018-05-08 | 2018-05-08 | 一种串口的通信方式转换方法、***及处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110457244A CN110457244A (zh) | 2019-11-15 |
CN110457244B true CN110457244B (zh) | 2021-09-17 |
Family
ID=68463635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810430905.0A Active CN110457244B (zh) | 2018-05-08 | 2018-05-08 | 一种串口的通信方式转换方法、***及处理器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10776306B2 (zh) |
CN (1) | CN110457244B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020200801A1 (de) * | 2020-01-23 | 2021-07-29 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
CN112436932B (zh) * | 2020-11-20 | 2023-05-09 | 深圳市宏电技术股份有限公司 | 两路半双工接口控制方法、装置、电子设备及存储介质 |
CN113094305B (zh) * | 2021-04-02 | 2024-03-26 | 北京黑蚁兄弟科技有限公司 | 一种异步通信处理方法、装置和存储介质 |
CN114422188A (zh) * | 2021-12-21 | 2022-04-29 | 深圳市联洲国际技术有限公司 | 网关设备的串口功能控制方法、装置、存储介质及设备 |
CN116483751A (zh) * | 2023-04-06 | 2023-07-25 | 河南翔宇医疗设备股份有限公司 | 一种串口号识别方法、装置及介质 |
CN117336380B (zh) * | 2023-12-01 | 2024-03-05 | 浙江国利信安科技有限公司 | 用于通信的网络通信***、方法、设备和介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104158645A (zh) * | 2014-08-28 | 2014-11-19 | 上海交通大学 | 一种无线局域网中基于全双工接入点的介质访问控制方法 |
US9063751B2 (en) * | 2012-02-22 | 2015-06-23 | Atmel Corporation | Single wire bootloader for target device with self-programming capability |
US9391680B2 (en) * | 2014-02-27 | 2016-07-12 | Huawei Technologies Canada Co., Ltd. | System and method for multiple-input and multiple-output (MIMO) full-duplex precoding structures |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020167949A1 (en) * | 1998-02-26 | 2002-11-14 | Gordon Bremer | Apparatus and method for asynchronous transfer mode (ATM) adaptive time domain duplex (ATDD) communication |
US7274916B2 (en) * | 2004-07-23 | 2007-09-25 | Texas Instruments Incorporated | Differential signal receiver and method |
EP2385742B1 (en) * | 2005-04-07 | 2016-10-26 | Nokia Technologies Oy | A terminal having a variable duplex capability |
JP5003389B2 (ja) * | 2007-09-28 | 2012-08-15 | ソニー株式会社 | 電子機器および電子機器における制御方法 |
US7802044B2 (en) * | 2008-12-24 | 2010-09-21 | Mediatek Inc. | Pin sharing device and method thereof for a universal asynchronous receiver/transmitter module and a universal serial bus module |
CN103294629B (zh) * | 2013-04-26 | 2016-08-10 | 深圳市宏电技术股份有限公司 | 一种接口转换电路及装置 |
US9785595B2 (en) * | 2013-09-09 | 2017-10-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Multi-channel universal serial bus (USB) to subrate channel systems |
KR101803286B1 (ko) * | 2013-10-14 | 2017-12-01 | 한국전자통신연구원 | 인터페이스 변환장치, 상기 인터페이스 변환장치를 구비한 임베디드 시스템 및 이에 이용되는 데이터 신호 전달 방법 |
CN103944707B (zh) * | 2014-05-12 | 2017-06-06 | 哈尔滨工业大学 | 全双工与半双工转换器及转换方法 |
JP6299670B2 (ja) * | 2015-05-22 | 2018-03-28 | 株式会社安川電機 | センサ、コントローラ、モータ制御システム、ロボットシステム、及びモータ関連情報取得方法 |
JP2017004254A (ja) * | 2015-06-10 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた半導体システム、半導体装置の制御方法、並びに、チェックリスト生成プログラム |
-
2018
- 2018-05-08 CN CN201810430905.0A patent/CN110457244B/zh active Active
- 2018-12-26 US US16/232,056 patent/US10776306B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9063751B2 (en) * | 2012-02-22 | 2015-06-23 | Atmel Corporation | Single wire bootloader for target device with self-programming capability |
US9391680B2 (en) * | 2014-02-27 | 2016-07-12 | Huawei Technologies Canada Co., Ltd. | System and method for multiple-input and multiple-output (MIMO) full-duplex precoding structures |
CN104158645A (zh) * | 2014-08-28 | 2014-11-19 | 上海交通大学 | 一种无线局域网中基于全双工接入点的介质访问控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110457244A (zh) | 2019-11-15 |
US20190347237A1 (en) | 2019-11-14 |
US10776306B2 (en) | 2020-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110457244B (zh) | 一种串口的通信方式转换方法、***及处理器 | |
CN108763140B (zh) | 一种双向通信的方法、***及终端设备 | |
US10635630B2 (en) | Flexible protocol and associated hardware for one-wire radio frequency front-end interface | |
CN109902053A (zh) | 一种基于双控制器的spi通信方法、终端设备及存储介质 | |
US20200081859A1 (en) | Mixed-mode radio frequency front-end interface | |
CN112463651A (zh) | Qspi控制器,图像处理器及闪存访问方法 | |
CN110990319B (zh) | 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质 | |
CN111679728B (zh) | 数据读取方法及装置 | |
CN110795382A (zh) | 一种基于fpga的通用异步收发传输器以及片上*** | |
US6378011B1 (en) | Parallel to serial asynchronous hardware assisted DSP interface | |
CN113177015B (zh) | 基于帧头的串口通讯方法和串口芯片 | |
CN206757602U (zh) | 一种基于SoC支持多个SPI接口标准组的装置 | |
US4310896A (en) | Method of interfacing remote units to a central microprocessor | |
CN103488601B (zh) | 一种时钟延时、数据访问方法、***及设备 | |
CN210137320U (zh) | 一种自动切换收发状态的rs485电路 | |
US6647100B1 (en) | Universal Serial Bus datapump command interpreter | |
EP0632390B1 (en) | Processor circuit comprising a first processor, and system comprising the processor circuit and a second processor | |
US8166213B2 (en) | Controller with indirect accessible memory | |
JP2024508592A (ja) | Usbインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
CN210804414U (zh) | 一种通讯接口可复用的电路 | |
US20100216506A1 (en) | System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device | |
CN103744807B (zh) | 基于可编程逻辑器件的存储卡访问控制*** | |
CN112433969A (zh) | 基于mcu io和sja1000的can数据收发方法 | |
US20240089195A1 (en) | Increased radio frequency front-end (rffe) throughput using port aggregation | |
CN112783811B (zh) | 微控制器架构及架构内数据读取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |