CN110445572B - 一种irig-b码的解码设备及方法 - Google Patents
一种irig-b码的解码设备及方法 Download PDFInfo
- Publication number
- CN110445572B CN110445572B CN201910765111.4A CN201910765111A CN110445572B CN 110445572 B CN110445572 B CN 110445572B CN 201910765111 A CN201910765111 A CN 201910765111A CN 110445572 B CN110445572 B CN 110445572B
- Authority
- CN
- China
- Prior art keywords
- module
- counter
- counting
- signal
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种IRIG‑B码的解码设备,包括:主控制模块、计数器1模块、计数器2模块、计数器3模块、计数器4模块;所述计数器1模块、计数器2模块、计数器3模块、计数器4模块分别与所述主控制模块电连接;所述计数器3模块还与所述计数器2模块和计数器4模块电连接;所述计数器1模块设有溢出标志。由此,本发明的IRIG‑B码的解码设备,实现了PPS信号与IRIG‑B码的高精度同步,计数器1模块设置有高电平时长阈值,计数器3模块设置有允许误差范围,实现了解码过程的高可靠性和高抗干扰性。本发明还公开了一种IRIG‑B码的解码方法。
Description
技术领域
本发明涉及时钟信号处理领域,尤其涉及一种IRIG-B码的解码设备及一种IRIG-B码的解码方法。
背景技术
IRIG(Inter-RangeInstrumentationGroup)是美国靶场司令部委员会的下属机构,称为“靶场时间组”。IRIG时间标准有两大类:
(1)一类是并行时间码格式,这类码由于是并行格式,传输距离较近,且是二进制,因此远不如串行格式广泛;
(2)另一类是串行时间码,共有六种格式,即A、B、D、E、G、H。它们的主要差别是时间码的帧速率不同。B码的主要特点是时帧速率为1帧/s;携带信息量大,使用最多。IRIG-B(DC)时间码格式是常规的公知技术,直流B码是每秒一帧的时间串码,每一帧内包含100个宽度为10ms的码元,码元又因为高低电平持续时长的不同,能代表不同的意义。
码元的″准时″参考点是其脉冲前沿;
如图1所示,高2ms低8ms的码元,即脉宽2ms代表二进制的“0”;高5ms低5ms,即脉宽5ms代表二进制的“1”;高8ms低2ms,即脉宽8ms代表“P”,又叫“P码”。
“P码”又叫位置识别标志,如图2所示,一帧时间串码中包含秒、分、时、天等多种信息。每10个码元设有一个位置识别标志:PR为帧参考标志,代表整个帧的开始,然后依次为P1,P2,P3,…,P9,P0。在B码时间格式中含有天、时、分、秒,时序为秒-分-时-天,所占信息位为秒7位、分7位、时6位、天10位,其位置在P0~P5之间。P6~P0包含其他控制信息。
一帧时间串码中,出现连续两个P码,即前一帧的P0+本帧的PR,组成连续两个P码,代表新的一帧的开始,在本帧数据中不会再出现连续两个P码的情况,故可以通过检测是否连续出现两个P码来判断一帧时间码的开始。
一个时间格式帧从帧参考标志开始,连续两个8ms宽脉冲表明秒的开始,第一个8ms宽的脉冲实际为上一帧的P0,第二个8ms宽脉冲是本帧的帧参考标志,即从第二个8ms开始对码元进行编码,分别为第00,01,02,…,99个码元,其中:
第00码元为帧参考标志;
“秒”信息:第01,02,03,04,06,07,08码元;第05码元为索引标志,脉宽为2ms。
第09码元为位置识别标志;
“分”信息:第10,11,12,13,15,16,17码元;第14码元为索引标志,脉宽为2ms。
第19码元为位置识别标志;
“时”信息:第20,21,22,23,25,26,27码元;第24码元为索引标志,脉宽为2ms。
第29码元为位置识别标志;
时、分、秒均用BCD码表示,低位在前,高位在后;个位在前,十位在后。
由此可见要对IRIG-B信号进行解码并识别必须进行脉宽检测,在目前的技术方案中一般都是检测上升沿,检测脉宽区分码元类别,在确定帧参考标志后,同步出PPS信号,抗干扰能力弱,一旦时间串码中存在干扰,很容易导致解码错误,另外从帧参考标志处生成PPS信号,存在同步精度低等问题。
发明内容
本发明所要解决的技术问题是:提供一种高抗干扰、高精度同步的IRIG-B码的解码设备。
为解决上述技术问题,本发明所采用的技术方案是:
一种IRIG-B码的解码设备,包括:主控制模块、计数器1模块、计数器2模块、计数器3模块、计数器4模块;所述计数器1模块、计数器2模块、计数器3模块、计数器4模块分别与所述主控制模块电连接;所述计数器3模块还与所述计数器2模块和计数器4模块电连接;所述计数器1模块设有溢出标志。
所述主控制模块用于检测IRIG-B码的上升沿和下降沿,并向计数器1模块、计数器2模块、计数器4模块发送开始计数及停止计数指令;读取、记录计数器1模块、计数器2模块、计数器3模块、计数器4模块的计数数值并进行分析处理;判断码元类别,检验解码数据的合法性,并输出时间数据。
当检测到上升沿时,向计数器1模块发送开始计数信号;
当检测到下降沿或者计数器1的溢出标志时,向计数器1模块发送停止计数信号;
读取计数器1模块的计数值N1并判断码元类别;
当检测连续两个P码时,向计数器2模块和计数器4模块发出开始计数信号;
读取计数器3模块的计数值N3并判断是否在允许的误差范围内,若在允许的误差范围内则将计数器3模块的计数值N3设为计数器4模块的最大计数值N4max,否则将数据丢弃。
由于计数器1模块、计数器2模块、计数器3模块、计数器4模块、是以固定频率计数,故计数值可以换算成时间值,为了简洁,在描述中会直接以计数值来表示时间。
所述计数器1模块用于记录码元高电平的持续时长;在收到所述主控制模块发来的开始计数信号后,从零开始、以频率A计数,当收到主控制模块发来的停止计数指令时停止计数;获得计数器1模块的计数值N1,当计数达到设定阈值时标记所述溢出标志,所述频率A大于100MHz,比如160MHz。
计数器1模块的工作流程如下:
步骤1:当收到来自主控制模块的开始计数信号后,以频率A开始计数,同时复位溢出标志。
步骤2:当收到来自主控制模块的停止计数信号时停止计数,获得计数器1模块的计数值N1。
步骤3:如果计数到设定阈值则置位溢出标志。
设定阈值大于8ms,比如可以为8.5ms,因为正确的I RI G-B码中仅包含8ms,5ms,2ms三种脉宽,故码元高电平不可能超过8.5毫秒,该溢出标志可有效的避免误码的产生。
所述计数器2模块用于输出比准时沿延后T的同步信号;在收到所述主控制模块发来的开始计数信号后,以计数器1的当前计数值为初值、以频率A计数,计数到T时,停止计数,并输出同步信号。
计数器2模块的工作流程如下:
步骤1:当收到来自主控制模块的开始计数信号后,以计数器1的当前计数值为初值、以频率A开始计数。
步骤2:当计数到T时停止计数,输出准时沿延后T的同步信号。
其中T大于8.5ms,小于10.5ms,优选10ms。
所述计数器3模块用于以本地晶振测量相邻两个所述同步信号之间的时间差;当检测到同步信号时,所述计数器3模块以频率A计数开始,当检测到下一个同步信号时停止计数,获得计数器3模块的计数值N3。
计数器3模块工作的流程如下:
步骤1:检测到准时沿延后T的同步信号,以频率A从零开始计数。
步骤2:检测到下一个准时沿延后T的同步信号,停止计数,获得计数器3模块的计数值N3,如果N3满足误差要求,比如大于999.5毫秒且小于1000.5毫秒则锁存该计数值,将N3设为计数器4模块的最大计数值N4max,产生测量计数结束信号,否则丢弃不用。±0.5ms的误差范围,充分考虑了晶振制作工艺导致的偏差,又将偶然因素引起的脉冲干扰排除在外。该限幅滤波法有效的克服因偶然因素引起的脉冲干扰。
所述计数器4模块用于输出与准时沿同步的PPS(Pulse Per Second,每秒一脉冲)信号;当检测到计数器3模块测量结束信号,同时收到所述主控制模块发来的开始计数信号后,以计数器1模块的当前计数值为初始值、以频率A开始计数,当计数到计数器4模块的最大计数值N4max时计数归零,输出与准时沿同步的PPS信号。
步骤1:检测到计数器3模块测量计数结束信号
步骤2:当收到来自主控制模块的开始计数信号,以计数器1的当前计数值为初值、以频率A开始计数,实现与准时沿信号的相位同步调整。
步骤3:计数到计数器4模块的最大计数值N4max时清零,输出与准时沿同步的PPS信号,实现与与准时沿信号的频率同步调整。
步骤4:重复步骤2,步骤3。
由此,本发明的IRIG-B码的解码设备,通过采用100MHz以上本地晶振测量一帧数据的时长,实现了PPS与IRIG-B码的高精度同步。
计数器1模块设置有高电平时长阈值,计数器3模块设置有允许误差范围,实现了解码过程的高可靠性和高抗干扰性。
本发明还公开了一种IRIG-B码的解码方法,基于上述IRIG-B码的解码设备,包括以下步骤:
S1、进行码元解析;
S2、提取时间信息;
S3、输出PPS信号;
所述S1进行码元解析,包括以下步骤:
S11、由主控制模块检测信号的上升沿;检测到上升沿后,主控制模块向计数器1模块发送开始计数信号;
S12、计数器1模块以频率A开始计数,若产生计数溢出,则设置溢出标志;
S13、主控制模块检测信号的下降沿和计数器1模块的溢出标志;向计数器1模块发出停止计数信号;
S14、计数器1模块收到主控制模块发来的停止计数信号后停止计数;
S15、若计数器模块1因为溢出而停止,则直接跳回步骤S11,否则主控制模块采集计数器1模块的计数值N1,判断当前码元是P码,0码或者是1码;
脉宽8ms为P码,脉宽2ms为0码,脉宽5ms为1码。
所述步骤S2提取时间信息,包括以下步骤:
S21、确定帧起始位置或P码位置;
若连续两个码元均为P码,则第二个P码为PR-帧参考标志;否则为帧数据中的位置识别标识P1-P0中的一个;
S22、根据IRIG-B码规则,依次提取秒、分、时、天等信息,完成P1-P9共9段数据的解码提取;
S23、检验解码数据的合法性,若合法,输出时间数据,否则丢弃。
所述步骤S3输出PPS信号,包括以下步骤:
S31、确认帧起始位置,主控制模块向计数器2模块、计数器4模块发出开始计数信号;计数器4模块在未收到计数器3模块的计数结束信号时不启动计数;
若连续两个码元均为P码,则第二个P码为PR-帧参考标志,随即向计数器2模块发出开始计数信号;
S32、以本地晶振测量的一帧数据的持续时长;
S321、计数器2模块以计数器1模块的当前计数值为初始值、以频率A持续计数到T时,停止计数并发出同步信号;
S322、计数器3模块检测到计数器2模块发出的同步信号,以频率A从零开始计数;
S323、重复步骤S31内容及步骤S321内容,计数器3模块在计数过程中检测到计数器2模块发出的同步信号,停止计数,产生测量计数结束信号;获得以本地晶振测量的一帧数据的持续时长;
S33、确认步骤S32中获得的计数器3模块计数值N3是否满足误差要求,若满足,将其作为计数器4模块的最大计数值N4max;否则丢弃数据,返回步骤S31;
S34、生成PPS信号;计数器4模块检测到计数器3模块的停止计数信号,同时收到主控制模块发来的开始计数信号后,以计数器1模块的当前计数值为初始值、以频率A开始计数,计数到步骤S33中获得的计数器4模块的最大计数值N4max时,计数值清零,输出与准时沿同步的PPS信号;
S35、重复步骤S34,持续向外输出与准时沿同步的PPS信号。
与现有技术相比,本发明具有如下技术效果:
通过采用本地晶振测量一帧数据的时长,实现了解码出的PPS信号与IRIG-B码的高精度同步。
计数器1模块设置有高电平时长阈值,计数器3模块设置有允许误差范围,实现了解码过程的高可靠性和高抗干扰性。
附图说明
图1为IRIG-B码的三种码元示意图;
图2为一帧IRIG-B码的示意图;
图3为本发明的IRIG-B码的解码设备的功能框图;
图4为本发明的IRIG-B码的解码方法解码过程中各计数器状态示意图;附图中各标号所代表的组件名称如下:
1、计数器1模块;
2、计数器2模块;
3、计数器3模块;
4、计数器4模块;
5、主控制模块。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
请参照图3所示,其为本发明的一种IRIG-B码的解码设备的功能框图。
一种IRIG-B码的解码设备,包括:主控制模块5、计数器1模块1、计数器2模块2、计数器3模块3、计数器4模块4;所述计数器1模块、计数器2模块、计数器3模块、计数器4模块分别与所述主控制模块电连接;所述计数器3模块还与所述计数器2模块和计数器4模块电连接;所述计数器1模块设有溢出标志。
所述主控制模块用于检测IRIG-B码的上升沿和下降沿,并向计数器1模块、计数器2模块、计数器4模块发送开始计数及停止计数指令;读取、记录计数器1模块、计数器2模块、计数器3模块、计数器4模块的计数数值并进行分析处理;判断码元类别,检验解码数据的合法性,并输出时间数据。
当检测到上升沿时,向计数器1模块发送开始计数信号;
当检测到下降沿或者计数器1的溢出标志时,向计数器1模块发送停止计数信号;
读取计数器1模块的计数值N1并判断码元类别;
当检测连续两个P码时,向计数器2模块和计数器4模块发出开始计数信号;
读取计数器3模块的计数值N3并判断是否在允许的误差范围内,若在允许的误差范围内则将计数器3模块的计数值N3设为计数器4模块的最大计数值N4max,否则将数据丢弃。
由于计数器1模块、计数器2模块、计数器3模块、计数器4模块、是以固定频率计数,故计数值可以换算成时间值,为了简洁,在描述中会直接以计数值来表示时间。
请参照图4所示,图4中,向上的箭头表示计数器开始计数,向下的箭头表示计数器停止计数。
所述计数器1模块用于记录码元高电平的持续时长;在收到所述主控制模块发来的开始计数信号后,从零开始、以160MHz的频率开始计数,当收到主控制模块发来的停止计数指令时停止计数;获得计数器1模块的计数值N1,当计数达到设定阈值8.5ms时标记所述溢出标志。
计数器1模块的工作流程如下:
步骤1:当收到来自主控制模块的开始计数信号后,以160MHz的频率开始计数,同时复位溢出标志。
步骤2:当收到来自主控制模块的停止计数信号时停止计数,获得计数器1模块的计数值N1。
步骤3:如果计数到设定阈值则置位溢出标志。
设定阈值为8.5ms,因为正确的IRIG-B码中仅包含8ms,5ms,2ms三种脉宽,故码元高电平不可能超过8.5毫秒,该溢出标志可有效的避免误码的产生。
如图4所示,计数器1模块在IRIG-B时间串码中的每一个上升沿开始新一轮的计数,在时间串码的每一个下降沿,结束计数。
所述计数器2模块用于输出比准时沿延后10ms的同步信号;在收到所述主控制模块发来的开始计数信号后,以计数器1的当前计数值为初值、以160MHz的频率计数,计数到10ms时,停止计数,并输出同步信号。
计数器2模块的工作流程如下:
步骤1:当收到来自主控制模块的开始计数信号后,以计数器1的当前计数值为初值、以160MHz的频率开始计数。
步骤2:当计数到10毫秒时停止计数,输出准时沿延后10毫秒的同步信号。
所述计数器3模块用于以本地晶振测量相邻两个所述同步信号之间的时间差;当检测到同步信号时,所述计数器3模块以160MHz的频率开始计数,当检测到下一个同步信号时停止计数,获得计数器3模块的计数值N3。
如图4所示,计数器2模块在PR下降沿开始计数,在延后准时沿10ms位置结束计数,并发出一个同步信号,随后直到下一帧时间串码的准时沿后10ms位置再发出一个同步信号,即每秒在准时沿后10ms位置发出一个同步信号。
计数器3模块工作的流程如下:
步骤1:检测到准时沿延后10ms的同步信号,以160MHz的频率从零开始计数。
步骤2:检测到下一个准时沿延后10ms的同步信号,停止计数,获得计数器3模块的计数值N3,如果N3满足大于999.5毫秒且小于1000.5毫秒的允许误差,则锁存该计数值,将N3设为计数器4模块的最大计数值N4max,产生测量计数结束信号,否则丢弃不用。±0.5ms的误差范围,充分考虑了晶振制作工艺导致的偏差,又将偶然因素引起的脉冲干扰排除在外。该限幅滤波法有效的克服因偶然因素引起的脉冲干扰。如图4所示,计数器3模块在计数器2模块中的在前同步信号的上升沿开始计数,在计数器2模块中下一个同步信号的上升沿结束计数,获得计数器3模块的计数值N3。
所述计数器4模块用于输出与准时沿同步的PPS(Pulse Per Second,每秒一脉冲)信号;当检测到计数器3模块测量结束信号,同时收到所述主控制模块发来的开始计数信号后,以计数器1模块的当前计数值为初始值、以160MHz的频率开始计数,当计数到计数器4模块的最大计数值N4max时计数归零,输出与准时沿同步的PPS信号。
步骤1:检测到计数器3模块测量计数结束信号
步骤2:当收到来自主控制模块的开始计数信号,以计数器1的当前计数值为初值、以160MHz的频率开始计数,实现与准时沿信号的相位同步调整。
步骤3:计数到计数器4模块的最大计数值N4max时清零,输出与准时沿同步的PPS信号,实现与与准时沿信号的频率同步调整。
步骤4:重复步骤2,步骤3。持续生成PPS信号。
如图4所示,计数器4模块在PR下降沿开始计数,在下一帧时间串码的PR上升沿结束计数,并生成PPS信号,由此计数器4模块结束计数位置距离本帧时间串码的准时沿的时长为N4max,而这个N4max取自N3,由此实现了PPS信号与IRIG-B码的准时沿高精度同步。
由此本发明的用于IRIG-B码的解码设备,通过采用本地晶振测量一帧数据的时长,实现了解码出的PPS信号与IRIG-B码的高精度同步。
计数器1模块设置有高电平时长阈值,计数器3模块设置有允许误差范围,实现了解码过程的高可靠性和高抗干扰性。
本发明还公开了一种IRIG-B码的解码方法,基于上述IRIG-B码的解码设备,包括以下步骤:
S1、进行码元解析;
S2、提取时间信息;
S3、输出PPS信号;
所述S1进行码元解析,包括以下步骤:
S11、由主控制模块检测信号的上升沿;检测到上升沿后,主控制模块向计数器1模块发送开始计数信号;
S12、计数器1模块以160MHz的频率开始计数,若产生计数溢出,则设置溢出标志。
S13、主控制模块检测信号的下降沿和计数器1模块的溢出标志;向计数器1模块发出停止计数信号。
S14、计数器1模块收到主控制模块发来的停止计数信号后停止计数。
S15、若计数器模块1因为溢出而停止,则直接跳回步骤S11,否则主控制模块采集计数器1模块的计数值N1,判断当前码元是P码,0码或者是1码;
脉宽8ms为P码,脉宽2ms为0码,脉宽5ms为1码。
所述步骤S2提取时间信息,包括以下步骤:
S21、确定帧起始位置或P码位置;
若连续两个码元均为P码,则第二个P码为PR-帧参考标志;否则为帧数据中的位置识别标识P1-P0中的一个。
S22、根据IRIG-B码规则,依次提取秒、分、时、天等信息,完成P1-P9共9段数据的解码提取。
S23、检验解码数据的合法性,若合法,输出时间数据,否则丢弃。
所述步骤S3输出PPS信号,包括以下步骤:
S31、确认帧起始位置,主控制模块向计数器2模块、计数器4模块发出开始计数信号;计数器4模块在未收到计数器3模块的计数结束信号时不启动计数。
若连续两个码元均为P码,则第二个P码为PR-帧参考标志,随即向计数器2模块发出开始计数信号;
S32、以本地晶振测量的一帧数据的持续时长;
S321、计数器2模块以计数器1模块的当前计数值为初始值、以160MHz的频率持续计数到10ms时,停止计数并发出同步信号;
S322、计数器3模块检测到计数器2模块发出的同步信号,以160MHz的频率从零开始计数;
S323、重复步骤S31内容及步骤S321内容,计数器3模块在计数过程中检测到计数器2模块发出的同步信号,停止计数;获得以本地晶振测量的一帧数据的持续时长。
S33、确认步骤S32中获得的计数器3模块计数值N3是否满足误差要求,若满足,将其作为计数器4模块的最大计数值N4max;否则丢弃数据,返回步骤S31;
S34、生成PPS信号;计数器4模块检测到计数器3模块的停止计数信号,同时收到主控制模块发来的开始计数信号后,以计数器1模块的当前计数值为初始值、以160MHz的频率开始计数,计数到步骤S33中获得的计数器4模块的最大计数值N4max时,计数值清零,输出与准时沿同步的PPS信号。
S35、重复步骤S34,持续向外输出与准时沿同步的PPS信号。
与现有技术相比,本发明具有如下技术效果:
通过采用本地晶振测量一帧数据的时长,实现了解码出的PPS信号与IRIG-B码的高精度同步。
计数器1模块设置有高电平时长阈值,计数器3模块设置有允许误差范围,实现了解码过程的高可靠性和高抗干扰性。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种IRIG-B码的解码设备,其特征在于,包括:主控制模块、计数器1模块、计数器2模块、计数器3模块、计数器4模块;所述计数器1模块、计数器2模块、计数器3模块、计数器4模块分别与所述主控制模块电连接;所述计数器3模块还与所述计数器2模块和计数器4模块电连接;所述计数器1模块设有溢出标志;
所述主控制模块用于检测IRIG-B码的上升沿和下降沿,并向计数器1模块、计数器2模块、计数器4模块发送开始计数及停止计数指令;读取、记录计数器1模块、计数器2模块、计数器3模块、计数器4模块的计数数值并进行分析处理;判断码元类别,检验解码数据的合法性,并输出时间数据;
当检测到上升沿时,向计数器1模块发送开始计数信号;
当检测到下降沿或者计数器1的溢出标志时,向计数器1模块发送停止计数信号;
读取计数器1模块的计数值N1并判断码元类别;
当检测连续两个P码时,向计数器2模块和计数器4模块发出开始计数信号;
读取计数器3模块的计数值N3并判断其是否在允许的误差范围内,若在允许的误差范围内,则将计数器3模块的计数值N3设为计数器4模块的最大计数值N4max,否则将数据丢弃。
2.根据权利要求1所述的IRIG-B码的解码设备,其特征在于,所述计数器1模块用于记录码元高电平的持续时长;在收到所述主控制模块发来的开始计数信号后,从零开始、以频率A计数,当收到主控制模块发来的停止计数指令时停止计数,获得计数器1模块的计数值N1;当计数达到设定阈值时标记所述溢出标志;所述频率A大于100MHz。
3.根据权利要求2所述的IRIG-B码的解码设备,其特征在于,所述计数器2模块用于输出比准时沿延后T的同步信号;在收到所述主控制模块发来的的开始计数信号后,以计数器1模块当前计数值为初值,以频率A计数,计数到T时,停止计数,并输出同步信号,其中所述T大于8.5ms,小于10.5ms。
4.根据权利要求3所述的IRIG-B码的解码设备,其特征在于,所述计数器3模块用于以本地晶振测量相邻两个所述同步信号之间的时间差;当检测到同步信号时,所述计数器3模块从零开始、以频率A计数,当检测到下一个同步信号时停止计数,产生测量计数结束信号,获得计数器3模块的计数值N3。
5.根据权利要求4所述的IRIG-B码的解码设备,其特征在于,所述计数器4模块用于输出与准时沿同步的PPS信号;当检测到计数器3模块的测量计数结束信号,同时收到所述主控制模块发来的开始计数信号后,以计数器1模块的当前计数值为初始值、以频率A开始计数,当计数到计数器4模块的最大计数值N4max时计数归零,输出与准时沿同步的PPS信号。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910765111.4A CN110445572B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码设备及方法 |
CN202011357913.0A CN112468253B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910765111.4A CN110445572B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码设备及方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011357913.0A Division CN112468253B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110445572A CN110445572A (zh) | 2019-11-12 |
CN110445572B true CN110445572B (zh) | 2020-12-11 |
Family
ID=68436449
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910765111.4A Active CN110445572B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码设备及方法 |
CN202011357913.0A Active CN112468253B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011357913.0A Active CN112468253B (zh) | 2019-08-19 | 2019-08-19 | 一种irig-b码的解码方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN110445572B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112987545B (zh) * | 2021-03-29 | 2022-07-29 | 南方电网数字电网研究院有限公司 | 时间信号码元识别方法、装置及时间***设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103427842A (zh) * | 2013-08-07 | 2013-12-04 | 上海交通大学 | 高精度时间传递编码与解码方法及其编码与解码装置 |
CN104991440A (zh) * | 2015-07-14 | 2015-10-21 | 中北大学 | 高精度irig-b(ac)码解调方法及装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101051836B (zh) * | 2007-03-30 | 2012-01-11 | 北京中星微电子有限公司 | 传输流解码与编码定时同步的装置及方法 |
US8867520B2 (en) * | 2008-03-07 | 2014-10-21 | Charles Nicholls | Using a network frequency reference to augment timing Synchronization in a wireless base station |
CN102591195A (zh) * | 2012-03-23 | 2012-07-18 | 河南森海电气有限公司 | 一种互备双时钟的互检方法及一种对时装置 |
CN103152117B (zh) * | 2012-09-14 | 2016-05-18 | 南京航空航天大学 | 一种嵌入式高精度网络时间服务器*** |
CN102882626A (zh) * | 2012-10-24 | 2013-01-16 | 南京澳德思电气有限公司 | 融合b码解码技术的ieee1588智能电网时间传输方法与装置 |
-
2019
- 2019-08-19 CN CN201910765111.4A patent/CN110445572B/zh active Active
- 2019-08-19 CN CN202011357913.0A patent/CN112468253B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103427842A (zh) * | 2013-08-07 | 2013-12-04 | 上海交通大学 | 高精度时间传递编码与解码方法及其编码与解码装置 |
CN104991440A (zh) * | 2015-07-14 | 2015-10-21 | 中北大学 | 高精度irig-b(ac)码解调方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112468253B (zh) | 2022-11-29 |
CN112468253A (zh) | 2021-03-09 |
CN110445572A (zh) | 2019-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1267172B1 (en) | Apparatus and method for spectrum analysis-based serial data jitter measurement | |
CN104991440B (zh) | 高精度irig‑b(ac)码解调方法及装置 | |
CN107070743B (zh) | 一种can总线负载率检测方法及装置 | |
US7492846B2 (en) | Standard wave receiver and time code decoding method | |
CN106341212B (zh) | 一种实现多类型时间信号自辨识和检测的装置和方法 | |
CN101630142B (zh) | 时刻信息取得装置以及电波表 | |
CN110445572B (zh) | 一种irig-b码的解码设备及方法 | |
CN113938361B (zh) | 一种通信编码防干扰方法、***及存储介质 | |
US8264915B2 (en) | Time information-acquiring apparatus and radio wave timepiece | |
CN108964868B (zh) | 一种基于fpga的超高频rfid读写器米勒副载波解码方法 | |
CN114138055B (zh) | 一种直流b码转换为电力***串口时间报文的方法及其装置 | |
CN108512552A (zh) | 一种曼彻斯特码的解码***及解码方法 | |
US20050147080A1 (en) | Radio-controlled clock and method for determining the beginning of a second from a transmitted time signal | |
JP4752916B2 (ja) | 時刻情報取得装置、および、電波時計 | |
CN112987545B (zh) | 时间信号码元识别方法、装置及时间***设备 | |
CN104270155B (zh) | 一种曼彻斯特码流接收抗干扰比特解析方法 | |
CN113673110A (zh) | 一种晶振时钟修正方法、装置、设备和介质 | |
CN101582738B (zh) | 一种传输链路中误帧率的测量装置及方法 | |
CN112765073A (zh) | 一种数据采样方法、***、存储介质以及计算机设备 | |
CN115834308A (zh) | 一种跨时域通讯可纠错的曼彻斯特解码方法 | |
JP4905536B2 (ja) | 時刻情報取得装置、および、電波時計 | |
CN211406003U (zh) | 一种曼彻斯特码的解码*** | |
CN211018863U (zh) | Bmc码的解码*** | |
JP4905531B2 (ja) | 時刻情報取得装置、および、電波時計 | |
CN110266466B (zh) | 一种串行差分非归零码识别方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |