CN110416286B - 一种显示面板、其制作方法及显示装置 - Google Patents

一种显示面板、其制作方法及显示装置 Download PDF

Info

Publication number
CN110416286B
CN110416286B CN201910695857.2A CN201910695857A CN110416286B CN 110416286 B CN110416286 B CN 110416286B CN 201910695857 A CN201910695857 A CN 201910695857A CN 110416286 B CN110416286 B CN 110416286B
Authority
CN
China
Prior art keywords
ohmic contact
doped region
lightly doped
display panel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910695857.2A
Other languages
English (en)
Other versions
CN110416286A (zh
Inventor
马涛
***
杨成绍
季雨
刘胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910695857.2A priority Critical patent/CN110416286B/zh
Publication of CN110416286A publication Critical patent/CN110416286A/zh
Priority to US16/825,999 priority patent/US11222983B2/en
Application granted granted Critical
Publication of CN110416286B publication Critical patent/CN110416286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示面板、其制作方法及显示装置，该显示面板，包括：衬底基板，位于衬底基板之上的薄膜晶体管；其中，薄膜晶体管，包括：栅极，与栅极绝缘设置的有源层，与有源层直接接触电连接且相对设置的两个欧姆接触部；欧姆接触部分为第一区域和第二区域；第一区域在衬底基板上的正投影与栅极在衬底基板上的正投影互不交叠；第二区域在衬底基板上的正投影与栅极在衬底基板上的正投影具有交叠区域；欧姆接触部在第一区域包括第一轻掺杂区。通过在欧姆接触部的第一区域设置第一轻掺杂区，使栅极未遮挡的位置处的载流子浓度降低，可有效降低漏电流，并且，增加了沟道长度，也对漏电流有一定降低作用。

Description

一种显示面板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤指一种显示面板、其制作方法及显示装置。
背景技术
随着显示技术的快速发展，目前高分辨率的显示产品成为市场主流趋势，其中薄膜晶体管(Thin-film transistor，TFT)的特性是影响产品分辨率的关键因素，薄膜晶体管的漏电流大小直接影响显示面板的质量。
在薄膜晶体管器件中具有重掺杂的欧姆接触部，薄膜晶体管在使用过程中，光照射向薄膜晶体管的欧姆接触部，晶界处载流子在电场、光照作用下发射至漏极，漏电流较大，使输入图像不能保持到下一个信号进来，导致显示画面出现不良。
发明内容
本发明实施例提供一种显示面板、其制作方法及显示装置，用以解决现有技术中存在的薄膜晶体管的漏电流较大导致的显示画面不良的问题。
第一方面，本发明实施例提供了一种显示面板，包括：衬底基板，位于所述衬底基板之上的薄膜晶体管；其中，
所述薄膜晶体管，包括：栅极，与所述栅极绝缘设置的有源层，与所述有源层直接接触电连接且相对设置的两个欧姆接触部；
所述欧姆接触部分为第一区域和第二区域；所述第一区域在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影互不交叠；所述第二区域在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影具有交叠区域；
所述欧姆接触部在所述第一区域包括第一轻掺杂区。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述第一轻掺杂区位于所述欧姆接触部的外侧边处。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述欧姆接触部在所述第二区域包括第二轻掺杂区。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述第二轻掺杂区位于所述欧姆接触部的外侧边处。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述第二轻掺杂区位于所述欧姆接触部内部，并与所述第一轻掺杂区连接。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，还包括：源极和漏极；
所述有源层通过一个所述欧姆接触部与所述源极电连接，所述有源层通过另一个所述欧姆接触部与所述漏极电连接；
在所述薄膜晶体管中，两个所述欧姆接触部对称设置。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述欧姆接触部为N型半导体材料。
第二方面，本发明实施例提供了一种上述显示面板的制作方法，包括：
在衬底基板之上形成有源层的图形；
在所述有源层的图形之上形成欧姆接触部，并对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区；
对所述欧姆接触部进行图形化。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区的同时，还包括：
形成第二轻掺杂区。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述对所述欧姆接触部进行掺杂处理，包括：
对所述欧姆接触部除将要形成的所述第一轻掺杂区和所述第二轻掺杂区以外的区域进行遮挡，对所述欧姆接触部进行轻掺杂处理；
对所述欧姆接触部的所述第一轻掺杂区和所述第二轻掺杂区进行遮挡，对所述欧姆接触部进行重掺杂处理。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述对所述欧姆接触部进行掺杂处理，包括：
对所述欧姆接触部进行轻掺杂处理；
对所述欧姆接触部的所述第一轻掺杂区和所述第二轻掺杂区进行遮挡，对所述欧姆接触部进行重掺杂处理。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述有源层的图形之上形成欧姆接触部，并对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区之后，以及所述在对所述欧姆接触部进行图形化之前，还包括：
形成分别与所述欧姆接触部电连接的源极和漏极；
所述在对所述欧姆接触部进行图形化，包括：
以所述源极和所述漏极的图形作为遮挡，对所述欧姆接触部进行刻蚀，并刻蚀部分所述有源层。
第三方面，本发明实施例提供了一种显示装置，包括：上述显示面板。
本发明有益效果如下：
本发明实施例提供的显示面板、其制作方法及显示装置，该显示面板，包括：衬底基板，位于衬底基板之上的薄膜晶体管；其中，薄膜晶体管，包括：栅极，与栅极绝缘设置的有源层，与有源层直接接触电连接且相对设置的两个欧姆接触部；欧姆接触部均为第一区域和第二区域；第一区域在衬底基板上的正投影与栅极在衬底基板上的正投影互不交叠；第二区域在衬底基板上的正投影与栅极在衬底基板上的正投影具有交叠区域；欧姆接触部在第一区域包括第一轻掺杂区。本发明实施例提供的显示面板中，通过在欧姆接触部中未被栅极遮挡的位置设置第一轻掺杂区，即在欧姆接触部的第一区域设置第一轻掺杂区，使栅极未遮挡的位置处的载流子浓度降低，因而在光照或电场的作用下，产生的光生载流子数量较少，从而减少了发射至漏极的载流子，可有效降低漏电流，另外，通过在欧姆接触部中设置第一轻掺杂区，相当于增加了沟道长度，也对漏电流有一定降低作用。
附图说明
图1为本发明实施例提供的显示面板的结构示意图之一；
图2为本发明实施例提供的显示面板的结构示意图之二；
图3为本发明实施例提供的显示面板的结构示意图之三；
图4为本发明实施例提供的显示面板的制作方法流程图；
图5为本发明实施中形成栅极后的显示面板的结构示意图；
图6为本发明实施例中形成有源层后的显示面板的结构示意图；
图7a至图7d为本发明实施例中一种掺杂处理方法中各步骤对应的结构示意图；
图8a至图8c为本发明实施例中另一种掺杂处理方法中各步骤对应的结构示意图；
图9为本发明实施例中形成源极和漏极后的显示面板的结构示意图；
图10为本发明实施例中对欧姆接触部进行图形化后的结构示意图。
具体实施方式
针对现有技术中存在的薄膜晶体管的漏电流较大导致的显示画面不良的问题，本发明实施例提供了一种显示面板、其制作方法及显示装置。
下面结合附图，对本发明实施例提供的显示面板、其制作方法及显示装置的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
第一方面，本发明实施例提供了一种显示面板，如图1所示，包括：衬底基板101，位于衬底基板101之上的薄膜晶体管102；其中，
薄膜晶体管102，包括：栅极201，与栅极绝缘设置的有源层202，与有源层202直接接触电连接且相对设置的两个欧姆接触部203；
欧姆接触部203分为第一区域A1和第二区域A2；第一区域A1在衬底基板101上的正投影与栅极201在衬底基板101上的正投影互不交叠；第二区域A2在衬底基板101上的正投影与栅极201在衬底基板101上的正投影具有交叠区域；
欧姆接触部203在第一区域A1包括第一轻掺杂区B1。
本发明实施例提供的显示面板中，通过在欧姆接触部中未被栅极遮挡的位置设置第一轻掺杂区，即在欧姆接触部的第一区域设置第一轻掺杂区，使栅极未遮挡的位置处的载流子浓度降低，因而在光照或电场的作用下，产生的光生载流子数量较少，从而减少了发射至漏极的载流子，可有效降低漏电流，另外，通过在欧姆接触部中设置第一轻掺杂区，相当于增加了沟道长度，也对漏电流有一定降低作用，从而可以确保输入的图像能够保持到下一个扫描信号进来，保证显示面板的显示画面良好。
本发明实施例提供的上述显示面板可以应用于液晶显示装置中，上述薄膜晶体管可以为驱动晶体管，也可以应用于有机电致发光显示装置中，上述薄膜晶体管可以为开关晶体管，此处不对薄膜晶体管的类型进行限定，并且，一般显示面板中可以具有多个薄膜晶体管，此处不对薄膜晶体管的数量进行限定。
如图1所示，欧姆接触部203的第二区域A2在衬底基板101上的正投影与栅极201在衬底基板101上的正投影具有交叠区域，栅极201可以遮挡从衬底基板101一侧射向显示面板内部的光线，例如图中的光线a和光线b，因而，欧姆接触部203的第二区域A2不会被从衬底基板101一侧射入的光线照射而产生光生载流子。通过在欧姆接触部203的第一区域A1中设置第一轻掺杂区B1，可以减少从衬底基板101一侧射向显示面板内部的光线照射第一区域A1产生的光生载流子，从而可以降低漏电流。
在实际应用中，在欧姆接触部203中还具有重掺杂区，以保证有源层202与源极204(或漏极205)具有良好的接触。
在具体工艺过程中，可以采用MLA(Micro Lens Array)技术制作有源层202，MLA技术是指通过多组微透镜叠加，实现高能量密度激光的出射，具体地，在栅极绝缘层206之上采用非晶硅(a-Si)形成有源层，采用多组微透镜叠加构成的掩膜版对有源层进行晶化，被激光光束照射的发生熔融再结晶，选择性的将薄膜晶体管的沟道区域由非晶硅转化为多晶硅(p-Si)，以提升有源层的迁移率。
具体地，本发明实施例提供的上述显示面板中，如图1所示，上述第一轻掺杂区B1位于欧姆接触部203的外侧边处。
由于，第一轻掺杂区B1位于第一区域A1中，因而，将第一轻掺杂区B1设置于欧姆接触部203的外侧边处，可以理解为，将第一轻掺杂区B1设置在图中靠左侧的欧姆接触部203的左侧，或靠右侧的欧姆接触部203的右侧。从图1中可明显看出，相比于欧姆接触部203的第一区域A1中的其他区域，欧姆接触部203在外侧边处与源极204(或漏极205)的接触面积较大，因而，将第一轻掺杂区B1设置在欧姆接触部203的外侧边处，可以进一步降低漏电流。
进一步地，本发明实施例提供的上述显示面板中，如图2所示，欧姆接触部203在第二区域A2包括第二轻掺杂区B2。
通过在欧姆接触部203的第二区域A2设置第二轻掺杂区B2，可以进一步降低漏电流。并且，通过在欧姆接触部中设置第二轻掺杂区B2，也进一步增加了沟道长度，进一步降低漏电流，从而可以确保输入的图像能够保持到下一个扫描信号进来，保证显示面板的显示画面良好。
具体地，本发明实施例提供的上述显示面板中，如图2所示，第二轻掺杂区B2位于欧姆接触部203的外侧边处。
由于，第二轻掺杂区B2位于欧姆接触部203的第二区域A2，因而，将第二轻掺杂区B2设置于欧姆接触部203的外侧边处，可以理解为，将第二轻掺杂区B2设置于图2中靠左侧的欧姆接触部203的右侧，或靠右侧的欧姆接触部203的左侧。如图2所示，从钝化层207一侧射入到显示面板内的光线(如光线c和光线d)容易射到欧姆接触部203在第二区域A2一侧的外侧边处，因而将第二轻掺杂区B2设置于欧姆接触部203的外侧边处，可以减少光线c和光线d射向第二区域A2产生的光生载流子，从而可以进一步有效降低漏电流。
在具体实施时，本发明实施例提供的上述显示面板中，如图3所示，第二轻掺杂区B2位于欧姆接触部203内部，并与第一轻掺杂区B1连接。
参照图3，以左侧的欧姆接触部203为例，第二轻掺杂区B2位于第二区域A2的左侧边缘处，第一轻掺杂区B1位于第一区域A1的右侧边缘处，因而第一轻掺杂区B1与第二轻掺杂区B2在第一区域A1与第二区域A2交界的位置处相连，在具体工艺过程中，可以采用同一掺杂工艺形成第一轻掺杂区B1和第二轻掺杂区B2构成的轻掺杂区，也就是说，第一轻掺杂区B1和第二轻掺杂区B2构成的轻掺杂区的可以一部分被栅极201遮挡另一部分未被栅极201遮挡，从而可以使未被栅极遮挡的轻掺杂区的面积最大化，有效降低漏电流。
在实际应用中，本发明实施例提供的上述显示面板中，如图1至图3所示，薄膜晶体管102，还包括：源极204和漏极205；
有源层202通过一个欧姆接触部203与源极204电连接，有源层202通过另一个欧姆接触部203与漏极205电连接；
在薄膜晶体管102中，两个欧姆接触部203对称设置。
将两个欧姆接触部203对称设置，可以理解为，两个欧姆接触部203中的第一轻掺杂区B1的位置对称设置，两个欧姆接触部203中的第二轻掺杂区B2的位置对称设置。从而，可以使两个欧姆接触部中的载流子浓度分布大致相同，使薄膜晶体管具有较好的性能。
应该说明的是，在本发明实施例中，如图2和图3所示，在欧姆接触部203中设置第一轻掺杂区B1和第二轻掺杂区B2，需要满足欧姆接触部203还包括除第一轻掺杂区B1和第二轻掺杂区B2之外的重掺杂区，以保证有源层与源极(或漏极)能够良好接触。
具体地，本发明实施例提供的上述显示面板中，上述欧姆接触部为N型半导体材料。在具体实施时，可以根据实际需要来确定欧姆接触部的类型，例如欧姆接触部也可以为P型半导体材料，此处不做限定。
第二方面，基于同一发明构思，本发明实施例提供了一种上述显示面板的制作方法，由于该制作方法解决问题的原理与上述显示面板相似，因此该制作方法的实施可以参见上述显示面板的实施，重复之处不再赘述。
本发明实施例提供了一种上述显示面板的制作方法，如图4所示，包括：
S301、结合图6，在衬底基板101之上形成有源层202的图形；
S302、在有源层202的图形之上形成欧姆接触部203，并对欧姆接触部203进行掺杂处理，以形成第一轻掺杂区B1，如图7d所示；
S303、对欧姆接触部203进行图形化，得到如图10所示的结构。
本发明实施例提供的上述制作方法中，通过对欧姆接触部进行掺杂处理，在欧姆接触部中未被栅极遮挡的位置形成第一轻掺杂区，使栅极未遮挡的位置处的载流子浓度降低，因而在光照或电场的作用下，产生的光生载流子数量较少，从而减少了发射至漏极的载流子，可有效降低漏电流，并且，也增加了沟道长度，也对漏电流有一定降低作用，从而可以确保输入的图像能够保持到下一个扫描信号进来，保证显示面板的显示画面良好。
具体地，上述步骤S301之前，还包括：如图5所示，在衬底基板101之上形成栅极201的图形，如图6所示，在栅极201所在膜层之上形成栅极绝缘层206。
同样参照图6，上述步骤S301中，在栅极绝缘层206之上采用非晶硅(a-Si)形成有源层，采用多组微透镜叠加构成的掩膜版对有源层进行晶化，被激光光束照射的发生熔融再结晶，选择性的将薄膜晶体管的沟道区域由非晶硅转化为多晶硅(p-Si)，以提升有源层的迁移率。
进一步地，本发明实施例提供的上述制作方法中，在上述步骤S302中，在对欧姆接触部进行掺杂处理，以形成第一轻掺杂区的同时，还可以包括：
形成第二轻掺杂区。
在掺杂处理过程中，同时形成第一轻掺杂区和第二轻掺杂区，可以节省一次掺杂工艺，节约制作成本。
在上述步骤S302中，如图7a所示，可以采用非晶硅材料形成欧姆接触部203，并且在有源层202的图形之上形成的欧姆接触部203的图形与有源层202的图形一致，以免后续掺杂工艺对有源层202产生影响。
具体地，本发明实施例提供的上述制作方法中，上述步骤S302中，对欧姆接触部进行掺杂处理，可以包括：
如图7a所示，对欧姆接触部203除将要形成的第一轻掺杂区和第二轻掺杂区以外的区域进行遮挡，对欧姆接触部进行轻掺杂处理；如图7a中，采用掩膜版103对欧姆接触部203进行遮挡，经轻掺杂处理后，得到图7b所示的结构，即形成了第一轻掺杂区B1和第二轻掺杂区B2。
如图7c所示，对欧姆接触部203的第一轻掺杂区B1和第二轻掺杂区B2进行遮挡，对欧姆接触部203进行重掺杂处理。图中以掩膜版103对欧姆接触部203进行遮挡，经掺杂后得到如图7d所示的结构，在欧姆接触部203除第一轻掺杂区B1和第二轻掺杂区B2以外的区域形成了重掺杂区。
具体地，本发明实施例提供的上述制作方法中，上述步骤S302中，也可以采用以下步骤，对欧姆接触部进行掺杂处理，包括：
如图8a所示，对欧姆接触部203进行轻掺杂处理；图中以掩膜版103对除欧姆接触部203以外的区域进行遮挡，以对欧姆接触部203进行轻掺杂，得到如图8b所示的结构；
如图8c所示，对欧姆接触部203的第一轻掺杂区B1和第二轻掺杂区B2进行遮挡，对欧姆接触部203进行重掺杂处理，如图中以掩膜版103对欧姆接触部进行遮挡，经重掺杂处理后得到图7d所示的结构。
在具体实施时，本发明实施例提供的上述制作方法中，上述步骤S302之后，以及在上述步骤S303之前，可以还包括：
如图9所示，形成分别与欧姆接触部203电连接的源极204和漏极205；
上述步骤S303，可以包括：
以源极204和漏极205的图形作为遮挡，对欧姆接触部203进行刻蚀，并刻蚀部分有源层202，如图10所示。
在本发明实施例中，以源极和漏极作为遮挡对欧姆接触部进行刻蚀，无需采用掩膜版，降低了制作成本，并且，在刻蚀过程中，刻蚀部分有源层，可以防止源极和漏极电连接，提高薄膜晶体管的性能。
在上述步骤S303之后，还可以包括：在源极204所在的膜层之上形成钝化层207的图形，以得到图2所示的结构。
应该说明的是，在本发明实施例提供的制作方法中，图7a至图7d，以及图8a至图8c，图9以及图10中均以制作图2所示的结构为例进行示意，在具体实施时，制作其他结构的显示面板可根据第一轻掺杂区和第二轻掺杂区的实际图形的形状，来调整掩膜版的图形，具体的制作步骤可按上述步骤执行。
第三方面，基于同一发明构思，本发明实施例提供了一种显示装置，包括上述显示面板，该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
本发明实施例提供的显示面板、其制作方法及显示装置，通过在欧姆接触部中未被栅极遮挡的位置设置第一轻掺杂区，即在欧姆接触部的第一区域设置第一轻掺杂区，使栅极未遮挡的位置处的载流子浓度降低，因而在光照或电场的作用下，产生的光生载流子数量较少，从而减少了发射至漏极的载流子，可有效降低漏电流，另外，通过在欧姆接触部中设置第一轻掺杂区，相当于增加了沟道长度，也对漏电流有一定降低作用。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种显示面板，其特征在于，包括：衬底基板，位于所述衬底基板之上的薄膜晶体管；其中，
所述薄膜晶体管，包括：栅极，与所述栅极绝缘设置的有源层，与所述有源层直接接触电连接且相对设置的两个欧姆接触部；
所述欧姆接触部分为第一区域和第二区域；所述第一区域在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影互不交叠；所述第二区域在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影具有交叠区域；
所述欧姆接触部在所述第一区域包括第一轻掺杂区，所述欧姆接触部还包括重掺杂区，且所述第一区域的第一轻掺杂区位于所述重掺杂区远离有源层中心的一侧；
所述欧姆接触部在所述第二区域包括第二轻掺杂区。
2.如权利要求1所述的显示面板，其特征在于，所述第一轻掺杂区位于所述欧姆接触部的外侧边处。
3.如权利要求1所述的显示面板，其特征在于，所述第二轻掺杂区位于所述欧姆接触部的外侧边处。
4.如权利要求1所述的显示面板，其特征在于，所述第二轻掺杂区位于所述欧姆接触部内部，并与所述第一轻掺杂区连接。
5.如权利要求1所述的显示面板，其特征在于，所述薄膜晶体管，还包括：源极和漏极；
所述有源层通过一个所述欧姆接触部与所述源极电连接，所述有源层通过另一个所述欧姆接触部与所述漏极电连接；
在所述薄膜晶体管中，两个所述欧姆接触部对称设置。
6.如权利要求1所述的显示面板，其特征在于，所述欧姆接触部为N型半导体材料。
7.一种如权利要求1～6任一项所述的显示面板的制作方法，其特征在于，包括：
在衬底基板之上形成有源层的图形；
在所述有源层的图形之上形成欧姆接触部，并对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区；
对所述欧姆接触部进行图形化。
8.如权利要求7所述的制作方法，其特征在于，在对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区的同时，还包括：
形成第二轻掺杂区。
9.如权利要求8所述的制作方法，其特征在于，所述对所述欧姆接触部进行掺杂处理，包括：
对所述欧姆接触部除将要形成的所述第一轻掺杂区和所述第二轻掺杂区以外的区域进行遮挡，对所述欧姆接触部进行轻掺杂处理；
对所述欧姆接触部的所述第一轻掺杂区和所述第二轻掺杂区进行遮挡，对所述欧姆接触部进行重掺杂处理。
10.如权利要求8所述的制作方法，其特征在于，所述对所述欧姆接触部进行掺杂处理，包括：
对所述欧姆接触部进行轻掺杂处理；
对所述欧姆接触部的所述第一轻掺杂区和所述第二轻掺杂区进行遮挡，对所述欧姆接触部进行重掺杂处理。
11.如权利要求7所述的制作方法，其特征在于，所述在所述有源层的图形之上形成欧姆接触部，并对所述欧姆接触部进行掺杂处理，以形成第一轻掺杂区之后，以及所述对所述欧姆接触部进行图形化之前，还包括：
形成分别与所述欧姆接触部电连接的源极和漏极；
所述对所述欧姆接触部进行图形化，包括：
以所述源极和所述漏极的图形作为遮挡，对所述欧姆接触部进行刻蚀，并刻蚀部分所述有源层。
12.一种显示装置，其特征在于，包括：如权利要求1～6任一项所述的显示面板。
CN201910695857.2A 2019-07-30 2019-07-30 一种显示面板、其制作方法及显示装置 Active CN110416286B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910695857.2A CN110416286B (zh) 2019-07-30 2019-07-30 一种显示面板、其制作方法及显示装置
US16/825,999 US11222983B2 (en) 2019-07-30 2020-03-20 Display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910695857.2A CN110416286B (zh) 2019-07-30 2019-07-30 一种显示面板、其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN110416286A CN110416286A (zh) 2019-11-05
CN110416286B true CN110416286B (zh) 2023-07-18

Family

ID=68364319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910695857.2A Active CN110416286B (zh) 2019-07-30 2019-07-30 一种显示面板、其制作方法及显示装置

Country Status (2)

Country Link
US (1) US11222983B2 (zh)
CN (1) CN110416286B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716271A (zh) * 2013-12-12 2015-06-17 昆山国显光电有限公司 一种半导体器件及其制备方法
CN105446000A (zh) * 2016-01-21 2016-03-30 武汉华星光电技术有限公司 护眼式液晶显示装置的制作方法
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105977307A (zh) * 2016-06-30 2016-09-28 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107154346A (zh) * 2017-05-19 2017-09-12 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN107204376A (zh) * 2017-05-26 2017-09-26 厦门天马微电子有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN107482066A (zh) * 2017-09-20 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置
CN109742088A (zh) * 2018-12-29 2019-05-10 武汉华星光电技术有限公司 一种tft阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2459667A (en) * 2008-04-29 2009-11-04 Sharp Kk Thin film transistor and active matrix display
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716271A (zh) * 2013-12-12 2015-06-17 昆山国显光电有限公司 一种半导体器件及其制备方法
CN105446000A (zh) * 2016-01-21 2016-03-30 武汉华星光电技术有限公司 护眼式液晶显示装置的制作方法
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105977307A (zh) * 2016-06-30 2016-09-28 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN107154346A (zh) * 2017-05-19 2017-09-12 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN107204376A (zh) * 2017-05-26 2017-09-26 厦门天马微电子有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN107482066A (zh) * 2017-09-20 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置
CN109742088A (zh) * 2018-12-29 2019-05-10 武汉华星光电技术有限公司 一种tft阵列基板

Also Published As

Publication number Publication date
CN110416286A (zh) 2019-11-05
US20210036161A1 (en) 2021-02-04
US11222983B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
US10818797B2 (en) Thin film transistor and method of fabricating the same, array substrate and display device
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US10224416B2 (en) Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device
US20160276376A1 (en) Array substrate, method for fabricating the same, and display device
CN108735819B (zh) 低温多晶硅薄膜晶体管及其制造方法、显示基板
KR101432716B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR20180098621A (ko) 저온 폴리실리콘 어레이 기판의 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US9651839B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US11374131B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
CN110416286B (zh) 一种显示面板、其制作方法及显示装置
US20220320269A1 (en) Display device, array substrate, thin film transistor and fabrication method thereof
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US10290655B2 (en) Low temperature polysilicon array substrate and method for manufacturing the same
US9496294B2 (en) Array substrate, manufacturing method and display device
US20220406945A1 (en) Thin film transistor, display substrate and display device
CN108257975B (zh) 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法
JP3934173B2 (ja) 表示装置
CN113054035A (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
JP3293568B2 (ja) 薄膜トランジスタ
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
CN115440823A (zh) 一种薄膜晶体管及制备方法、阵列基板、显示装置
KR20060104588A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20040048755A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 및 그제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant