CN110400749A - 一种改善晶圆表面微颗粒残留的方法 - Google Patents

一种改善晶圆表面微颗粒残留的方法 Download PDF

Info

Publication number
CN110400749A
CN110400749A CN201910643539.1A CN201910643539A CN110400749A CN 110400749 A CN110400749 A CN 110400749A CN 201910643539 A CN201910643539 A CN 201910643539A CN 110400749 A CN110400749 A CN 110400749A
Authority
CN
China
Prior art keywords
crystal column
layer
column surface
wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910643539.1A
Other languages
English (en)
Inventor
聂钰节
聂珊珊
钱洋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910643539.1A priority Critical patent/CN110400749A/zh
Publication of CN110400749A publication Critical patent/CN110400749A/zh
Priority to US16/688,059 priority patent/US20210020466A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/022Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007Holding mechanisms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3341Reactive etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种改善晶圆表面微颗粒残留的方法,包括:首先提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,晶圆上设有半导体结构,半导体结构处于第一层金属沟槽刻蚀完成的工序状态;然后在晶圆表面形成聚合物保护层;接着在等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;最后停止通入所述等离子体源,静置晶圆。本发明通过在第一层金属沟槽刻蚀工艺对沟槽刻蚀结束后,在后续工艺处理过程中,使用沉积聚合物的气体源在晶圆表面形成一层保护层,在随后的去静电过程中使用大分子气体源辅助去静电工艺,将腔体中的细小颗粒吸附带出刻蚀腔体,解决由于晶圆去电荷过程中带来的颗粒附着物。

Description

一种改善晶圆表面微颗粒残留的方法
技术领域
本发明涉及半导体制造领域,特别是涉及一种改善晶圆表面微颗粒残留的方法。
背景技术
第一道金属连接层是第一层连接金属钨接触孔栓塞的金属层,为单大马士革结构,主要作用是将前段器件局部连接并引出。随着集成电路技术节点逐渐发展到90nm以后,第一金属连接层刻蚀技术也从传统的光刻胶作为阻挡层的两道刻蚀技术发展采用“三明治”结构得多层掩膜一站式刻蚀技术,再到以金属TiN等作为阻挡层的一站式分立刻蚀技术。
当以金属TiN等作为第一层金属沟槽的硬质掩膜技术进行刻蚀工艺时,由于金属掩膜材质的特殊性,在第一层金属沟槽刻蚀完以后,晶圆去电荷过程中很容易吸附腔体内壁的刻蚀副产物。第一层金属连接层是集成电路外接信号经过金属布线传递进入器件之前的最后一道“闸口”,并且第一层金属连接层还是后段工艺中特征尺寸最小的工艺,由于重要性,工艺整合上对其刻蚀工艺提出了严格要求,除了特征尺寸和沟槽形貌的控制严格外,对刻蚀缺陷也有严格的要求。
在大规模量产过程中,第一层金属沟槽刻蚀作业腔体随着作业时数和晶圆数不断增加,腔体表面累积的聚合物会越来越多,一般都是通过自清洁工艺在晶圆批次与批次之间和晶圆与晶圆之间进行自清洁,但是过多的自清洁工艺一是会严重损伤腔体部件,特别是静电吸盘,会带来更大密度的缺陷源,二是会导致严重的产能损失,作业成本不断上升。为保证在产品质量和产量上的稳定,需要亟需解决高作业时数下产生的颗粒源。
因此,需要提供一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种改善第一层金属沟槽刻蚀后晶圆表面微颗粒残留的方法,用于解决现有技术中在大规模量产过程中,第一层金属沟槽刻蚀作业腔体随着作业时数和晶圆数不断增加,腔体表面累积的聚合物会越来越多,自清洁工艺严重损伤腔体部件,带来更大密度的缺陷源,并导致严重的产能损失,作业成本不断上升的问题。
为实现上述目的及其他相关目的,本发明提供改善晶圆表面微颗粒残留的方法,所述方法至少包括以下步骤:步骤一、提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,所述晶圆上设有半导体结构,所述半导体结构处于第一层金属沟槽刻蚀完成的工序状态;步骤二、在所述晶圆表面形成聚合物保护层;步骤三、在所述等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;步骤四、停止通入所述等离子体源,静置所述晶圆。
优选地,步骤一中所述半导体结构中的所述第一层金属采用包含TiN的阻挡层进行刻蚀。
优选地,所述半导体结构的所述第一层金属刻蚀流程包括:1、提供层叠结构;2、在所述层叠结构表面涂光刻胶;3、按照版图曝光、显影并刻蚀所述层叠结构,暴露出所述第一层金属形成沟槽。
优选地,所述层叠结构自下而上依次为:层间介质层及位于该层间介质层中的第一层金属、掺杂碳化硅薄膜层、低介电常数的碳化硅层、TEOS层、TiN层、等离子体增强氧化层、底部抗反射层。
优选地,所述半导体结构的所述第一层金属刻蚀流程中,刻蚀所述层叠结构的方法为:首先沿显影后的光刻胶边缘刻蚀所述底部抗反射层、等离子体增强氧化层、TiN层以及TEOS层形成沟槽,所述TEOS层为刻蚀停止层;之后去除刻蚀后所述等离子体增强氧化层表面剩余的光刻胶和底部抗反射层;接着继续沿所述沟槽刻蚀所述低介电常数的碳化硅层以及掺杂碳化硅薄膜层,直至暴露出所述第一层金属为止。
优选地,所述层叠结构中的第一层金属材料为钨。
优选地,步骤一中的所述等离子反应刻蚀腔体中设有静电吸盘,所述晶圆位于所述静电吸盘上。
优选地,步骤二中在所述晶圆表面形成聚合物保护层的方法为:在所述晶圆表面沉积重聚合物气体源,形成所述聚合物保护层。
优选地,所述重聚合物气体源为CH4。
优选地,步骤三中在所述等离子反应刻蚀腔体中通入等离子体源并去除晶圆表面电荷的方法为:在所述等离子反应刻蚀腔体中通入等离子体源的同时将所述静电吸盘施加反向电压,去除所述晶圆表面的电荷。
优选地,步骤三中在所述等离子反应刻蚀腔体中通入的等离子体源为大分子惰性气体。
优选地,所述大分子惰性气体为Ar。
优选地,步骤四中停止通入所述等离子体源通过先关闭所述等离子反应刻蚀腔体中的射频,之后将所述晶圆静置于所述静电吸盘上。
优选地,该方法还包括:步骤五、将载有所述晶圆的静电吸盘抬升,并保持抬升速率稳定;步骤六、将所述晶圆传出所述等离子反应刻蚀腔体。
优选地,该方法用于关尺寸小于90nm的技术节点。
如上所述,本发明的改善晶圆表面微颗粒残留的方法,具有以下有益效果:本发明的改善晶圆表面微颗粒残留的方法,通过在第一层金属沟槽刻蚀工艺对沟槽刻蚀结束后,在后续工艺处理过程中,使用沉积聚合物的气体源在晶圆表面形成一层保护层,在随后的去静电过程中使用大分子气体源辅助去静电工艺,将腔体中的细小颗粒吸附带出刻蚀腔体,解决由于晶圆去电荷过程中带来的颗粒附着物。
附图说明
图1显示为本发明中在晶圆表面形成聚合物保护层的示意图;
图2显示为本发明中半导体结构表面形成聚合物保护层的结构示意图;
图3显示为本发明中在等离子反应刻蚀腔体中通入等离子体源去除晶圆表面电荷的示意图;
图4显示为本发明中关闭射频后静置晶圆的示意图;
图5显示为没有采用本发明的改善晶圆表面微颗粒残留的方法之前晶圆表面颗粒示意图;
图6显示为采用本发明的改善晶圆表面微颗粒残留的方法之后晶圆表面示意图;
图7显示为本发明的改善晶圆表面微颗粒残留的方法流程图;
图8显示为本发明的半导体结构示意图;
图9至图11显示为本发明的半导体结构中阻挡层刻蚀的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种改善晶圆表面微颗粒残留的方法,参考图7,图7显示为本发明的改善晶圆表面微颗粒残留的方法流程图。本实施例中所述改善晶圆表面微颗粒残留的方法包括以下步骤:
步骤一、提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,所述晶圆上设有半导体结构,所述半导体结构处于第一层金属沟槽刻蚀完成的工序状态;也就是说,本发明中的所述半导体结构为完成了第一层金属沟槽刻蚀后的结构,所述第一层金属沟槽刻蚀后需要对作业腔进行清洁,去除刻蚀后产生的颗粒污染物。本实施例中,步骤一中的所述等离子反应刻蚀腔体中设有静电吸盘,所述晶圆位于所述静电吸盘上。位于静电吸盘上的晶圆在刻蚀后,会产生颗粒附着物,需要采用本发明的方法先对晶圆表面的刻蚀污染物进行去除,避免对静电吸盘以及刻蚀腔体产生污染。
步骤二、在所述晶圆表面形成聚合物保护层;参考图1,图1显示为本发明中在晶圆表面形成聚合物保护层的示意图。本实施例中,步骤二中在所述晶圆表面形成聚合物保护层的方法为:在所述晶圆表面沉积重聚合物气体源,形成所述聚合物保护层。该步骤中所述重聚合物气体源为CH4。图1中,所述晶圆置于所述静电吸盘上,在所述晶圆的半导体结构第一层金属沟槽进行刻蚀工艺后,以及该半导体结构去电荷之前使用重聚合物气体在所述晶圆的表面形成一层聚合物保护层,保护后续等离子体辅助去电荷过程中的等离子体损伤并隔绝水汽。
步骤三、在所述等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;该步骤用于辅助去除晶圆表面电荷。本实施例中,步骤三中在所述等离子反应刻蚀腔体中通入等离子体源并去除晶圆表面电荷的方法为:在所述等离子反应刻蚀腔体中通入等离子体源的同时将所述静电吸盘施加反向电压,去除所述晶圆表面的电荷。如图3所示,图3显示为本发明中在等离子反应刻蚀腔体中通入等离子体源去除晶圆表面电荷的示意图;由于所述静电吸盘表面存在电荷,将素数静电吸盘施加反向电压中和其表面电荷。该步骤中在所述等离子反应刻蚀腔体中通入的等离子体源为大分子惰性气体。进一步地,本实施例中所述大分子惰性气体为Ar,即为氩气。
步骤四、停止通入所述等离子体源,静置所述晶圆。本实施例中,步骤四中停止通入所述等离子体源需要先关闭所述等离子反应刻蚀腔体中的射频,之后将所述晶圆静置于所述静电吸盘上。也就是说,待所述静电吸盘表面的电荷被去除后,先将该等离子反应刻蚀腔体的射频关闭,停止通入氩气,之后再将所述晶圆静止放置于所述静电吸盘上。
本发明的改善晶圆表面微颗粒残留的方法还包括以下步骤:
步骤五、将载有所述晶圆的静电吸盘抬升,并保持抬升速率稳定;在所述静电吸盘被辅助去除电荷并且停止提供等离子体源,静止晶圆之后,所述静电吸盘表面以及所述等离子反应刻蚀腔体中的电荷被绝大多数去除,在该步骤五中,将所述静电吸盘抬升用于后续晶圆的传出。并且在所述静电吸盘抬升的过程中,保持抬升速率稳定,以匀速抬升,避免损坏晶圆。
步骤六、将所述晶圆传出所述等离子反应刻蚀腔体。在所述晶圆表面沉积聚合物保护层的目的达到后,并且去除所述等离子反应刻蚀腔体中静电吸盘上的电荷之后,所述晶圆别传出作业腔,改善了晶圆表面的颗粒残留。
本发明的改善晶圆表面微颗粒残留的方法用于关尺寸小于90nm的技术节点。关键尺寸小于90nm的工艺,由于金属掩膜材质的特殊性,在第一层金属沟槽刻蚀完以后,晶圆去电荷过程中很容易吸附腔体内壁的刻蚀副产物,因此,适用本发明的所述方法。
实施例二
参考图2,图2显示为本发明中半导体结构表面形成聚合物保护层的结构示意图。本发明的步骤二在所述晶圆表面形成聚合物保护层的同时,在所述半导体结构的表面形成聚合物保护层。
本发明提供一种改善晶圆表面微颗粒残留的方法,参考图7,图7显示为本发明的改善晶圆表面微颗粒残留的方法流程图。本实施例中所述改善晶圆表面微颗粒残留的方法包括以下步骤:
步骤一、提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,所述晶圆上设有半导体结构,所述半导体结构处于第一层金属沟槽刻蚀完成的工序状态;也就是说,本发明中的所述半导体结构为完成了第一层金属沟槽刻蚀后的结构,所述第一层金属沟槽刻蚀后需要对作业腔进行清洁,去除刻蚀后产生的颗粒污染物。本实施例中,步骤一中的所述等离子反应刻蚀腔体中设有静电吸盘,所述晶圆位于所述静电吸盘上。位于静电吸盘上的晶圆在刻蚀后,会产生颗粒附着物,需要采用本发明的方法先对晶圆表面的刻蚀污染物进行去除,避免对静电吸盘以及刻蚀腔体产生污染。
本实施例中,步骤一中所述半导体结构中的所述第一层金属采用包含TiN的阻挡层进行刻蚀。本实施例中金属TiN层作为其中一个阻挡层,对所述第一层金属进行一站式分立刻蚀。进一步地,所述半导体结构的所述第一层金属刻蚀流程包括:1、提供层叠结构;2、在所述层叠结构表面涂光刻胶;3、按照版图曝光、显影并刻蚀所述层叠结构,暴露出所述第一层金属形成沟槽。也就是说,在所述第一层金属上具有所述层叠结构,所述层叠结构由多层阻挡层构成,,在进行第一层金属刻蚀的过程中,首先提供位于所述第一层金属上的所述层叠结构,或者所述层叠结构是在所述第一层金属上依次自下而上层叠形成,之后在所述层叠结构的表面悬涂光刻胶,也就是说,在所述层叠结构的最上层阻挡层上涂光阻,然后再按照需要刻蚀的所述第一层金属的位置将所述光阻曝光和显影,接着沿着所述显影后的图形侧壁刻蚀该层叠结构,直到将所述第一层金属的上表面暴露出为止,形成沟槽。
步骤二、在所述晶圆表面形成聚合物保护层;参考图1,图1显示为本发明中在晶圆表面形成聚合物保护层的示意图。本实施例中,步骤二中在所述晶圆表面形成聚合物保护层的方法为:在所述晶圆表面沉积重聚合物气体源,形成所述聚合物保护层。该步骤中所述重聚合物气体源为CH4。图1中,所述晶圆置于所述静电吸盘上,在所述晶圆的半导体结构第一层金属沟槽进行刻蚀工艺后,以及该半导体结构去电荷之前使用重聚合物气体在所述晶圆的表面形成一层聚合物保护层,保护后续等离子体辅助去电荷过程中的等离子体损伤并隔绝水汽。
步骤三、在所述等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;该步骤用于辅助去除晶圆表面电荷。本实施例中,步骤三中在所述等离子反应刻蚀腔体中通入等离子体源并去除晶圆表面电荷的方法为:在所述等离子反应刻蚀腔体中通入等离子体源的同时将所述静电吸盘施加反向电压,去除所述晶圆表面的电荷。如图3所示,图3显示为本发明中在等离子反应刻蚀腔体中通入等离子体源去除晶圆表面电荷的示意图;由于所述静电吸盘表面存在电荷,将素数静电吸盘施加反向电压中和其表面电荷。该步骤中在所述等离子反应刻蚀腔体中通入的等离子体源为大分子惰性气体。进一步地,本实施例中所述大分子惰性气体为Ar,即为氩气。
步骤四、停止通入所述等离子体源,静置所述晶圆。本实施例中,步骤四中停止通入所述等离子体源需要先关闭所述等离子反应刻蚀腔体中的射频,之后将所述晶圆静置于所述静电吸盘上。也就是说,待所述静电吸盘表面的电荷被去除后,先将该等离子反应刻蚀腔体的射频关闭,停止通入氩气,之后再将所述晶圆静止放置于所述静电吸盘上。
本发明的改善晶圆表面微颗粒残留的方法还包括以下步骤:
步骤五、将载有所述晶圆的静电吸盘抬升,并保持抬升速率稳定;在所述静电吸盘被辅助去除电荷并且停止提供等离子体源,静止晶圆之后,所述静电吸盘表面以及所述等离子反应刻蚀腔体中的电荷被绝大多数去除,在该步骤五中,将所述静电吸盘抬升用于后续晶圆的传出。并且在所述静电吸盘抬升的过程中,保持抬升速率稳定,以匀速抬升,避免损坏晶圆。
步骤六、将所述晶圆传出所述等离子反应刻蚀腔体。在所述晶圆表面沉积聚合物保护层的目的达到后,并且去除所述等离子反应刻蚀腔体中静电吸盘上的电荷之后,所述晶圆别传出作业腔,改善了晶圆表面的颗粒残留。
本发明的改善晶圆表面微颗粒残留的方法用于关尺寸小于90nm的技术节点。关键尺寸小于90nm的工艺,由于金属掩膜材质的特殊性,在第一层金属沟槽刻蚀完以后,晶圆去电荷过程中很容易吸附腔体内壁的刻蚀副产物,因此,适用本发明的所述方法。
实施例三
参考图2,图2显示为本发明中半导体结构表面形成聚合物保护层的结构示意图。本发明的步骤二在所述晶圆表面形成聚合物保护层的同时,在所述半导体结构的表面形成聚合物保护层。
本发明提供一种改善晶圆表面微颗粒残留的方法,参考图7,图7显示为本发明的改善晶圆表面微颗粒残留的方法流程图。本实施例中所述改善晶圆表面微颗粒残留的方法包括以下步骤:
步骤一、提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,所述晶圆上设有半导体结构,所述半导体结构处于第一层金属沟槽刻蚀完成的工序状态;也就是说,本发明中的所述半导体结构为完成了第一层金属沟槽刻蚀后的结构,所述第一层金属沟槽刻蚀后需要对作业腔进行清洁,去除刻蚀后产生的颗粒污染物。本实施例中,步骤一中的所述等离子反应刻蚀腔体中设有静电吸盘,所述晶圆位于所述静电吸盘上。位于静电吸盘上的晶圆在刻蚀后,会产生颗粒附着物,需要采用本发明的方法先对晶圆表面的刻蚀污染物进行去除,避免对静电吸盘以及刻蚀腔体产生污染。
本实施例中,步骤一中所述半导体结构中的所述第一层金属采用包含TiN的阻挡层进行刻蚀。本实施例中金属TiN层作为其中一个阻挡层,对所述第一层金属进行一站式分立刻蚀。进一步地,所述半导体结构的所述第一层金属刻蚀流程包括:1、提供层叠结构;2、在所述层叠结构表面涂光刻胶;3、按照版图曝光、显影并刻蚀所述层叠结构,暴露出所述第一层金属形成沟槽。也就是说,在所述第一层金属上具有所述层叠结构,所述层叠结构由多层阻挡层构成,,在进行第一层金属刻蚀的过程中,首先提供位于所述第一层金属上的所述层叠结构,或者所述层叠结构是在所述第一层金属上依次自下而上层叠形成,之后在所述层叠结构的表面悬涂光刻胶,也就是说,在所述层叠结构的最上层阻挡层上涂光阻,然后再按照需要刻蚀的所述第一层金属的位置将所述光阻曝光和显影,接着沿着所述显影后的图形侧壁刻蚀该层叠结构,直到将所述第一层金属的上表面暴露出为止,形成沟槽。
进一步地,如图8所示,图8显示为本发明的半导体结构示意图。所述层叠结构自下而上依次为:层间介质层(ILD)及位于该层间介质层中的第一层金属(W)、掺杂碳化硅薄膜层(NDC)、低介电常数的碳化硅层(BD)、TEOS层、TiN层、等离子体增强氧化层(PEOX)、底部抗反射层(BARC)。所述层叠结构中的第一层金属材料为钨(W)。
本实施例中,参考图9至图11,图9至图11显示为本发明的半导体结构中阻挡层刻蚀的结构示意图。所述半导体结构的所述第一层金属刻蚀流程中,参考图9,其中图9为第一层金属上的硬掩膜的刻蚀;刻蚀所述层叠结构的方法为:首先沿显影后的光刻胶边缘刻蚀所述底部抗反射层(BARC)、等离子体增强氧化层(PEOX)、TiN层以及TEOS层形成沟槽,所述TEOS层为刻蚀停止层;(参考图10,图10为刻蚀硬掩膜后去除光阻的示意图)之后去除刻蚀后所述等离子体增强氧化层(PEOX)表面剩余的光刻胶和底部抗反射层(BARC);(参考图11,图11为暴露出第一层金属的示意图)接着继续沿所述沟槽刻蚀所述低介电常数的碳化硅层(BD)以及掺杂碳化硅薄膜层(NDC),直至暴露出所述第一层金属(W)为止。
当以金属TiN等作为第一层金属沟槽的硬质掩膜技术进行刻蚀工艺时,由于金属掩膜材质的特殊性,在第一层金属沟槽刻蚀完以后,晶圆去电荷过程中很容易吸附腔体内壁的刻蚀副产物。并且第一层金属连接层后段工艺中特征尺寸最小的工艺,工艺整合上对其刻蚀工艺提出了严格要求。
步骤二、在所述晶圆表面形成聚合物保护层;参考图1,图1显示为本发明中在晶圆表面形成聚合物保护层的示意图。本实施例中,步骤二中在所述晶圆表面形成聚合物保护层的方法为:在所述晶圆表面沉积重聚合物气体源,形成所述聚合物保护层。该步骤中所述重聚合物气体源为CH4。图1中,所述晶圆置于所述静电吸盘上,在所述晶圆的半导体结构第一层金属沟槽进行刻蚀工艺后,以及该半导体结构去电荷之前使用重聚合物气体在所述晶圆的表面形成一层聚合物保护层,保护后续等离子体辅助去电荷过程中的等离子体损伤并隔绝水汽。
步骤三、在所述等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;该步骤用于辅助去除晶圆表面电荷。本实施例中,步骤三中在所述等离子反应刻蚀腔体中通入等离子体源并去除晶圆表面电荷的方法为:在所述等离子反应刻蚀腔体中通入等离子体源的同时将所述静电吸盘施加反向电压,去除所述晶圆表面的电荷。如图3所示,图3显示为本发明中在等离子反应刻蚀腔体中通入等离子体源去除晶圆表面电荷的示意图;由于所述静电吸盘表面存在电荷,将素数静电吸盘施加反向电压中和其表面电荷。该步骤中在所述等离子反应刻蚀腔体中通入的等离子体源为大分子惰性气体。进一步地,本实施例中所述大分子惰性气体为Ar,即为氩气。
步骤四、停止通入所述等离子体源,静置所述晶圆。本实施例中,步骤四中停止通入所述等离子体源需要先关闭所述等离子反应刻蚀腔体中的射频,之后将所述晶圆静置于所述静电吸盘上。也就是说,待所述静电吸盘表面的电荷被去除后,先将该等离子反应刻蚀腔体的射频关闭,停止通入氩气,之后再将所述晶圆静止放置于所述静电吸盘上。
本发明的改善晶圆表面微颗粒残留的方法还包括以下步骤:
步骤五、将载有所述晶圆的静电吸盘抬升,并保持抬升速率稳定;在所述静电吸盘被辅助去除电荷并且停止提供等离子体源,静止晶圆之后,所述静电吸盘表面以及所述等离子反应刻蚀腔体中的电荷被绝大多数去除,在该步骤五中,将所述静电吸盘抬升用于后续晶圆的传出。并且在所述静电吸盘抬升的过程中,保持抬升速率稳定,以匀速抬升,避免损坏晶圆。
步骤六、将所述晶圆传出所述等离子反应刻蚀腔体。在所述晶圆表面沉积聚合物保护层的目的达到后,并且去除所述等离子反应刻蚀腔体中静电吸盘上的电荷之后,所述晶圆别传出作业腔,改善了晶圆表面的颗粒残留。
本发明的改善晶圆表面微颗粒残留的方法用于关尺寸小于90nm的技术节点。关键尺寸小于90nm的工艺,由于金属掩膜材质的特殊性,在第一层金属沟槽刻蚀完以后,晶圆去电荷过程中很容易吸附腔体内壁的刻蚀副产物,因此,适用本发明的所述方法。
综上所述,本发明的改善晶圆表面微颗粒残留的方法,通过在第一层金属沟槽刻蚀工艺对沟槽刻蚀结束后,在后续工艺处理过程中,使用沉积聚合物的气体源在晶圆表面形成一层保护层,在随后的去静电过程中使用大分子气体源辅助去静电工艺,将腔体中的细小颗粒吸附带出刻蚀腔体,解决由于晶圆去电荷过程中带来的颗粒附着物。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种改善晶圆表面微颗粒残留的方法,其特征在于,所述方法至少包括以下步骤:
步骤一、提供等离子反应刻蚀腔体和位于该等离子反应刻蚀腔体中的晶圆,所述晶圆上设有半导体结构,所述半导体结构处于第一层金属沟槽刻蚀完成的工序状态;
步骤二、在所述晶圆表面形成聚合物保护层;
步骤三、在所述等离子反应刻蚀腔体中通入等离子体源,去除晶圆表面电荷;
步骤四、停止通入所述等离子体源,静置所述晶圆。
2.根据权利要求1所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤一中所述半导体结构中的所述第一层金属采用包含TiN的阻挡层进行刻蚀。
3.根据权利要求2所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述半导体结构的所述第一层金属刻蚀流程包括:1、提供层叠结构;2、在所述层叠结构表面涂光刻胶;
3、按照版图曝光、显影并刻蚀所述层叠结构,暴露出所述第一层金属形成沟槽。
4.根据权利要求3所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述层叠结构自下而上依次为:层间介质层及位于该层间介质层中的第一层金属、掺杂碳化硅薄膜层、低介电常数的碳化硅层、TEOS层、TiN层、等离子体增强氧化层、底部抗反射层。
5.根据权利要求4所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述半导体结构的所述第一层金属刻蚀流程中,刻蚀所述层叠结构的方法为:首先沿显影后的光刻胶边缘刻蚀所述底部抗反射层、等离子体增强氧化层、TiN层以及TEOS层形成沟槽,所述TEOS层为刻蚀停止层;之后去除刻蚀后所述等离子体增强氧化层表面剩余的光刻胶和底部抗反射层;接着继续沿所述沟槽刻蚀所述低介电常数的碳化硅层以及掺杂碳化硅薄膜层,直至暴露出所述第一层金属为止。
6.根据权利要求5所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述层叠结构中的第一层金属材料为钨。
7.根据权利要求1所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤一中的所述等离子反应刻蚀腔体中设有静电吸盘,所述晶圆位于所述静电吸盘上。
8.根据权利要求1所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤二中在所述晶圆表面形成聚合物保护层的方法为:在所述晶圆表面沉积重聚合物气体源,形成所述聚合物保护层。
9.根据权利要求8所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述重聚合物气体源为CH4。
10.根据权利要求7所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤三中在所述等离子反应刻蚀腔体中通入等离子体源并去除晶圆表面电荷的方法为:在所述等离子反应刻蚀腔体中通入等离子体源的同时将所述静电吸盘施加反向电压,去除所述晶圆表面的电荷。
11.根据权利要求1或10所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤三中在所述等离子反应刻蚀腔体中通入的等离子体源为大分子惰性气体。
12.根据权利要求11所述的改善晶圆表面微颗粒残留的方法,其特征在于:所述大分子惰性气体为Ar。
13.根据权利要求7或9所述的改善晶圆表面微颗粒残留的方法,其特征在于:步骤四中停止通入所述等离子体源通过关闭所述等离子反应刻蚀腔体中的射频,之后将所述晶圆静置于所述静电吸盘上。
14.根据权利要求1所述的改善晶圆表面微颗粒残留的方法,其特征在于:该方法还包括:步骤五、将载有所述晶圆的静电吸盘抬升,并保持抬升速率稳定;步骤六、将所述晶圆传出所述等离子反应刻蚀腔体。
15.根据权利要求1所述的改善晶圆表面微颗粒残留的方法,其特征在于:该方法用于关尺寸小于90nm的技术节点。
CN201910643539.1A 2019-07-17 2019-07-17 一种改善晶圆表面微颗粒残留的方法 Pending CN110400749A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910643539.1A CN110400749A (zh) 2019-07-17 2019-07-17 一种改善晶圆表面微颗粒残留的方法
US16/688,059 US20210020466A1 (en) 2019-07-17 2019-11-19 Method for Reducing Residual Micro-Particles on Wafer Surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910643539.1A CN110400749A (zh) 2019-07-17 2019-07-17 一种改善晶圆表面微颗粒残留的方法

Publications (1)

Publication Number Publication Date
CN110400749A true CN110400749A (zh) 2019-11-01

Family

ID=68324479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910643539.1A Pending CN110400749A (zh) 2019-07-17 2019-07-17 一种改善晶圆表面微颗粒残留的方法

Country Status (2)

Country Link
US (1) US20210020466A1 (zh)
CN (1) CN110400749A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524785A (zh) * 2020-06-03 2020-08-11 上海邦芯半导体设备有限公司 干法刻蚀腔的处理方法
CN112530780A (zh) * 2020-11-27 2021-03-19 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN113223958A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 一种改善厚铝刻蚀工艺中聚合物的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152305A1 (en) * 2003-01-30 2004-08-05 Chung-Lung Yiu Method for preventing corrosion of tungsten plug
TWI223351B (en) * 2003-08-28 2004-11-01 Taiwan Semiconductor Mfg Method for discharging wafer after dry etching metal layer
JP2009032872A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
CN101800187A (zh) * 2009-02-09 2010-08-11 东京毅力科创株式会社 搬送腔室和颗粒附着防止方法
US20110250759A1 (en) * 2005-08-26 2011-10-13 Micron Technology, Inc. Method to Reduce Charge Buildup During High Aspect Ratio Contact Etch
CN102403199A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 用于晶圆表面颗粒去除的方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN107968050A (zh) * 2017-11-24 2018-04-27 长江存储科技有限责任公司 沟道孔的底部刻蚀方法
CN109727857A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 干法刻蚀方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152305A1 (en) * 2003-01-30 2004-08-05 Chung-Lung Yiu Method for preventing corrosion of tungsten plug
TWI223351B (en) * 2003-08-28 2004-11-01 Taiwan Semiconductor Mfg Method for discharging wafer after dry etching metal layer
US20110250759A1 (en) * 2005-08-26 2011-10-13 Micron Technology, Inc. Method to Reduce Charge Buildup During High Aspect Ratio Contact Etch
JP2009032872A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
CN101800187A (zh) * 2009-02-09 2010-08-11 东京毅力科创株式会社 搬送腔室和颗粒附着防止方法
CN102403199A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 用于晶圆表面颗粒去除的方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN107968050A (zh) * 2017-11-24 2018-04-27 长江存储科技有限责任公司 沟道孔的底部刻蚀方法
CN109727857A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 干法刻蚀方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524785A (zh) * 2020-06-03 2020-08-11 上海邦芯半导体设备有限公司 干法刻蚀腔的处理方法
CN111524785B (zh) * 2020-06-03 2023-03-14 上海邦芯半导体科技有限公司 干法刻蚀腔的处理方法
CN112530780A (zh) * 2020-11-27 2021-03-19 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN112530780B (zh) * 2020-11-27 2024-05-17 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN113223958A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 一种改善厚铝刻蚀工艺中聚合物的方法
CN113223958B (zh) * 2021-04-25 2022-09-20 华虹半导体(无锡)有限公司 一种改善厚铝刻蚀工艺中聚合物的方法

Also Published As

Publication number Publication date
US20210020466A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
US6156485A (en) Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
CN110400749A (zh) 一种改善晶圆表面微颗粒残留的方法
US11094543B1 (en) Defect correction on metal resists
CN108565216B (zh) 双大马士革通孔工艺的返工方法
CN107731739A (zh) 半导体结构的形成方法
KR20030000821A (ko) 듀얼 다마신 배선 형성방법
KR20160008499A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2000511358A (ja) エッチレートローディング効果を最小化した均一エッチング機構
TW202013709A (zh) 磁性穿隧接面結構及其製造方法
US11631592B2 (en) Etching process with in-situ formation of protective layer
TW200411336A (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
TW201943109A (zh) 蝕刻磁穿隧接面結構的方法
CN111584348A (zh) 三层光刻材料的返工方法
CN102420168A (zh) 一种湿法清洗等离子体刻蚀残留物的方法
CN111128692A (zh) 光刻站点三层薄膜堆叠结构片返工工艺方法
TW202021112A (zh) 磁性穿隧接面結構與其製造方法
US20230354576A1 (en) Semiconductor structure having buried word lines
CN102194735A (zh) 一种形成通孔的方法
CN110957262B (zh) 一种半导体结构及通孔的形成方法
TWI774311B (zh) 用於半導體元件的鈍化層及其製造方法
CN114361107A (zh) 互连结构及其制备方法
CN105742183B (zh) 半导体结构的形成方法
TWI803645B (zh) 平面化半導體結構的方法
CN117832078A (zh) 避免晶圆边缘电弧放电的钝化层刻蚀方法、结构及应用
CN104733380B (zh) 接触孔的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191101