CN110379930A - 阵列基板及其制备方法、显示面板 - Google Patents
阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN110379930A CN110379930A CN201910650186.8A CN201910650186A CN110379930A CN 110379930 A CN110379930 A CN 110379930A CN 201910650186 A CN201910650186 A CN 201910650186A CN 110379930 A CN110379930 A CN 110379930A
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- inorganic insulation
- pixel circuit
- emission type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例提供一种阵列基板及其制备方法、显示面板,涉及显示技术领域,可提高显示效果。一种阵列基板,包括:衬底、设置于所述衬底上且位于每个亚像素区的顶发射型发光器件;所述顶发射型发光器件包括第一电极、设置于所述第一电极远离所述衬底一侧的第二电极、以及设置于所述第一电极和所述第二电极之间的发光层;在所述发光层与所述第一电极重叠的区域,所述发光层的厚度均匀且无段差。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着显示技术的发展,顶发射型发光器件因其良好的器件稳定性和整流比,越来越受到重视。顶发射型发光器件使光线从顶部出射,不受像素电路的影响,具有较大的开口率。即,发光面积占像素面积的比例更高,使得顶发射型发光器件达到与底发射型发光器件相同亮度所需的驱动电流更小,有利于延长顶发射型发光器件的寿命。并且,在同样的发光效率和发光面积的前提下,包括顶发射型发光器件的显示面板的像素面积相对较小,有利于提高显示面板的分辨率。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板,可提高显示效果。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种阵列基板,包括:衬底、设置于所述衬底上且位于每个亚像素区的顶发射型发光器件;所述顶发射型发光器件包括第一电极、设置于所述第一电极远离所述衬底一侧的第二电极、以及设置于所述第一电极和所述第二电极之间的发光层;在所述发光层与所述第一电极重叠的区域,所述发光层的厚度均匀且无段差。
可选的,上述的阵列基板还包括:设置于每个所述亚像素区的像素电路;所述像素电路与所述顶发射型发光器件之间还设置有绝缘层,所述顶发射型发光器件位于所述绝缘层远离所述像素电路一侧;所述第一电极通过设置于所述绝缘层上的过孔与所述像素电路电连接;在所述发光层与所述第一电极重叠的区域,所述绝缘层的上表面平坦。
可选的,所述绝缘层包括无机绝缘子层和有机绝缘子层;所述有机绝缘子层位于所述无机绝缘子层远离所述衬底的一侧;所述无机绝缘子层在与所述发光层重叠的区域中的上表面平坦;所述有机绝缘子层厚度均匀。
可选的,上述的阵列基板还包括:与所述像素电路连接的信号线;所述信号线在其延伸方向上,至少部分位于所述衬底与所述顶发射型发光器件之间。
可选的,所述第一电极为阳极,所述第二电极为阴极;或者,所述第一电极为阴极,所述第二电极为阳极。
第二方面,提供一种显示面板,包括上述的阵列基板。
第三方面,提供一种阵列基板的制备方法,包括:在衬底上每个亚像素区依次形成第一电极、发光层以及第二电极,制备得到顶发射型发光器件;在所述发光层与所述第一电极重叠的区域,所述发光层厚度均匀且无段差。
可选的,在形成所述顶发射型发光器件之前,所述阵列基板的制备方法还包括:在每个所述亚像素区内形成像素电路;在形成所述像素电路的衬底上,形成无机绝缘薄膜;在所述无机绝缘薄膜上涂覆光刻胶;采用半色调掩膜板对形成所述光刻胶进行曝光,显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分对应待形成第一过孔的区域;所述光刻胶半保留部分至少对应所述第一电极与所述发光层重叠的区域中凸出部分所在区域;所述光刻胶完全保留部分对应其他区域;采用刻蚀工艺,去除所述光刻胶完全去除部分露出的部分厚度的所述无机绝缘薄膜;采用灰化工艺去除所述光刻胶半保留部分的所述光刻胶;采用刻蚀工艺去除待形成所述第一过孔区域内的剩余所述无机绝缘薄膜,同时去除所述光刻胶半保留部分的所述光刻胶被去除后,露出的所述无机绝缘薄膜的部分厚度,使得位于所述发光层与所述第一电极重叠的区域的所述无机绝缘薄膜表面平坦;采用剥离工艺去除所述光刻胶完全保留部分的光刻胶,得到所述无机绝缘子层;在所述无机绝缘子层上形成厚度均匀的有机绝缘子层,所述有机绝缘子层包括与所述第一过孔一一对应且层叠的第二过孔,所述第二过孔的尺寸大于所述第一过孔的尺寸;所述第一电极通过层叠的所述第二过孔和所述第一过孔与所述像素电路电连接。
可选的,所述像素电路包括驱动晶体管;在形成无机绝缘子层的过程中,所述光刻胶半保留部分还对应于所述无机绝缘薄膜与所述驱动晶体管的源极和漏极重叠的部分区域。
可选的,上述的阵列基板的制备方法还包括:在形成像素电路时,同步形成与所述像素电路连接的信号线;至少部分所述信号线位于所述衬底与待形成的所述顶发射型发光器件之间;在形成无机绝缘子层的过程中,所述光刻胶半保留部分对应于所述顶发射型发光器件与所述信号线重叠的区域。
本发明实施例提供一种阵列基板及其制备方法、显示面板,顶发射型发光器件中的发光层在与第一电极重叠的区域,发光层的厚度均匀且无段差,可避免位于顶发射型发光器件下方的TFT、电容或者与像素电路电连接的信号线等而导致发光层膜层整体凹凸不平,从而可以提高发光层的均匀性,改善顶发射型发光器件的发光效果。当阵列基板应用于显示装置时,可以提高显示装置的显示效果和稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的俯视示意图;
图2为本发明实施例提供的一种亚像素的结构示意图;
图3为本发明实施例提供的另一种亚像素的结构示意图;
图4为本发明实施例提供的一种阵列基板的结构示意图;
图5为现有技术提供的一种阵列基板的结构示意图;
图6为本发明实施例提供的另一种阵列基板的结构示意图;
图7为本发明实施例提供的又一种阵列基板的结构示意图;
图8为本发明实施例提供的一种阵列基板的制备方法的流程示意图;
图9为本发明实施例提供的一种阵列基板的制备过程示意图;
图10为本发明实施例提供的另一种阵列基板的制备过程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种显示面板。如图1所示,该显示面板具有显示区(activearea,简称AA区)和周边区S,周边区S例如围绕AA区一圈设置。上述AA区中设置有多个亚像素P;多个亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素,第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
图1中以上述多个亚像素呈阵列形式排列为例进行的说明。在此情况下,沿水平方向X排列成一排的亚像素称为同一行亚像素,沿竖直方向Y排列成一排的亚像素称为同一列亚像素。
在此基础上,可选的,同一行亚像素可以与一根栅线连接,同一列亚像素可以与一根数据线连接。
在此情况下,如图2-图3所示,显示面板包括阵列基板10以及封装基板60。其中,封装基板60可以是薄膜封装层,也可以是刚性基板。
可选的,如图2-图3所示,阵列基板10上对应每个亚像素P包括像素电路50和顶发射型发光器件40。该像素电路50由薄膜晶体管(Thin Film Transistor,简称TFT)、电容(Capacitance,简称C)等电子器件组成。例如,像素电路50可以是由两个TFT(一个开关TFT和一个驱动TFT)和一个电容构成的2T1C结构的像素电路50;当然,像素电路50还可以是由两个以上的TFT(多个开关TFT和一个驱动TFT)和至少一个电容构成的像素电路50。
需要说明的是,图2-图3仅为示意图,并未示出像素电路50与顶发射型发光器件40的连接关系(实际中可以根据需要选择合适的像素电路50)。
在顶发射型发光器件40发出的光为白光的情况下,可选的,如图2所示,在阵列基板上10对应每个亚像素P且在顶发射型发光器件40的出光侧还可以对应的设置滤光单元20。当然,滤光单元20也可以设置在封装基板60上。
其中,在红色亚像素中,滤光单元20为红色滤光单元,在绿色亚像素中,滤光单元20为绿色滤光单元,在蓝色亚像素中,滤光单元20为蓝色滤光单元。任意相邻滤光单元可以通过黑矩阵图案隔开。
如图4所示,本发明实施例提供一种阵列基板,包括:衬底11、设置于衬底11上且位于每个亚像素区的顶发射型发光器件40;顶发射型发光器件40包括第一电极41、设置于第一电极41远离衬底11一侧的第二电极43、以及设置于第一电极41和第二电极43之间的发光层42;在发光层42与第一电极41重叠的区域,发光层42的厚度均匀且无段差。
可以理解的是,在发光层42与第一电极41重叠的区域,发光层42的厚度均匀且无段差,即,在发光层42与第一电极41重叠的区域,发光层42平坦。
示例的,在顶发射型发光器件40发出的光为白光的情况下,在工艺上可以通过开口掩模板(Open Mask)蒸镀形成发光层42,此时发光层42可以位于整个AA区。
其中,第一电极41不透光,第二电极43呈透明或者半透明,从而使得光线从顶发射型发光器件40的顶部射出。第二电极43可以位于整个AA区。
可选的,如图2所示,第一电极41为阳极,第二电极43为阴极;或者,如图3所示,第一电极41为阴极,第二电极43为阳极。
可以理解的是,如图2所示,在第一电极41为阳极,第二电极43为阴极的情况下,顶发射型发光器件40为正置的。如图3所示,在第一电极41为阴极,第二电极43为阳极的情况下,顶发射型发光器件40为倒置的。
需要说明的是,如图2所示,在第一电极41为阳极,第二电极43为阴极的情况下,顶发射型发光器件40还包括位于发光层42和第一电极41之间的空穴传输层44、位于发光层42和第二电极43之间的电子传输层45。当然,根据需要在一些实施例中,还可以在空穴传输层44和第一电极41之间设置空穴注入层,可以在电子传输层45和第二电极43之间设置电子注入层。或者,如图3所示,在第一电极41为阴极,第二电极43为阳极的情况下,顶发射型发光器件40还包括位于发光层42和第二电极43之间的空穴传输层44、位于发光层42和第一电极41之间的电子传输层45,当然,还可以在空穴传输层44和第二电极43之间设置空穴注入层,可以在电子传输层45和第一电极41之间设置电子注入层。
在此基础上,可选的,发光层42可以为有机发光层或者量子点发光层。
其中,阵列基板还包括设置于衬底11上的像素界定层14,像素界定层14限定出多个亚像素的区域。像素界定层14的材料可以采用树脂材料。
需要说明的是,图4中的像素电路50仅示意出了驱动晶体管,其他部分未示出。
通常情况下,如图5所示,顶发射型发光器件40相比于像素电路50远离衬底11,像素电路50中TFT、电容、与像素电路50电连接的信号线13中的至少一者会位于顶发射型发光器件40的下方,可能位于发光层42与第一电极41重叠的区域内,这样,在工艺上形成顶发射型发光器件40的过程中,与第一电极41重叠的区域内的发光层42会由于下方走线的存在而向远离衬底11一侧凸起,从而导致发光层42膜层凹凸不均,降低顶发射型发光器件40的发光效果。
本发明实施例提供的一种阵列基板,顶发射型发光器件40中的发光层42在与第一电极41重叠的区域,发光层42的厚度均匀且无段差,可避免位于顶发射型发光器件40下方的TFT、电容或者与像素电路50电连接的信号线13等而导致发光层42膜层整体凹凸不平,从而可以提高发光层42的均匀性,改善顶发射型发光器件40的发光效果。当阵列基板应用于显示装置时,可以提高显示装置的显示效果和稳定性。
可选的,如图4和图6所示,像素电路50与顶发射型发光器件40之间还设置有绝缘层12,顶发射型发光器件40位于绝缘层12远离像素电路50一侧;第一电极41通过设置于绝缘层12上的过孔30与像素电路50电连接(图4未示出过孔30);在发光层42与第一电极41重叠的区域,绝缘层12的上表面平坦。
可以理解的是,第一电极41与绝缘层12直接接触,且第一电极41与绝缘层12的接触面平坦。
由于第一电极41与发光层42的接触面平坦,且第一电极41与绝缘层12接触的表面平坦,因此,在发光层42与第一电极41重叠的区域,第一电极41无段差,从而提高第一电极41的均匀性,提升第一电极41的电学性能。
可选的,如图4和图7所示,绝缘层12包括无机绝缘子层121和有机绝缘子层122;有机绝缘子层122位于无机绝缘子层121远离衬底11的一侧;无机绝缘子层121在与发光层42重叠的区域中的上表面平坦;有机绝缘子层122厚度均匀。
其中,无机绝缘子层121和有机绝缘子层122均可以为单层或多层结构。示例的,无机绝缘子层121的材料可以为氮化硅(SiNx)或氧化硅(SiOx)。有机绝缘子层122的材料可以为树脂材料。
在此基础上,如图7所示,无机绝缘子层121包括第一过孔31,有机绝缘子层122上包括与第一过孔31一一对应且层叠的第二过孔32,第二过孔32的尺寸大于第一过孔31的尺寸,第一电极41通过第二过孔32和第一过孔31与像素电路50电连接。
可以理解的是,无机绝缘子层121在与发光层42重叠的区域中的上表面平坦,相应的,位于无机绝缘子层121上表面的有机绝缘子层122与无机绝缘子层121的接触面平坦。并且,有机绝缘子层122厚度均匀,因此,有机绝缘子层122在与发光层42重叠的区域无段差,即,有机绝缘子层122在与发光层42重叠的区域的上表面平坦,从而提高有机绝缘子层122膜层的均匀性。
在此基础上,在工艺上形成无机绝缘子层121的过程中,可以在使无机绝缘子层121与发光层42重叠的区域中的上表面平坦的同时,也可以对无机绝缘子层121与像素电路50(例如TFT等)重叠的部分区域进行平坦化。
可选的,如图4、图6以及图7所示,信号线13在其延伸方向上,至少部分位于衬底11与顶发射型发光器件40之间。
其中,信号线13可以为电源线。像素电路50包括驱动晶体管,驱动晶体管的漏极与电源线同层同材料且电连接。
可选的,驱动晶体管可以为底栅型薄膜晶体管或者顶栅型薄膜晶体管。
本发明实施例还提供一种阵列基板的制备方法,包括:参考图4、图6以及图7,衬底11上每个亚像素区依次形成第一电极41、发光层42以及第二电极43,制备得到顶发射型发光器件40;在发光层42与第一电极41重叠的区域,发光层42厚度均匀且无段差。
示例的,在顶发射型发光器件40发出的光为白光的情况下,发光层42可以通过开口掩模板(Open Mask)蒸镀形成,此时,发光层42位于整个AA区。
其中,第一电极41不透光,第二电极43呈透明或者半透明,从而使得光线从顶发射型发光器件40的顶部射出。第二电极43可以位于整个AA区。
可选的,发光层42可以为有机发光层或者量子点发光层。
可以理解的是,阵列基板的制备方法还包括在衬底11上形成像素界定层14,像素界定层14限定出多个亚像素的区域。像素界定层14的材料可以采用例如树脂材料。
本发明实施例提供的一种阵列基板的制备方法,顶发射型发光器件40中的发光层42在与第一电极41重叠的区域,发光层42的厚度均匀且无段差,可避免位于顶发射型发光器件40下方的TFT、电容或者与待形成的像素电路50电连接的信号线13等而导致发光层42膜层整体凹凸不平,从而可以提高发光层42的均匀性,改善顶发射型发光器件40的发光效果。当阵列基板应用于显示装置时,可以提高显示装置的显示效果和稳定性。
可选的,如图8所示,在形成顶发射型发光器件40之前,阵列基板的制备方法还包括:
S10、参考图4、图6以及图7,在每个亚像素区内形成像素电路50。
S20、如图9-图10所示,在形成像素电路50的衬底11上,形成无机绝缘薄膜1210。
其中,可以采用沉积法,在像素电路50远离衬底11一侧形成无机绝缘薄膜1210。示例的,无机绝缘薄膜1210的材料可以采用氮化硅,氧化硅等。
S21、如图9-图10所示,在无机绝缘薄膜1210上涂覆光刻胶1211;采用半色调掩膜板80对形成光刻胶1211进行曝光,显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,光刻胶完全去除部分对应待形成第一过孔31的区域;光刻胶半保留部分至少对应第一电极41与发光层42重叠的区域中凸出部分所在区域;光刻胶完全保留部分对应其他区域。
可以理解的是,半色调掩膜板是通过光栅效应,使曝光在不同区域透过光的强度不同,而使光刻胶进行选择性曝光、显影。
其中,在光刻胶为正性光刻胶的情况下,半色调掩模板可以包括不透明部分、半透明部分以及透明部分,光刻胶曝光后,光刻胶完全保留部分对应于半色调掩模板的不透明部分,光刻胶半保留部分对应于半色调掩模板的半透明部分,光刻胶完全去除部分对应于半色调掩模板的透明部分。在光刻胶为负性光刻胶的情况下,半色调掩模板可以包括透明部分、半透明部分以及不透明部分,光刻胶曝光后,光刻胶完全保留部分对应于半色调掩模板的透明部分,光刻胶半保留部分对应于半色调掩模板的半透明部分,光刻胶完全去除部分对应于半色调掩模板的不透明部分。
在此基础上,以正性光刻胶为例,如图9所示,半色调掩模板80中的透明部分81与待形成第一过孔31的区域对应,半透明部分82至少与第一电极41与发光层42重叠的区域中凸出部分所在区域对应,不透明部分83与其他区域对应。
S22、如图9-图10所示,采用刻蚀工艺,去除光刻胶完全去除部分露出的部分厚度的无机绝缘薄膜1210。
即,去除半色调掩模板80中的透明部分81与待形成第一过孔31的区域内的部分厚度的无机绝缘薄膜1210,使得待形成第一过孔31的区域内还保留部分厚度的无机绝缘薄膜1210。
S23、如图9-图10所示,采用灰化工艺去除光刻胶半保留部分的光刻胶1211。
S24、如图9-图10所示,采用刻蚀工艺去除待形成第一过孔31区域内的剩余无机绝缘薄膜1210,同时去除光刻胶半保留部分的光刻胶1211被去除后,露出的无机绝缘薄膜1210的部分厚度,使得位于发光层42与第一电极41重叠的区域的无机绝缘薄膜1210表面平坦。
可以理解的是,光刻胶完全去除部分露出的部分厚度的无机绝缘薄膜1210与光刻胶半保留部分的光刻胶1211被去除后,露出的无机绝缘薄膜1210的部分厚度近似相等,即,待形成第一过孔31区域内剩余的无机绝缘薄膜1210的厚度,与第一电极41与发光层42重叠的区域中凸出部分所在区域内的无机绝缘薄膜1210的厚度近似相等。
由于光刻胶完全去除部分的无机绝缘薄膜1210未被完全去除,即,待形成第一过孔31的区域还保留了部分厚度的无机绝缘薄膜1210,因此,在后续采用刻蚀工艺去除光刻胶半保留部分的光刻胶1211被去除后,露出的无机绝缘薄膜1210的部分厚度的过程中,可以避免待形成第一过孔31出现过度刻蚀,而导致第一过孔31暴露的区域受损的问题。
本领域技术人员可以通过控制刻蚀时间等条件来控制无机绝缘薄膜1210的厚度。
S25、如图9-图10所示,采用剥离工艺去除光刻胶1211完全保留部分的光刻胶1211,得到无机绝缘子层121。
S26、如图9所示,在无机绝缘子层121上形成厚度均匀的有机绝缘子层122,有机绝缘子层122包括与第一过孔31一一对应且层叠的第二过孔32,第二过孔32的尺寸大于第一过孔31的尺寸;第一电极41通过层叠的第二过孔32和第一过孔31与像素电路50电连接。
其中,可以采用涂覆工艺在无机绝缘子层121上形成有机绝缘子层122。有机绝缘子层122的材料可以采用树脂材料。
可以理解的是,无机绝缘子层121在与发光层42重叠的区域中的上表面平坦,相应的,位于无机绝缘子层121上表面的有机绝缘子层122与无机绝缘子层121的接触面平坦。并且,有机绝缘子层122厚度均匀,因此,有机绝缘子层122在与发光层42重叠的区域无段差,即,有机绝缘子层122在与发光层42重叠的区域的上表面平坦,从而提高有机绝缘子层122膜层的均匀性。
可选的,像素电路50包括驱动晶体管;如图10所示,在形成无机绝缘子层121的过程中,光刻胶半保留部分还对应于无机绝缘薄膜1210与驱动晶体管的源极512和漏极513重叠的部分区域。
即,以正性光刻胶为例,如图10所示,半色调掩模板80中的透明部分81与待形成第一过孔31的区域对应;半透明部分82除了与第一电极41与发光层42重叠的区域中凸出部分所在区域对应之外,还与无机绝缘薄膜1210与驱动晶体管的源极512和漏极513重叠的部分区域对应;不透明部分83与其他区域对应。
其中,驱动晶体管可以为底栅型薄膜晶体管或者顶栅型薄膜晶体管。
示例的,在驱动晶体管为底栅型薄膜晶体管的情况下,如图10所示,形成驱动晶体管包括在衬底11上依次形成栅极511、栅绝缘层515、有源层514、以及源极512和漏极513。
光刻胶半保留部分还对应于无机绝缘薄膜1210与驱动晶体管的源极512和漏极513重叠的部分区域,即,在采用刻蚀工艺去除待形成第一过孔31区域内的剩余无机绝缘薄膜1210、以及去除光刻胶1211半保留部分被去除后,露出的部分厚度无机绝缘薄膜1210的同时,还会去除与驱动晶体管的源极512和漏极513重叠的部分区域中的无机绝缘薄膜1210。
可以理解的是,无机绝缘薄膜1210与驱动晶体管的源极512和漏极513重叠的部分区域的无机绝缘薄膜1210的部分厚度,与待形成第一过孔31区域内剩余的无机绝缘薄膜1210的厚度、以及与第一电极41与发光层42重叠的区域中凸出部分所在区域内的无机绝缘薄膜1210的厚度近似相等。
由于驱动晶体管的源极512和漏极513位于无机绝缘薄膜1210的下方,使得无机绝缘薄膜1210在与驱动晶体管的源极512和漏极513重叠的区域的膜层会凸起,因此,在形成无机绝缘子层121的过程中,可以对无机绝缘薄膜1210与驱动晶体管的源极512和漏极513重叠的部分区域的无机绝缘薄膜1210的部分厚度进行刻蚀,减小无机绝缘层薄膜1210的段差,从而提高无机绝缘子层121的均匀性。
可选的,上述的阵列基板的制备方法还包括:如图9-图10所示,在形成像素电路50时,同步形成与像素电路50连接的信号线13;至少部分信号线13位于衬底11与待形成的顶发射型发光器件40之间;在形成无机绝缘子层121的过程中,光刻胶半保留部分对应于顶发射型发光器件40与信号线13重叠的区域。
其中,该信号线13可以为电源线。在此情况下,像素电路50中的驱动晶体管的漏极513与信号线13同步形成且电连接。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板,其特征在于,包括:衬底、设置于所述衬底上且位于每个亚像素区的顶发射型发光器件;
所述顶发射型发光器件包括第一电极、设置于所述第一电极远离所述衬底一侧的第二电极、以及设置于所述第一电极和所述第二电极之间的发光层;
在所述发光层与所述第一电极重叠的区域,所述发光层的厚度均匀且无段差。
2.根据权利要求1所述的阵列基板,其特征在于,还包括:设置于每个所述亚像素区的像素电路;
所述像素电路与所述顶发射型发光器件之间还设置有绝缘层,所述顶发射型发光器件位于所述绝缘层远离所述像素电路一侧;所述第一电极通过设置于所述绝缘层上的过孔与所述像素电路电连接;
在所述发光层与所述第一电极重叠的区域,所述绝缘层的上表面平坦。
3.根据权利要求2所述的阵列基板,其特征在于,所述绝缘层包括无机绝缘子层和有机绝缘子层;
所述有机绝缘子层位于所述无机绝缘子层远离所述衬底的一侧;
所述无机绝缘子层在与所述发光层重叠的区域中的上表面平坦;所述有机绝缘子层厚度均匀。
4.根据权利要求2所述的阵列基板,其特征在于,还包括:与所述像素电路连接的信号线;
所述信号线在其延伸方向上,至少部分位于所述衬底与所述顶发射型发光器件之间。
5.根据权利要求1所述的阵列基板,其特征在于,所述第一电极为阳极,所述第二电极为阴极;或者,所述第一电极为阴极,所述第二电极为阳极。
6.一种显示面板,其特征在于,包括权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制备方法,其特征在于,包括:
在衬底上每个亚像素区依次形成第一电极、发光层以及第二电极,制备得到顶发射型发光器件;
在所述发光层与所述第一电极重叠的区域,所述发光层厚度均匀且无段差。
8.根据权利要求7所述的阵列基板的制备方法,其特征在于,在形成所述顶发射型发光器件之前,所述阵列基板的制备方法还包括:
在每个所述亚像素区内形成像素电路;
在形成所述像素电路的衬底上,形成无机绝缘薄膜;
在所述无机绝缘薄膜上涂覆光刻胶;
采用半色调掩膜板对形成所述光刻胶进行曝光,显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分对应待形成第一过孔的区域;所述光刻胶半保留部分至少对应所述第一电极与所述发光层重叠的区域中凸出部分所在区域;所述光刻胶完全保留部分对应其他区域;
采用刻蚀工艺,去除所述光刻胶完全去除部分露出的部分厚度的所述无机绝缘薄膜;
采用灰化工艺去除所述光刻胶半保留部分的所述光刻胶;
采用刻蚀工艺去除待形成所述第一过孔区域内的剩余所述无机绝缘薄膜,同时去除所述光刻胶半保留部分的所述光刻胶被去除后,露出的所述无机绝缘薄膜的部分厚度,使得位于所述发光层与所述第一电极重叠的区域的所述无机绝缘薄膜表面平坦;
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶,得到所述无机绝缘子层;
在所述无机绝缘子层上形成厚度均匀的有机绝缘子层,所述有机绝缘子层包括与所述第一过孔一一对应且层叠的第二过孔,所述第二过孔的尺寸大于所述第一过孔的尺寸;
所述第一电极通过层叠的所述第二过孔和所述第一过孔与所述像素电路电连接。
9.根据权利要求8所述的阵列基板的制备方法,其特征在于,所述像素电路包括驱动晶体管;
在形成无机绝缘子层的过程中,所述光刻胶半保留部分还对应于所述无机绝缘薄膜与所述驱动晶体管的源极和漏极重叠的部分区域。
10.根据权利要求8所述的阵列基板的制备方法,其特征在于,还包括:在形成像素电路时,同步形成与所述像素电路连接的信号线;至少部分所述信号线位于所述衬底与待形成的所述顶发射型发光器件之间;
在形成无机绝缘子层的过程中,所述光刻胶半保留部分对应于所述顶发射型发光器件与所述信号线重叠的区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910650186.8A CN110379930A (zh) | 2019-07-18 | 2019-07-18 | 阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910650186.8A CN110379930A (zh) | 2019-07-18 | 2019-07-18 | 阵列基板及其制备方法、显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110379930A true CN110379930A (zh) | 2019-10-25 |
Family
ID=68253872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910650186.8A Pending CN110379930A (zh) | 2019-07-18 | 2019-07-18 | 阵列基板及其制备方法、显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110379930A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111149225A (zh) * | 2019-12-19 | 2020-05-12 | 重庆康佳光电技术研究院有限公司 | 一种tft结构、发光件、显示器及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548409A (zh) * | 2007-06-12 | 2009-09-30 | 卡西欧计算机株式会社 | 显示设备及其制造方法 |
CN101989015A (zh) * | 2009-07-31 | 2011-03-23 | 上海天马微电子有限公司 | 一种tft阵列结构及其制造方法 |
CN103715267A (zh) * | 2013-12-30 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 |
CN108735792A (zh) * | 2018-08-14 | 2018-11-02 | 京东方科技集团股份有限公司 | 底发射型oled阵列基板及其制作方法、显示面板、显示装置 |
CN109904211A (zh) * | 2019-03-28 | 2019-06-18 | 合肥京东方卓印科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
-
2019
- 2019-07-18 CN CN201910650186.8A patent/CN110379930A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548409A (zh) * | 2007-06-12 | 2009-09-30 | 卡西欧计算机株式会社 | 显示设备及其制造方法 |
CN101989015A (zh) * | 2009-07-31 | 2011-03-23 | 上海天马微电子有限公司 | 一种tft阵列结构及其制造方法 |
CN103715267A (zh) * | 2013-12-30 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 |
CN108735792A (zh) * | 2018-08-14 | 2018-11-02 | 京东方科技集团股份有限公司 | 底发射型oled阵列基板及其制作方法、显示面板、显示装置 |
CN109904211A (zh) * | 2019-03-28 | 2019-06-18 | 合肥京东方卓印科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111149225A (zh) * | 2019-12-19 | 2020-05-12 | 重庆康佳光电技术研究院有限公司 | 一种tft结构、发光件、显示器及其制备方法 |
CN111149225B (zh) * | 2019-12-19 | 2023-10-27 | 重庆康佳光电科技有限公司 | 一种tft结构、发光件、显示器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104576705B (zh) | 一种阵列基板及制作方法、显示装置 | |
CN105655346B (zh) | 薄膜晶体管阵列基板 | |
CN109599429A (zh) | 显示面板及其制造方法 | |
CN109360900A (zh) | 一种显示面板及其制作方法 | |
CN109300919A (zh) | Micro LED显示基板及其制作方法、显示装置 | |
CN108231830A (zh) | 有机发光显示装置 | |
US11081680B2 (en) | Pixel structure, method for forming the same, and display screen | |
CN109285961A (zh) | 有机发光显示装置 | |
CN108695370A (zh) | Oled基板及制作方法、显示装置 | |
CN109037297A (zh) | 一种有机发光显示基板及其制作方法 | |
JP2008135325A (ja) | 有機el表示装置とその製造方法 | |
CN106449722A (zh) | 印刷型顶发射电致发光显示器及其制备方法 | |
CN103915580B (zh) | 一种woled背板及其制作方法 | |
TWI253870B (en) | Active organic electroluminescence display and fabricating method thereof | |
CN106876386A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
CN105449127A (zh) | 发光二极管显示基板及其制作方法、显示装置 | |
CN110071154A (zh) | 彩膜基板、显示面板和显示装置 | |
CN106449717A (zh) | 有机电致发光器件基板、显示装置及制造方法 | |
CN111162095B (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
CN107634087A (zh) | 一种显示面板及显示装置 | |
CN109742106A (zh) | 显示面板及其制作方法、显示装置 | |
CN106158739B (zh) | 显示器的阵列基板及其制造方法 | |
CN110391283A (zh) | 有机发光显示面板和有机发光显示装置 | |
US11532264B2 (en) | Driving backplane and method for manufacturing the same, and display panel | |
CN109599424A (zh) | 一种显示基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |