CN110379764B - 浅沟槽隔离结构及半导体器件 - Google Patents

浅沟槽隔离结构及半导体器件 Download PDF

Info

Publication number
CN110379764B
CN110379764B CN201910751649.XA CN201910751649A CN110379764B CN 110379764 B CN110379764 B CN 110379764B CN 201910751649 A CN201910751649 A CN 201910751649A CN 110379764 B CN110379764 B CN 110379764B
Authority
CN
China
Prior art keywords
trench isolation
shallow trench
isolation structure
substrate
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910751649.XA
Other languages
English (en)
Other versions
CN110379764A (zh
Inventor
朱贤士
黄德浩
周运帆
许耀光
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201910751649.XA priority Critical patent/CN110379764B/zh
Publication of CN110379764A publication Critical patent/CN110379764A/zh
Priority to US16/874,694 priority patent/US11205697B2/en
Application granted granted Critical
Publication of CN110379764B publication Critical patent/CN110379764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及浅沟槽隔离结构及半导体器件，所述浅沟槽隔离结构形成于衬底内，其包括：第一部，其具有从衬底的表面延伸至衬底内的第一深度处的第一侧壁，第一侧壁相对于衬底的表面具有第一斜率，且一侧壁的表面具有第一粗糙度；以及第二部，其具有从第一深度处的第一侧壁延伸至衬底内的第二深度处的第二侧壁，第二侧壁相对于衬底的表面具有第二斜率，且第二侧壁的表面具有第二粗糙度，其中，第二斜率大于第一斜率，并且其中，第二粗糙度大于第一粗糙度。本发明既解决了难以填充浅沟槽隔离结构的问题又不会导致衬底表面的可用空间过小。

Description

浅沟槽隔离结构及半导体器件
技术领域
本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构及包括该浅沟槽隔离结构的半导体器件。
背景技术
随着半导体制造技术的飞速发展，半导体器件的尺寸和半导体器件的隔离结构越来越小。使用浅沟槽隔离(Shallow Trench Isolation，STI)技术进行半导体器件隔离已经成为常规技术。
图1a是一种常规的浅沟槽隔离结构的剖面形状示意图。如图1a所示，该浅沟槽隔离结构的剖面形状大体为锥形，其宽度随着在衬底内深度的增加而逐渐变窄，从而使得浅沟槽隔离结构的底部的宽度非常小。由此，在后续制造工艺中，浅沟槽隔离结构的填充将变得非常困难。另一方面，如果将浅沟槽隔离结构的底部的宽度设置得稍微大一些，则导致浅沟槽隔离结构在衬底表面的开口很大，从而导致衬底表面的可用空间过小。
图1b是另一种常规的浅沟槽隔离结构的剖面形状示意图。如图1b所示，该浅沟槽隔离结构的剖面形状大体为矩形，其宽度随着在衬底内深度的增加而基本不变。这样，如果如果浅沟槽隔离结构在衬底表面的开口较小，则同样使得浅沟槽隔离结构的填充变得很难；如果如果浅沟槽隔离结构在衬底表面的开口较大，则同样导致衬底表面的可用空间过小。
因此，期望有一种新的浅沟槽隔离结构，能解决难以填充浅沟槽隔离结构的问题且不会导致衬底表面的可用空间过小。
发明内容
有鉴于此，本发明提供了一种新的浅沟槽隔离结构，使得浅沟槽隔离结构的填充变得容易且不会导致衬底表面的可用空间过小。
根据本发明的第一方面，提供了一种浅沟槽隔离结构，其形成于衬底内，其特征在于，所述浅沟槽隔离结构包括：
第一部，其具有从所述衬底的表面延伸至所述衬底内的第一深度处的第一侧壁，所述第一侧壁相对于所述衬底的所述表面具有第一斜率，且所述第一侧壁的表面具有第一粗糙度；以及
第二部，其具有从所述第一深度处的所述第一侧壁延伸至所述衬底内的第二深度处的第二侧壁，所述第二深度大于所述第一深度，所述第二侧壁相对于所述衬底的所述表面具有第二斜率，且所述第二侧壁的表面具有第二粗糙度，
其中，所述第二斜率大于所述第一斜率，
并且其中，所述第二粗糙度大于所述第一粗糙度。
在一实施例中，所述第一部具有从所述衬底的所述表面处至所述第一深度处逐渐变窄的宽度。
在一实施例中，所述第二侧壁的表面形成有在所述衬底的深度方向上延伸的波纹。
在一实施例中，所述波纹的数量大于等于3。
在一实施例中，所述波纹从所述第一深度处开始延伸。
在一实施例中，所述波纹从距所述第一深度预定距离处开始延伸。
在一实施例中，所述第二侧壁的表面形成有在所述衬底的深度方向上延伸的荷叶边或山谷形状。
在一实施例中，所述第一侧壁的表面是光滑的。
在一实施例中，所述第二深度是所述第一深度的2-10倍。
在一实施例中，所述浅沟槽隔离结构还包括：
第三部，其具有从所述第二深度处的所述第二侧壁向所述衬底的所述表面延伸并在第三深度处会聚于一点的第三侧壁，使得所述第三部形成为凸透镜的形状。
在一实施例中，所述浅沟槽隔离结构还包括：
第三部，其具有从所述第二深度处的所述第二侧壁向所述衬底的与所述表面相反的方向延伸并在第三深度处会聚于一点的第三侧壁，使得所述第三部形成为子弹头的形状。
根据本发明的另一方面，提供了一种半导体器件，其包括一个或多个上述的浅沟槽隔离结构。
与现有技术相比，本发明的上述各个方面可以具有如下优点或有益效果：
根据本发明的浅沟槽隔离结构的上部是锥形的，使得浅沟槽隔离结构的开口较大，因此易于进行填充。根据本发明的浅沟槽隔离结构的下部是接近竖直的，且其侧壁的表面的粗糙度大于上部的侧壁表面的粗糙度，同样使得浅沟槽隔离结构易于填充。此外，根据本发明的浅沟槽隔离结构仅仅在上部开口逐渐变大，因此不会导致衬底表面可用空间过小的问题。因此，本发明既解决了难以填充浅沟槽隔离结构的问题又不会导致衬底表面的可用空间过小。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及说明书附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。
在附图中，相同的部件使用相同的附图标记，并且附图是示意性的，并不一定按照实际的比例绘制。
图1a是一种常规的浅沟槽隔离结构的剖面形状示意图。
图1b是另一种常规的浅沟槽隔离结构的剖面形状示意图。
图2是根据本发明一实施例的浅沟槽隔离结构的剖面形状示意图。
图3是示意性示出根据本发明一实施例的浅沟槽隔离结构的侧壁形状的放大视图。
图4是根据本发明一实施例的制作浅沟槽隔离结构的方法的流程图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本发明实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本发明可以不用这里的具体细节或者所描述的特定方式来实施。
以下公开提供了许多不同的实施例或实例，用于实施本发明的不同部件。以下描述了元件和配置的特定实例以简化本发明。当然，这些仅仅是实例而且不意欲进行限定。例如，以下描述中第一个部件在第二个部件“上方”或“上”形成可包括其中第一和第二部件以直接接触方式形成的实施例，并且也可包括在第一和第二部件之间形成有附加部件的实施例，使得第一和第二部件可不直接接触。
此外，为了容易描述，在本文中空间相对术语(诸如，“下”、“之下”、“下部”、“上”、“之上”、“上部”等)用于描述如在图中所示的一个元件或部件与另一元件或部件的关系。除了在图中所描绘的定向之外，这些空间相对术语旨在包括使用器件或操作的不同定向。例如，如果将图中的器件翻转，则在其他元件或部件“之下”所描述的元件将定向为在其他元件或部件“之上”。因此，典型术语“之下”可以包括之上和之下这两种定向。
为了解决现有的浅沟槽隔离结构难以填充的技术问题，本发明实施例提供了一种新的浅沟槽隔离结构及包括该浅沟槽隔离结构的半导体器件。
图2是根据本发明一实施例的浅沟槽隔离结构的剖面形状示意图。为了清楚，已经简化了图2以更好地理解所公开的概念。根据需要，可以在沟槽隔离结构中添加附加部件。图2所示的浅沟槽隔离结构形成于衬底101内。在所图示的实施例中，沟槽隔离结构包括设置在衬底101中的三个沟槽。沟槽隔离结构根据半导体器件的设计要求可以包括更少或更多沟槽，例如，仅一个或者多个。
衬底101可以包括半导体材料，例如IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101可以是晶片或外延层。或者，衬底101可以是绝缘体上硅(SOI)衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底或用于显示器的玻璃衬底。用于形成半导体器件的单元器件(未示出)，例如各种类型的有源器件或无源器件，可以形成在衬底101上。浅沟槽隔离结构用于各单元器件之间的电性隔离。
在所描述的实施例中，浅沟槽隔离结构从衬底表面在衬底内延伸深度D。深度D小于衬底的厚度。如以下进一步论述的，浅沟槽隔离结构具有包括第一部102和第二部103的剖面。在所图示的实施例中，第一部102位于第二部103之上。
第一部102具有第一侧壁，其从衬底表面延伸至衬底内的第一深度D1处。第一侧壁相对于衬底的表面具有第一斜率，且第一侧壁的表面具有第一粗糙度。
第二部103具有第二侧壁，其从第一深度D1处的第一侧壁延伸至衬底内的第二深度D2处。第二深度D2大于第一深度D1。第二侧壁相对于衬底的表面具有第二斜率，且第二侧壁的表面具有第二粗糙度。
在所图示的实施例中，第一部102的宽度从衬底表面至深度D1处逐渐变小，而第二部103的宽度从第一深度D1处至第二深度D2处变化不大。因此，第二斜率大于第一斜率。也就是说，浅沟槽隔离结构的上部开口较大，从而使其易于进行填充。浅沟槽隔离结构的下部接近竖直，这样做的好处是：相比于图1a所示的浅沟槽隔离结构(其中从底部开始开口逐渐变大)，根据本公开的浅沟槽隔离结构只是从上部和下部的边界处开口逐渐变大，从而使得衬底表面的开口相对不会太大，因此不会导致衬底表面可用空间过小的问题。
在一实施例中，第二深度D2是第一深度D1的2-10倍。即，第二部103在深度方向上比第一部102长，或者，长得多。
在一实施例中，第一部102的第一侧壁的表面是近似光滑的，即第一粗糙度非常小，而第二部103的第二侧壁的表面的粗糙度相对较大，这样都使得浅沟槽隔离结构易于填充。
在一实施例中，第二部103的第二侧壁的表面形成有在衬底的深度方向上延伸的波纹。或者，第二部103的第二侧壁的表面形成有在衬底的深度方向上延伸的荷叶边。或者，第二部103的第二侧壁的表面形成有在衬底的深度方向上延伸的山谷形状。图3是示意性示出根据本发明一实施例的浅沟槽隔离结构的侧壁形状的放大视图，其放大地示出了第二部103的第二侧壁的表面上的波纹、荷叶边或者山谷形状。
在一实施例中，上述波纹、荷叶边或者山谷形状的数量均大于等于3。
在一实施例中，上述波纹、荷叶边或者山谷形状可从所述第一深度D1处开始延伸。在另一实施例中，上述波纹、荷叶边或者山谷形状可从距所述第一深度D1预定距离处开始延伸。所述预定距离可根据实际需要设定。
在一实施例中，浅沟槽隔离结构还包括第三部，即在第二部102之下的底部。图3中还示意性示出了根据本发明一实施例的浅沟槽隔离结构的底部的侧壁形状。
在一实施例中，如图3中的左边的浅沟槽隔离结构所示，第三部具有从第二深度D2处的第二侧壁向衬底101的上表面延伸并在第三深度处会聚于一点的第三侧壁，使得第三部形成为类似于凸透镜的形状。第三深度介于第一深度D1和第二深度D2之间，且仅比第二深度D2略小。即，第三部在深度方向上延伸得比较小。这样做的目的是为了避免尖端放电，避免第三部成为漏电路径。
在另一实施例中，如图3中的右边的浅沟槽隔离结构所示，第三部具有从第二深度D2处的第二侧壁向衬底101的下表面延伸并在第三深度处会聚于一点的第三侧壁，使得第三部形成为类似于子弹头的形状。
需要说明的是，根据本发明实施例的上述浅沟槽隔离结构可利用现有的浅沟槽隔离结构形成方法或蚀刻工艺制成。本发明旨在保护所限定的浅沟槽隔离结构的剖面形状，而并不限定具体通过何种形成方法或蚀刻工艺制成本发明实施例的上述浅沟槽隔离结构，并且本领域普通技术人员根据本发明所公开的浅沟槽隔离结构将知晓如何将其实现。但是，不论使用何种方法，只要获得了根据本发明的浅沟槽隔离结构，均应落入本发明所保护的范围之内。
为了便于理解和说明，下面示例性地说明一种根据本发明的浅沟槽隔离结构的形成方法。
图4是根据本发明一实施例的制作浅沟槽隔离结构的方法的流程图。该方法包括如下步骤。
步骤S41：提供衬底。
步骤S42：执行至少两种蚀刻工艺以在衬底中形成浅沟槽隔离结构的第一部、第二部以及第三部。
沟槽可以填充有介电材料。在实例中，沟槽填充有通过HDP沉积处理、HARP沉积处理、易流动CVD处理、其他适当沉积处理或者其组合所形成的氧化材料。可以在该方法以前、期间以及以后提供附加步骤，并且对于该方法的附加实施例可以替换或者去除所述的某些步骤。
蚀刻工艺包括干蚀刻、湿蚀刻、其他蚀刻方法或者其组合，这都是本领域普通技术人员所公知的。
首先，执行第一种蚀刻工艺，以在衬底中形成浅沟槽隔离结构的第一部。控制第一种蚀刻工艺以实现第一部的期望剖面。更具体地，例如，第一种蚀刻工艺使用聚合体富气，其中调节该聚合体富气以实现诸如在图2中所示的具有随深度增加而逐渐变窄的剖面的第一部102。在一实施例中，第一种蚀刻工艺为干蚀刻工艺。干蚀刻工艺具有可以调节的蚀刻参数，例如，使用的蚀刻剂、蚀刻压力、电压、RF偏压、RF偏置功率、蚀刻剂流速以及其他适当参数。
在一实施例中，在第一种蚀刻工艺期间，在浅沟槽隔离结构的第一部的第一侧壁上形成聚合体层。聚合体层将防止随后的蚀刻工艺影响浅沟槽隔离结构的第一部的变窄剖面。
接下来，执行第二种蚀刻工艺，以在衬底中形成浅沟槽隔离结构的第二部和第三部。控制第二种蚀刻工艺以实现第二部和第三部的期望剖面。在一实施例中，利用蚀刻气体并通过掩膜图案作为蚀刻掩模来进行蚀刻。蚀刻气体可以是例如Cl2或F2。蚀刻气体可以以各种方式等离子体激发，并且可以与衬底反应，使得掩模图案的图案可以转移到衬底，从而可使得第二部的第二侧壁的表面逐步形成在衬底的深度方向上延伸的波纹、荷叶边或者山谷形状。
由此，可以通过上述步骤形成根据本发明实施例的浅沟槽隔离结构。
根据本发明的另一方面，还提供了一种半导体器件，其包括一个或多个上述的浅沟槽隔离结构，用于在半导体器件的衬底上的各单元器件之间进行电性隔离。
应该理解的是，本发明所公开的实施例不限于这里所公开的特定处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
说明书中提到的“实施例”意指结合实施例描述的特定特征、或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语或“实施例”并不一定均指同一个实施例。
此外，所描述的特征或特性可以任何其他合适的方式结合到一个或多个实施例中。在上面的描述中，提供一些具体的细节，例如厚度、数量等，以提供对本发明的实施例的全面理解。然而，相关领域的技术人员将明白，本发明无需上述一个或多个具体的细节便可实现，或者也可采用其它方法、组件、材料等实现。
虽然上述示例用于说明本发明在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本发明的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本发明由所附的权利要求书来限定。

Claims (10)

1.一种浅沟槽隔离结构，其形成于衬底内，其特征在于，所述浅沟槽隔离结构包括：
第一部，其具有从所述衬底的表面延伸至所述衬底内的第一深度处的第一侧壁，所述第一侧壁相对于所述衬底的所述表面具有第一斜率，且所述第一侧壁的表面具有第一粗糙度；以及
第二部，其具有从所述第一深度处的所述第一侧壁延伸至所述衬底内的第二深度处的第二侧壁，所述第二深度是所述第一深度的2-10倍，所述第二侧壁相对于所述衬底的所述表面具有第二斜率，且所述第二侧壁的表面具有第二粗糙度，
其中，所述第二斜率大于所述第一斜率，
并且其中，所述第二粗糙度大于所述第一粗糙度，
所述第一部具有从所述衬底的所述表面处至所述第一深度处逐渐变窄的宽度。
2.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述第二侧壁的表面形成有在所述衬底的深度方向上延伸的波纹。
3.根据权利要求2所述的浅沟槽隔离结构，其特征在于，所述波纹的数量大于等于3。
4.根据权利要求2所述的浅沟槽隔离结构，其特征在于，所述波纹从所述第一深度处开始延伸。
5.根据权利要求2所述的浅沟槽隔离结构，其特征在于，所述波纹从距所述第一深度预定距离处开始延伸。
6.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述第二侧壁的表面形成有在所述衬底的深度方向上延伸的荷叶边或山谷形状。
7.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述第一侧壁的表面是光滑的。
8.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构还包括：
第三部，其具有从所述第二深度处的所述第二侧壁向所述衬底的所述表面延伸并在第三深度处会聚于一点的第三侧壁，使得所述第三部形成为凸透镜的形状。
9.根据权利要求1所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构还包括：
第三部，其具有从所述第二深度处的所述第二侧壁向所述衬底的与所述表面相反的方向延伸并在第三深度处会聚于一点的第三侧壁，使得所述第三部形成为子弹头的形状。
10.一种半导体器件，其包括一个或多个如权利要求1-9中任一项所述的浅沟槽隔离结构。
CN201910751649.XA 2019-08-15 2019-08-15 浅沟槽隔离结构及半导体器件 Active CN110379764B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910751649.XA CN110379764B (zh) 2019-08-15 2019-08-15 浅沟槽隔离结构及半导体器件
US16/874,694 US11205697B2 (en) 2019-08-15 2020-05-15 Shallow trench isolating structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910751649.XA CN110379764B (zh) 2019-08-15 2019-08-15 浅沟槽隔离结构及半导体器件

Publications (2)

Publication Number Publication Date
CN110379764A CN110379764A (zh) 2019-10-25
CN110379764B true CN110379764B (zh) 2024-05-03

Family

ID=68259408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910751649.XA Active CN110379764B (zh) 2019-08-15 2019-08-15 浅沟槽隔离结构及半导体器件

Country Status (2)

Country Link
US (1) US11205697B2 (zh)
CN (1) CN110379764B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598254B (zh) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238996B1 (en) * 1998-08-24 2001-05-29 United Microelectronics Corp. Method of forming a shallow trench isolation structure
JP2002057304A (ja) * 2000-08-07 2002-02-22 Promos Technologies Inc 表面積の大きいディープトレンチ構造及びその製造方法
US6495411B1 (en) * 2000-07-13 2002-12-17 Promos Technology Inc. Technique to improve deep trench capacitance by increasing surface thereof
CN102881626A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN210467798U (zh) * 2019-08-15 2020-05-05 福建省晋华集成电路有限公司 浅沟槽隔离结构及半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039818A1 (en) * 2000-01-25 2002-04-04 Lee Szetsen Steven Wavy-shaped deep trench and method of forming
KR100772704B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법
KR100745934B1 (ko) 2006-06-30 2007-08-02 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US8598675B2 (en) 2011-02-10 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure profile for gap filling
CN102751229B (zh) 2011-04-20 2015-09-30 中国科学院微电子研究所 浅沟槽隔离结构、其制作方法及基于该结构的器件
KR101867998B1 (ko) 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
KR101831936B1 (ko) 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102404642B1 (ko) 2015-07-17 2022-06-03 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR20170034984A (ko) 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
KR20170103524A (ko) 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238996B1 (en) * 1998-08-24 2001-05-29 United Microelectronics Corp. Method of forming a shallow trench isolation structure
US6495411B1 (en) * 2000-07-13 2002-12-17 Promos Technology Inc. Technique to improve deep trench capacitance by increasing surface thereof
JP2002057304A (ja) * 2000-08-07 2002-02-22 Promos Technologies Inc 表面積の大きいディープトレンチ構造及びその製造方法
CN102881626A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN210467798U (zh) * 2019-08-15 2020-05-05 福建省晋华集成电路有限公司 浅沟槽隔离结构及半导体器件

Also Published As

Publication number Publication date
US20210050414A1 (en) 2021-02-18
CN110379764A (zh) 2019-10-25
US11205697B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
CN106829846B (zh) 半导体器件及其制造方法
US7816228B2 (en) Method of manufacturing a semiconductor device
US7316955B2 (en) Method of manufacturing semiconductor device
KR102631107B1 (ko) 고 종횡비 보쉬 딥 에칭
CN104112654A (zh) 一种减少浮栅孔洞的工艺方法
CN110379764B (zh) 浅沟槽隔离结构及半导体器件
CN210467798U (zh) 浅沟槽隔离结构及半导体器件
CN114578477A (zh) 具有衰减器的波导
CN107768375B (zh) 一种***栅的栅极形成方法
US9437674B2 (en) Insulating trench forming method
CN108346570B (zh) 一种半导体器件的制作方法
CN114334661B (zh) 一种沟槽型双层栅功率mosfet及其制造方法
US8187935B2 (en) Method of forming active region structure
CN110854123B (zh) 三维存储器的制备方法
CN104425350A (zh) 一种半导体器件及其制造方法
KR101052868B1 (ko) Ｓｏｉ 소자 및 그의 제조방법
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
US20110042777A1 (en) Deep trench isolation structure
KR100758641B1 (ko) Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
CN103021957A (zh) 提高闪存中控制栅极对浮栅耦合系数的方法
CN103187260A (zh) 鳍式场效应晶体管的形成方法
EP3971975A1 (en) Semiconductor device and manufacturing method therefor
CN116153850A (zh) 非对称大深宽比沟槽的填充方法
KR0151040B1 (ko) 반도체장치의 소자분리방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant