CN110349838B - 形成金属硅化物层的方法和由此形成的金属硅化物层 - Google Patents

形成金属硅化物层的方法和由此形成的金属硅化物层 Download PDF

Info

Publication number
CN110349838B
CN110349838B CN201910276157.XA CN201910276157A CN110349838B CN 110349838 B CN110349838 B CN 110349838B CN 201910276157 A CN201910276157 A CN 201910276157A CN 110349838 B CN110349838 B CN 110349838B
Authority
CN
China
Prior art keywords
metal
substrate
silicon
target
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910276157.XA
Other languages
English (en)
Other versions
CN110349838A (zh
Inventor
任·何
马克西米利安·克莱蒙斯
石美仪
于敏锐
本切基·梅巴基
梅裕尔·B·奈克
殷正操
斯里尼瓦斯·D·内曼尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110349838A publication Critical patent/CN110349838A/zh
Application granted granted Critical
Publication of CN110349838B publication Critical patent/CN110349838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文中描述用于使用物理气相沉积(PVD)工艺和退火工艺中的一种或物理气相沉积工艺和退火工艺的组合形成低电阻率的金属硅化物互连的方法。在一个实施方式中，一种形成多个导线互连的方法包含使溅射气体流入处理腔室的处理空间中，向设置在所述处理空间中的靶施加功率，在靠近所述靶的溅射表面的区域中形成等离子体，和在基板的表面上沉积金属和硅层。本文中，所述第一靶包括金属硅合金，并且所述第一靶的溅射表面相对于基板的表面成在约10°与约50°之间的角度。

Description

形成金属硅化物层的方法和由此形成的金属硅化物层
技术领域
本文所述实施方式大体上涉及半导体器件制造设备和工艺的领域，并且更特定地涉及使用物理气相沉积(PVD)和高压退火工艺形成金属硅化物互连的方法。
背景技术
随着下一代器件的电路密度增加并且晶体管尺寸继续缩小，用于导线互连(wireinterconnect)的材料的特性开始在主要性能指标(包含功耗、电阻-电容(RC)延迟和可靠性)方面主导器件性能。在过去的二十年中，铜已用于先进的USLI和VSLI技术中的导线互连，因为铜大体表现出相对低的电阻率，并且因此具有高导电性。然而，当器件的互连布线的宽度缩小到互连布线材料的电子平均自由程(eMFP)的尺寸或更小的尺寸时，材料的有效电阻率由于在互连布线的表面处和互连布线的晶界界面处不希望的侧壁电子散射而增加。因此，对于具有铜的39nm的eMFP以下的宽度的铜互连，铜(通常用于互连的材料)的有效电阻率开始增加，并且对于具有20nm或更小的宽度的互连而言铜的有效电阻率显著增加。另外，与铜互连一起使用的阻挡层(以防止铜材料不希望地扩散到周围的电介质材料中)进一步促使增加导线互连的总电阻率。铜作为导线互连材料的一种有希望的替代品是硅化镍，硅化镍具有相对低的电阻率和小于10nm的eMFP(取决于镍与硅的材料组成)，使硅化镍成为用于具有20nm或更小并且甚至为10nm或更小的沟槽临界尺寸(CD)的导线互连的合适材料。
金属硅化物(诸如硅化镍)广泛用于需要低电阻率和热稳定导体材料的前端(FEOL)半导体器件制造工艺中。例如，金属硅化物通常用于形成与源极、漏极和栅极器件特征的欧姆接触。不幸的是，形成金属硅化物的传统方法(诸如退火金属和硅的交替层以引起金属和硅的交替层的相互扩散和金属与硅原子之间的固态反应)一般与后端(BEOL)半导体器件制造工艺(包含形成导线互连的工艺)的较低热预算要求不相容。
因此，本领域需要在较低温度下形成金属硅化物和金属硅化物导线互连的改进的方法。
发明内容
本文中的实施方式涉及半导体器件制造，并且更特定地涉及使用物理气相沉积(PVD)和高压退火的工艺程序形成金属硅化物互连的方法。
在一个实施方式中，一种在基板上形成金属和硅层的方法包含使气体流入处理腔室的处理空间中，向设置在所述处理空间中的靶施加功率，在靠近所述靶的溅射表面的区域中形成等离子体，和在基板的表面上沉积金属和硅层。本文中，所述靶包括金属硅合金，并且所述靶的溅射表面相对于基板的表面成在约10°与约50°之间的角度。
在另一实施方式中，一种使多个互连特征退火的方法包含使用输送到第一处理空间中的气体将第一处理空间加压到大于大气压力的约1倍的压力，将设置在第一处理空间中的基板加热到不大于约400℃的退火温度，和将所述基板维持在所述退火温度约30秒或更长时间。在这个实施方式中，第一处理空间是第一处理腔室的处理空间，并且基板包括电介质层，所述电介质层具有形成在所述电介质层中的多个互连特征。所述多个互连特征是使用包含以下步骤的方法形成的：使气体流入第二处理空间中，向设置在第二处理空间中的靶施加功率，在靠近第一靶的溅射表面的区域中形成等离子体，和在基板的表面上和在形成于电介质层中的多个开口中沉积金属和硅层。在这个实施方式中，第二处理空间是第二处理腔室的处理空间，靶包括金属-硅合金，并且靶的溅射表面相对于基板的表面成在约10°与约50°之间的角度。
在另一实施方式中，一种器件的特征在于图案化基板，所述图案化基板具有形成在设置于所述图案化基板上的电介质层中的多个开口；和金属硅化物，所述金属硅化物设置在所述多个开口中以形成对应的多个互连。
在另一实施方式中，图案化基板的特征在于基板；设置在基板上的电介质层，所述电介质层具有形成于所述电介质层中的多个开口；和沉积在多个开口中和沉积在电介质层的场表面上的金属和硅层，其中如所沉积的金属和硅层包括金属和硅的混合物，所述混合物具有MXSi(1-X)的原子组成，其中X在约0.4与约0.6之间。
在另一实施方式中，提供一种图案化基板。所述图案化基板包含基板；设置在基板上的电介质层，所述电介质层包含形成在电介质层中的多个开口；和沉积在多个开口中和沉积在电介质层的场表面上的镍和硅层。本文中，如所沉积的镍和硅层包括金属和硅的混合物，所述混合物具有NiXSi(1-X)的原子组成，其中X在约0.4与约0.6之间。
附图说明
因此，可以详细地理解本公开内容的上述特征的方式，可以通过参考实施方式获得以上简要概述的本公开内容的更具体描述，实施方式中的一些在附图中进行图示。然而，应注意，附图仅仅图示本公开内容的典型实施方式，并且因此不应被视为对本公开内容的范围的限制，因为本公开内容可以允许其他同等有效的实施方式。
图1A是根据一个实施方式的用于实践本文所述方法的示例性多阴极物理气相沉积(PVD)腔室的示意性横截面图。
图1B图示根据一个实施方式的在基板处理期间设置在图1A的PVD腔室中的靶和基板的相对位置。
图2是根据一个实施方式的用于实践本文所述方法的示例性高压退火腔室的示意性横截面图。
图3A是根据一个实施方式的在基板上形成金属和硅层的方法的流程图。
图3B是根据一个实施方式的退火多个互连特征的方法的流程图。
图4A至图4D图示根据一个实施方式的使用图3A至图3B中所述的组合方法来形成金属硅化物互连。
具体实施方式
本文中的实施方式涉及半导体器件制造，并且更特定地涉及使用物理气相沉积(PVD)和高压退火的工艺程序形成金属硅化物互连的方法。在一些实施方式中，所述工艺程序包含在基板(所述基板上形成有多个开口)上沉积金属和硅的混合物的层，在金属和硅层上沉积诸如金属氮化物层的钝化层，和在高压气氛中使基板退火。通常，多阴极PVD腔室用于沉积金属和硅层与钝化层两者，并且高压退火腔室用于使金属和硅层退火以形成低电阻率金属硅化物互连。
使用多阴极(即，多溅射靶)PVD腔室来实践本文所述的方法允许比通常用于传统单靶PVD腔室的靶直径小的靶直径。一些靶材料(诸如，氮化物、氧化物、金属和硅合金，和金属硅化物)的较小靶直径有益地减少由这些靶材料形成的靶由于在靶的寿命期间来自靶表面的材料的不均匀侵蚀而破裂的机会。靶材料的不均匀磨损引起靶内机械应力，所述靶内机械应力在沉积工艺期间引起靶材料弯曲和挠曲。靶的这种弯曲和挠曲导致不希望的破裂。然而，因为与较小直径的靶相关联的弯曲小于与较大直径的靶相关联的弯曲，所以本文中使用的较小直径的靶理想地较不易破裂。另外，使用多靶PVD腔室允许沉积钝化层而不使基板和沉积在基板上的金属和硅层暴露于大气条件或者需要到第二处理腔室的耗时的传送程序。使用高压(例如，高于大气压力)处理腔室来使金属和硅层退火使得能够通过金属和硅层的低温高压退火在与BEOL热预算要求相容的退火温度下(本文中是在400℃或更低的退火温度下)形成结晶相金属硅化物层。如本文中所使用，大气压力为约1巴。
图1A是根据一个实施方式的用于实践本文所述方法的示例性多阴极物理气相沉积(PVD)腔室的示意性横截面图。PVD腔室100的特征在于一个或多个侧壁101、腔室盖102和腔室底座103，它们一起限定处理空间104。处理空间104流体地耦接到真空，诸如一个或多个专用真空泵，所述真空泵将处理空间104维持在低于大气压力的条件下并从处理空间104中排出处理气体和其他气体。
设置在处理空间104中的基板支撑件105设置在可移动的支撑轴106上，所述可移动的支撑轴106密封地延伸穿过腔室底座103，诸如，在腔室底座103下方的区域中被波纹管(未示出)环绕。本文中，PVD腔室100通常被配置为便于通过一个或多个侧壁101中的一个侧壁中的开口108将基板400传送到基板支撑件105和从基板支撑件105传送基板400，所述开口108通常在基板处理期间由门或阀(未示出)密封。在一些实施方式中，支撑轴106进一步耦接到致动器(未示出)，所述致动器在基板处理期间围绕轴线A旋转支撑轴106并且因此旋转设置在基板支撑件105上的基板400，这在某些处理条件下改善基板400的表面上的沉积层的厚度均匀性。
本文中，PVD腔室100的特征在于多个阴极109。阴极109中的一个或多个阴极的特征在于设置在处理空间104中的靶组件110、耦接靶组件110的阴极壳111(其中阴极壳111和靶组件限定壳空间112)和设置在壳空间112中的磁体组件113。在一些实施方式中，靶组件110包含设置在靶背板115上并与靶背板115接合的溅射靶114。在其他实施方式中，靶组件110包括由待溅射的靶材料形成的单块主体。在一些实施方式中，磁体组件113耦接到可旋转轴116，可旋转轴116使磁体组件113围绕轴线B在靶组件110的后非溅射侧之上旋转。本文中阴极109中的每一个均耦接到电源117，诸如，RF频率电源、DC电源或脉冲DC电源。在一些实施方式中，通过与壳空间112流体连通的冷却流体源(未示出)将具有相对高电阻率的冷却流体提供到壳空间112，以冷却磁体组件113和相邻的靶组件110。
通常，PVD腔室100包含设置在处理空间104中并在相邻的靶组件110之间延伸的屏蔽组件(未示出)，所述屏蔽组件定位成防止串扰(在共同溅射工艺期间一个阴极电源对另一个阴极电源的不希望的电干扰))和交叉靶污染(在共同溅射、顺序溅射或单溅射工艺期间材料从一个阴极的靶到另一个阴极的靶上的不希望的沉积)。
本文中，阴极109中的每一个均包含波纹管120和耦接到腔室盖102外部和耦接到阴极壳111的角度调整机构(未示出)。波纹管120用于通过防止大气气体进入处理空间104和处理气体从处理空间104泄漏到周围环境来维持处理空间104的真空条件，同时允许阴极壳111相对于腔室主体的角度调整。角度调整机构用于改变和接着固定阴极壳111的位置并且因此改变和接着固定耦接至阴极壳111的靶114的溅射表面，所述溅射表面相对于基板400的表面成某个角度，这将参考图1B进一步详细描述。
图1B图示根据一个实施方式的当基板400处于升高的基板处理位置时阴极109中的任何一个阴极的靶114与基板400的相对位置。靶114以从靶114的最靠近基板的表面的平面的一部分测量的垂直距离Z与基板400的表面的平面间隔开。本文中，垂直距离Z在约100mm与约400mm之间，诸如在约150mm与约250mm之间，诸如在约200mm与约300mm之间，例如在约225mm与约275mm之间。靶114的溅射表面相对于基板400的表面成角度θ，角度θ在约10度与约50度之间，诸如在约20度与约40度之间，例如在约20度与约30度之间或者在约30度与约40度之间。
通常，基板400具有300mm或更大的直径，并且靶114具有小于基板400的直径的直径，诸如小于300mm，诸如为200mm或更小，或者150mm或更小，例如，在约50mm与约200mm之间，诸如在约50mm与约150mm之间，或者为约100mm。在一些实施方式中，靶的厚度(例如形成靶的金属-硅合金的厚度)在约2mm与约5mm之间。
图2是根据一个实施方式的用于实践本文所述方法的示例性高压退火腔室的示意性横截面图。退火腔室200的特征在于限定处理空间202的腔室主体201和设置在处理空间202中的基板支撑件203。本文中，退火腔室为单个基板处理腔室，单个基板处理腔室被配置为使用嵌入基板支撑件203中的热源(诸如电阻式加热器204)将设置在基板支撑件203上的基板400加热到所需温度。在一些实施方式中，基板支撑件为热板。在一些其他实施方式中，热源是辐射热源，诸如位于基板400上方、下方或者在基板400上方和基板400下方的多个灯，以向基板400辐射热量。在一些其他实施方式中，退火腔室是批处理腔室，批处理腔室被配置为在单个退火工艺程序中加热多个基板。
本文中，处理空间202流体地耦接到高压气源205和真空源(诸如一个或多个专用真空泵)或者耦接到共同的制造排放装置。本文中，高压气源205包含一个或多个高压气瓶(未示出)，所述高压气瓶具有大于处理空间中的所需处理压力的压力。在其他实施方式中，高压气源205包含一个或多个泵(未示出)，所述一个或多个泵对输送到所述泵中的一种或多种退火气体加压。在基板处理期间，通过分别操作流体地耦接到高压气体源205和真空源的阀206a和206b，处理空间202理想地被维持在高于大气压力的压力下，诸如，在大气压力的约1倍与约100倍之间。本文中，退火腔室200能够将基板加热到并维持在高至800℃的温度，通常在200℃与800℃之间。本文中，退火腔室200是独立的腔室或者是多个连接的腔室中的一个，退火腔室200不耦接到图1A中所描述的多阴极PVD腔室100。在其他实施方式(未示出)中，退火腔室200和PVD腔室100是多腔室(即，群集工具)处理***的部分并且通过传送腔室耦接，传送腔室允许将基板从PVD腔室100传送到退火腔室200而不使基板暴露于大气条件。
图3A是根据一个实施方式的在基板上形成金属和硅层的方法的流程图。图3B是根据一个实施方式的使金属和硅层退火以形成低电阻率的金属硅化物导线互连的方法的流程图。图4A至4D图示根据一个实施方式使用图3A至图3B中所述的组合方法形成金属硅化物互连。
在活动301处，方法300包含使溅射气体流入处理空间，此处是第一处理空间，所述第一处理空间是第一处理腔室的处理空间，诸如图1A中所述的多阴极PVD腔室的处理空间。通常，溅射气体包括惰性气体，例如Ar、He、Ne、Kr、Xe或上述项的组合。在一些实施方式中，在沉积工艺期间，第一处理空间理想地被维持在小于约10毫托的压力下，诸如小于约5毫托，诸如小于约1毫托，例如在约0.5毫托与约1毫托之间。
在活动302处，方法300包含向设置在第一处理空间中的第一靶施加功率。在此，第一靶包括金属-硅合金，例如TiSi、NiSi、PtSi或CoSi。在一些实施方式中，第一靶包括具有NiXSi(1-X)原子组成的非晶镍硅合金，其中X在约0.4与约0.6之间，例如约0.5。此处，第一靶接合到背板，例如，铜背板。在一些实施方式中，在沉积工艺期间，第一靶理想地被维持在约15℃与约30℃之间的温度。
在一些实施方式中，第一靶进一步包括碳，例如TiSiC。在其他实施方式中，第一靶包括金属-金属-硅合金或者金属-金属-碳合金，例如TiAlSi或TiAlC。在本文中的实施方式中，第一靶的溅射表面相对于基板的表面成在约10°与约50°之间的角度，诸如，在约20°与约40°之间。在一些实施方式中，第一靶的直径小于基板的直径，诸如在基板的直径为300mm或更大的实施方式中。在一些实施方式中，第一靶的直径在约50mm与约200mm之间，或者例如为约200mm或更小，诸如约150mm或更小。通常，取决于腔室配置，从第一靶溅射的材料可覆盖基板表面的约60％与约80％之间。因此，在一些实施方式中，所述方法进一步包含在沉积工艺期间旋转基板。
通常，施加到第一靶的功率是从RF频率(或其他交流频率)电源、DC电源或者脉冲DC电源输送的。本文中，电源耦接到第一靶，耦接到背板，所述背板使第一靶接合到背板并因此电耦接到背板。通常，当使用时，施加到靶的RF功率在约100瓦特与约1000瓦特之间，或者施加到靶的DC功率在约600瓦特与约1200瓦特之间。在一些实施方式中，施加到靶的脉冲DC功率具有在约25kHz与约250kHz之间的脉冲频率和在约10％与约90％之间的导通时间占空比(on-time duty cycle)。
在活动303处，方法300包含在靠近第一靶的溅射表面的区域中形成第一等离子体。
在活动304处，方法300包含将金属和硅层沉积在基板的表面上，诸如图4A中所图示的图案化基板400。在一些实施方式中，方法300进一步包含在将金属和硅层沉积在基板的表面上的同时旋转基板。
在一些实施方式中，方法300进一步包含在金属和硅层上沉积钝化层，诸如图4C中所示的钝化层405。钝化层的示例包含金属-氮化物层或者金属-氧化物层(其中金属为Al、Cr、Zn、Ti中的一种或上述项的组合)或者氧化硅或氮化硅层。在一些实施方式中，钝化层405在用于沉积金属和硅层404a的相同多阴极PVD腔室中沉积，并且因此在基板不破坏真空的情况下沉积。在一些实施方式中，钝化层405包括在与金属和硅层相同的处理腔室中沉积的TiN，并且因此基板不破坏真空。在一些实施方式中，靶包括TiN，并且溅射气体包括惰性气体，例如Ar、He、Ne、Kr、Xe或上述项的组合。使用TiN靶和沉积TiN钝化层的惰性溅射气体理想地避免将基板(基板上沉积有金属和硅层)暴露于由通常用于形成TiN层的氮源气体形成的等离子体，所述等离子体可能潜在地损坏先前沉积的镍和硅层，例如，通过在所述镍和硅层中形成不希望的氮化硅。因此，在一些实施方式中，用于沉积TiN层的溅射气体是无氮的，这意味着用于形成溅射气体的气体不具有氮部分。
在其他实施方式中，通过以下操作来沉积TiN层：使包括惰性气体和含氮气体(诸如N2、NH3或这两者的组合)的溅射气体流入处理腔室，将RF功率施加到第二靶(本文中是钛靶)，在第二靶的溅射表面前面形成溅射气体的等离子体，和将TiN层沉积在金属和硅层上。在一些实施方式中，钝化层具有约5nm或更大的厚度T，诸如约10nm或更大，或者约15nm或更大。通常，第二靶相对于基板支撑件的表面并且因此相对于定位在基板支撑件上的基板的活性表面(active surface)成在约10°与约50°之间的角度，诸如在约20°与约40°之间。
图3B是根据一个实施方式的使金属和硅层退火以形成低电阻率的金属硅化物导线互连的方法的流程图。在活动311处，方法310包含将第一处理空间加压至大于大气压力的1倍的所需压力，例如在大气压力的约1倍与约10倍之间的压力，诸如大于大气压力的约2倍，大于大气压力的约3倍、大于大气压力的约4倍或者大于大气压力的约5倍。在此，第一处理空间是第一处理腔室的处理空间，诸如图2中所描述的高压退火腔室200。通常，通过向第一空间输送高压气体来对第一空间加压。本文所使用的高压气体(例如，退火气体)的示例包含Ar、He、形成气体(H2和N2的混合物)、N2、O2、CO、CO2和上述项的组合。在一些实施方式中，退火气体为Ar、He或N2中的一种或组合。本文中，在活动312和313的持续时间内或者至少在活动313的持续时间内第一处理空间被维持在所需压力下。
在活动312处，方法310包含将基板加热到不大于约400℃的退火温度。在一些实施方式中，退火温度不高于约350℃，或者在约300℃与约400℃之间，例如在约300℃与约350℃之间。在其他实施方式中，在于活动311处对第一处理空间加压之前，将基板加热至退火温度。
在活动313处，方法310包含将基板维持在退火温度约30秒或更长时间，诸如在约30秒与约3小时之间，诸如在约30秒与约60分钟之间、在约30秒与约10分钟之间，例如在约30秒与约5分钟之间，以形成金属硅化物层404b。
在一些实施方式中，基板是图案化基板，诸如图4D中所示的图案化基板400b，基板400b包括电介质层402(电介质层402中形成有多个开口(诸如图4A中所示的开口403))，和设置在开口中以形成多个互连特征(例如，导线互连)的金属和硅层404a。
本文中，使用包含以下步骤的方法形成多个互连特征：使第一溅射气体流入第二处理空间(诸如，图1A中所描述的多阴极PVD腔室100的处理空间)，向设置在第二处理空间中的第一靶施加功率，在靠近第一靶的溅射表面的区域中形成第一等离子体，和在基板的表面上并且在形成于电介质层中的多个开口中沉积金属和硅层。
方法310的另外的实施方式包含图3A中所描述的方法300中所述的实施方式中的任一个。在一些实施方式中，使用方法300和310中的一个或两个形成多个镍单硅化物互连，所述互连具有小于约20nm的宽度、2倍于宽度或更大的高度和小于约30Ω·cm的电阻率，诸如在约10Ω·cm与约30Ω·cm之间。
上述方法300和310有益地允许使用与后端(BOEL)热预算要求相容的处理温度来形成低电阻率的结晶金属硅化物互连，诸如适用于低于20nm范围的镍单硅化物互连。
图4A图示根据一个实施方式的示例性图案化基板400a。本文中，图案化基板400a包含由诸如硅的半导体材料形成的基板401，基板401上设置有电介质层402。通常，电介质层402由氮化物、碳化物或低k聚合物材料形成，诸如SiO2、SiN、SiOC、SiC、聚酰胺或上述项的组合，并且具有形成在电介质层402中的多个开口403。在一些实施方式中，开口403中每一个开口的宽度W小于约20nm，诸如小于约15nm，小于约10nm，小于约8nm，小于约7nm，例如小于约5nm。通常，开口403中的每一个开口的高度H等于或大于宽度W的约2倍。
在此，图案化基板400a不包含阻挡层(防止一些互连材料(例如铜)不希望地扩散到电介质层402中的材料层)。在其他实施方式中，图案化基板400a进一步包含设置在电介质层402上并充当开口403中的衬垫的阻挡层(未示出)，诸如，Ta、TaN、It、W、WN或上述项的组合的层。在一些实施方式中，在与随后沉积的金属和硅层相同的处理腔室中沉积阻挡层，并且因此基板不破坏阻挡层与待沉积的金属和硅层的沉积之间的真空。
图4B图示使用方法300沉积在图4A中所示的图案化基板400a上的金属和硅层404a，诸如，镍和硅层。通常，如所沉积的金属和硅层404a包括具有大体上均匀的化学计量成分的金属和硅的混合物，例如均质混合物。本文中大体上均匀的化学计量成分至少意味着当在跨金属和硅层404a的表面的位置处或者在金属和硅层404a内的位置处这两处(诸如，靠近电介质层402的表面的位置、远离电介质层402的表面的位置和位于这两个位置之间的位置)测量时，混合物中金属与硅的原子比变化小于5％。在一些实施方式中，金属和硅的混合物的化学计量成分变化小于约4％，诸如小于3％，小于2％，例如小于1％。
在一些实施方式中，如所沉积的金属和硅层404a包括具有NiXSi(1-X)的大体上均匀的化学计量成分的非晶镍硅合金，其中X在约0.4与约0.6之间，例如为约0.5。在一些实施方式中，如所沉积的金属和硅层404a包括非晶镍硅合金与结晶硅化镍的组合，所述组合具有NiXSi(1-X)的大体上均匀的化学计量成分，其中X在约0.4与约0.6之间，例如为约0.5。在一些实施方式中，如所沉积的金属和硅层404a包括金属和硅的不饱和并且热不稳定的混合物。因此，本文的实施方式提供如所沉积的金属和硅层404a的低温高压退火，以通过固态反应形成结晶相金属硅化物。如所沉积的金属和硅层404a的低温高压退火确保否则会悬挂的硅键的完全饱和，以提供适合于用作半导体器件中的低电阻率导线互连的热稳定的结晶相金属硅化物，诸如，结晶镍单硅化物(NiSi)。本文中，低电阻率至少意味着金属硅化物层的薄层电阻小于约60μΩ·cm，诸如小于约50μΩ·cm，小于约40μΩ·cm，例如小于约30μΩ·cm。
虽然前文针对本公开内容的实施方式，但是可以在不脱离本公开内容的基本范畴的情况下设计本公开内容的其他和另外的实施方式，并且本公开内容的范围额由随附的权利要求书确定。

Claims (18)

1.一种处理基板的方法，包括：
在基板上形成金属和硅层，包括：
使第一溅射气体流入第一处理空间，其中所述第一处理空间是第一处理腔室的处理空间；
向设置在所述第一处理空间中的第一靶施加功率，其中所述第一靶包括金属-硅合金，并且所述第一靶的溅射表面相对于所述基板的所述表面成在10°与50°之间的角度；
在靠近所述第一靶的所述溅射表面的区域中形成第一等离子体；和
在所述基板的所述表面上沉积所述金属和硅层；
在第二处理空间中使所述金属和硅层退火，其中所述第二处理空间是第二处理腔室的处理空间，并且其中使所述金属和硅层退火包括：
使用输送到所述第二处理空间中的加压气体将所述第二处理空间加压到大于大气压力的1倍的压力；
将所述基板加热到不大于400℃的退火温度；和
将所述基板维持在所述退火温度30秒或更长时间。
2.如权利要求1所述的方法，其中所述金属-硅合金的金属是Ti、Ni、Pt、Co或上述项的组合。
3.如权利要求2所述的方法，其中所述金属-硅合金是具有NiXSi(1-X)原子组成的非晶镍-硅合金，并且其中X在0.4与0.6之间。
4.如权利要求3所述的方法，其中所述基板包括电介质层，所述电介质层具有形成于所述电介质层中的多个开口，并且其中在所述基板上沉积所述金属和硅层包含在所述多个开口中沉积所述金属和硅层以形成多个NiSi互连。
5.如权利要求4所述的方法，其中所述第一靶的直径为200mm或更小。
6.如权利要求4所述的方法，进一步包括在所述金属和硅层上沉积钝化层，所述钝化层包括金属氧化物、金属氮化物、氧化硅、氮化硅或上述项的组合中的一种。
7.如权利要求4所述的方法，进一步包括：
在第二处理空间中使所述金属和硅层退火，其中所述第二处理空间为第二处理腔室的处理空间，并且其中使所述金属和硅层退火包括：
使用输送到所述第二处理空间中的加压气体将所述第二处理空间加压到在大于1倍与10倍的大气压之间的压力；
将所述基板加热到不大于400℃的退火温度；和
将所述基板维持在所述退火温度30秒或更长时间。
8.如权利要求7所述的方法，其中所述多个NiSi互连具有200μΩ·cm或更小的电阻率。
9.一种图案化基板，包括：
基板；
设置在所述基板上的电介质层，所述电介质层具有形成于所述电介质层中的多个开口；和
沉积在所述多个开口中和沉积在所述电介质层的场表面上的金属和硅层，其中如所沉积的所述金属和硅层包括具有MXSi(1-X)的原子组成的金属和硅的混合物，其中X在0.4与0.6之间，
其中当在跨如所沉积的所述金属和硅层的表面的位置处或者在如所沉积的所述金属和硅层内的位置处这两处测量时，在如所沉积的所述金属和硅层中金属与硅的原子比变化小于5％。
10.如权利要求9所述的图案化基板，其中所述金属和硅层的金属包括Ti、Ni、Pt、Co或上述项的组合。
11.如权利要求9所述的图案化基板，其中所述金属和硅层的金属包括Ni。
12.如权利要求11所述的图案化基板，其中如所沉积的所述金属和硅层包括非晶镍-硅合金与结晶硅化镍的组合。
13.一种器件，包括：
图案化基板，所述图案化基板具有形成在设置于所述图案化基板上的电介质层中的多个开口；和
结晶金属硅化物，所述结晶金属硅化物设置在所述多个开口中以形成对应的多个互连，其中所述结晶金属硅化物根据权利要求1所述的方法由所述金属和硅层形成。
14.如权利要求13所述的器件，其中所述金属硅化物包括Ti、Ni、Pt、Co或上述项的组合。
15.如权利要求13所述的器件，其中所述多个互连中的单独一个互连具有小于20nm的宽度和2倍于所述宽度的或者更大的高度。
16.如权利要求15所述的器件，其中所述多个互连由镍单硅化物形成并且具有200μΩ·cm或更小的电阻率。
17.如权利要求15所述的器件，其中所述多个互连由镍单硅化物形成并且具有60μΩ·cm或更小的电阻率。
18.如权利要求15所述的器件，其中所述多个互连由镍单硅化物形成并且具有30μΩ·cm或更小的电阻率。
CN201910276157.XA 2018-04-06 2019-04-08 形成金属硅化物层的方法和由此形成的金属硅化物层 Active CN110349838B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862653981P 2018-04-06 2018-04-06
US62/653,981 2018-04-06
US16/366,539 2019-03-27
US16/366,539 US10916433B2 (en) 2018-04-06 2019-03-27 Methods of forming metal silicide layers and metal silicide layers formed therefrom

Publications (2)

Publication Number Publication Date
CN110349838A CN110349838A (zh) 2019-10-18
CN110349838B true CN110349838B (zh) 2023-07-28

Family

ID=66102386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910276157.XA Active CN110349838B (zh) 2018-04-06 2019-04-08 形成金属硅化物层的方法和由此形成的金属硅化物层

Country Status (6)

Country Link
US (1) US10916433B2 (zh)
EP (1) EP3550593A1 (zh)
JP (1) JP6867429B2 (zh)
KR (1) KR102250627B1 (zh)
CN (1) CN110349838B (zh)
TW (1) TWI705530B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
SG11202003355QA (en) 2017-11-11 2020-05-28 Micromaterials Llc Gas delivery system for high pressure processing chamber
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11965236B2 (en) 2018-07-17 2024-04-23 Applied Materials, Inc. Method of forming nickel silicide materials
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11205589B2 (en) 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
WO2021095843A1 (ja) 2019-11-15 2021-05-20 デンカ株式会社 セラミック基板、複合基板及び回路基板並びにセラミック基板の製造方法、複合基板の製造方法、回路基板の製造方法及び複数の回路基板の製造方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
JP2021143409A (ja) * 2020-03-13 2021-09-24 日新電機株式会社 スパッタリング装置
WO2023202793A1 (en) * 2022-04-22 2023-10-26 Oerlikon Surface Solutions Ag, Pfäffikon Coating system and method for semiconductor equipment components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297206A (ja) * 1994-04-20 1995-11-10 Fujitsu Ltd 化合物半導体装置とその製造方法
JP2010168607A (ja) * 2009-01-21 2010-08-05 Institute Of National Colleges Of Technology Japan 組成比制御が可能な対向ターゲット式スパッタ装置
WO2011002058A1 (ja) * 2009-07-03 2011-01-06 キヤノンアネルバ株式会社 薄膜の成膜方法
US9613859B2 (en) * 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424101A (en) 1980-11-06 1984-01-03 The Perkin-Elmer Corp. Method of depositing doped refractory metal silicides using DC magnetron/RF diode mode co-sputtering techniques
JPH0521347A (ja) 1991-07-11 1993-01-29 Canon Inc スパツタリング装置
US5895274A (en) * 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
JP3296281B2 (ja) 1998-01-22 2002-06-24 日本電気株式会社 スパッタリング装置及びスパッタリング方法
JP2000357699A (ja) 1999-06-16 2000-12-26 Seiko Epson Corp 半導体装置
KR100321561B1 (ko) 1999-11-16 2002-01-23 박호군 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
KR100480634B1 (ko) 2002-11-19 2005-03-31 삼성전자주식회사 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법
US7268065B2 (en) 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
TWI267183B (en) 2004-09-29 2006-11-21 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US8460519B2 (en) * 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
JP4983087B2 (ja) 2006-04-27 2012-07-25 富士通セミコンダクター株式会社 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置
US20080311711A1 (en) 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
JP6325229B2 (ja) 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6165577B2 (ja) 2013-09-30 2017-07-19 Hoya株式会社 マスクブランクの製造方法及び転写用マスクの製造方法
JP6254823B2 (ja) 2013-11-01 2017-12-27 Ｊｘ金属株式会社 ニッケルシリサイドスパッタリングターゲット及びその製造方法
JP6221710B2 (ja) 2013-12-10 2017-11-01 住友電気工業株式会社 半導体装置の製造方法
US11183375B2 (en) 2014-03-31 2021-11-23 Applied Materials, Inc. Deposition system with multi-cathode and method of manufacture thereof
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US20160268127A1 (en) 2015-03-13 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Oxide and Manufacturing Method Thereof
US9666606B2 (en) 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10468238B2 (en) 2015-08-21 2019-11-05 Applied Materials, Inc. Methods and apparatus for co-sputtering multiple targets
US9755047B2 (en) * 2015-10-27 2017-09-05 United Microelectronics Corp. Semiconductor process and semiconductor device
WO2017153862A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297206A (ja) * 1994-04-20 1995-11-10 Fujitsu Ltd 化合物半導体装置とその製造方法
JP2010168607A (ja) * 2009-01-21 2010-08-05 Institute Of National Colleges Of Technology Japan 組成比制御が可能な対向ターゲット式スパッタ装置
WO2011002058A1 (ja) * 2009-07-03 2011-01-06 キヤノンアネルバ株式会社 薄膜の成膜方法
US9613859B2 (en) * 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire

Also Published As

Publication number Publication date
US10916433B2 (en) 2021-02-09
CN110349838A (zh) 2019-10-18
EP3550593A1 (en) 2019-10-09
KR102250627B1 (ko) 2021-05-12
KR20190117389A (ko) 2019-10-16
JP2019206750A (ja) 2019-12-05
JP6867429B2 (ja) 2021-04-28
US20190311908A1 (en) 2019-10-10
TWI705530B (zh) 2020-09-21
TW202002171A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
CN110349838B (zh) 形成金属硅化物层的方法和由此形成的金属硅化物层
US10651043B2 (en) Process integration method to tune resistivity of nickel silicide
US6740585B2 (en) Barrier formation using novel sputter deposition method with PVD, CVD, or ALD
US7416979B2 (en) Deposition methods for barrier and tungsten materials
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
TW201602396A (zh) 成膜方法及成膜裝置
TWI723465B (zh) 形成鎳矽化物材料之方法
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び／又はシード層としてのｐｖｄ−ｉｍｐタングステン及び窒化タングステン
US20020132473A1 (en) Integrated barrier layer structure for copper contact level metallization
TW201923975A (zh) 半導體結構的形成方法
TW201542854A (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US10014179B2 (en) Methods for forming cobalt-copper selective fill for an interconnect
WO2022186897A1 (en) Subtractive metals and subtractive metal semiconductor structures
US20230326744A1 (en) Field suppressed metal gapfill

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant