CN110347967A - 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及*** - Google Patents

异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及*** Download PDF

Info

Publication number
CN110347967A
CN110347967A CN201910629582.2A CN201910629582A CN110347967A CN 110347967 A CN110347967 A CN 110347967A CN 201910629582 A CN201910629582 A CN 201910629582A CN 110347967 A CN110347967 A CN 110347967A
Authority
CN
China
Prior art keywords
subregion
equation
core
initial
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910629582.2A
Other languages
English (en)
Inventor
喻高远
金先龙
李俊杰
马志强
廖鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201910629582.2A priority Critical patent/CN110347967A/zh
Publication of CN110347967A publication Critical patent/CN110347967A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306Intercommunication techniques
    • G06F15/17318Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/11Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Operations Research (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及一种面向异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算方法,在实现分布式数据存储的基础上,通过两级分区两级缩聚实现分层通信,进而最大限度地实现局部化通信,无论初始子区域还是组装子区域的数据信息均可通过多文件流的方式存储在相应的各个核组主核上,各核组所属从核可同步访问主核数据进行计算,可充分利用国产SW26010异构众核处理器结构特点提升大规模任意带状线性方程组并行计算效率。

Description

异构众核处理器的任意带状线性方程组两级分区两次缩聚并 行计算的方法及***
技术领域
本发明涉及一种并行任意带状线性方程组并行求解的技术领域,具体是一种面向国产SW26010异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算方法及***。
背景技术
随着科学研究和工程技术的不断发展,出现了诸如跨江隧道、高速列车、摩天大厦等大型和超大型的复杂工程***。这些***不但自由度高,而且还含有非线性和复杂的边界条件等多种因素,因而需借助高性能计算完成其大规模有限元模型分析。高性能计算已成为继理论研究、科学实验之后的第三大科学手段,并且发挥的作用越来越重要。而高性能计算的重要组成部分为大规模任意带状线性方程组的并行求解,其并行效率依赖于高性能并行计算机的研究和开发相应的并行算法。
在高性能并行计算机方面,近年来,主流高性能并行计算机***越来越多地采用异构众核架构,即通用处理器搭载众核加速设备,共同完成计算任务,如:AMD公司的APU项目、NVIDIA公司牵头的Echolen项目、Intel公司牵头的Runnemede项目、我国的“神威太湖之光”项目等,其典型特征是:位于同一核组内的不同处理器之间通过局部总线相连,通信速率很高;而位于不同核组之间的处理器通过高性能网络相连,通信速率相对较低。神威太湖之光”采用SW26010异构众核处理器,其峰值性能、持续性能、性能功耗比3项关键指标居于世界第一,相比计算能力,其访存能力偏弱,给大规模任意带状线性方程组并行求解的高效实现带来了巨大的挑战。如何利用SW26010异构众核处理器的结构特点开发出与之对应的任意带状线性方程组并行算法成为提高其求解并行效率的关键。
经对现有技术文献的检索发现,在任意带状线性方程组并行求解算法方面,主要分为两类:一类是将任意带状线性方程组看作普通稀疏矩阵或稠密矩阵,借由其并行求解方法进行求解,如:直接法和迭代法;另一类是从对角线性方程组自身的并行性出发,借助“分而治之”的策略进行并行求解。采用直接法和迭代法对任意带状线性方程组进行求解时,无法发挥对角线性方程组自身的并行性优势,故而导致进程间通信和同步开销的增加,致使任意带状线性方程组求解的并行效率极大地降低。采用“区域分解”的策略对任意带状线性方程组进行求解时,可充分发挥其自身的并行性优势,与直接法和迭代法相比,具有更高的并行效率。然而,目前有关对角线性方程组基于“区域分解”策略的并行求解方法研究内容主要为:三对角线性方程组和五对角线性方程组的并行求解,国内外尚无任意带状线性方程组并行求解的相关研究。
发明内容
针对现有技术中的缺陷,本发明的目的是提供一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及***。
根据本发明提供的一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,包括如下步骤:
S1,经分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存于一个文件中,其中N为单个核组的整数倍;
S2,各核组主核并行读取所述初始子区域的***方程数据,并将各初始子区域的***方程数据传递给相应的从核,各核组从核同步单独形成每个初始子区域的***方程,经缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
S3,各核组主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域的***方程,经缩聚消去每个组装子区域的内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
S4,各核组主核通过相互通信利用并行算法求解组装子区域的界面方程,得到各组装子区域边界变量后,同时回代求解每个组装子区域内部变量;
S5,各核组主核将包括内部变量、边界变量和***方程数据在内的顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;若迭代结束则输出结果,否则重新从第二步开始执行。
一些实施方式中,所述步骤S1中,每个所述初始子区域内的n阶方程按p个区域平均分配,余数q依次附加到前q个区域上,则每个区域占有的方程组阶数为:
一些实施方式中,所述步骤S3中,所述顶层组装子区域是把位于同一核组内的所有底层初始子区域组装在一起,并只保留初始子区域边界变量信息生成的新子区域。
一些实施方式中,所述步骤S4中,所述并行算法为并行SuperLU算法,并行SuperLU算法并行求解时各组装子区域的等效系数矩阵和等效方程右端项仍分布式存储在各核组主核上,中间计算结果也以矩阵和向量积的形式分布式存储在各核组主核上,从核仅用于计算。
一些实施方式中,所述步骤S4中,所述相互通信包括局部通信和全局通信,所述局部通信只存在于各核组主核与从核之间,所述全局通信用于部分点积操作和整体矩阵分解的计算。
一些实施方式中,所述步骤S2-S5任一步骤中的所述界面方程其左端项均为凝聚得到的子区域等效方程系数矩阵,其右端项均为凝聚得到的子区域等效方程右端项向量。
一些实施方式中,所述步骤S2-S5任一步骤中的所述内部变量是指仅从属于一个子区域独有的变量,且和子区域内部方程系数相关的变量,所述的子区域为初始子区域或组装子区域。
一些实施方式中,所述步骤S2-S5任一步骤中的边界变量是指从属于两个或多个子区域的变量,且和子区域边界方程系数相关的变量,所述的子区域为初始子区域或组装子区域。
一些实施方式中,所述边界变量与边界方程带宽的关系为2*(l+m),其中,l为对角线下的半带宽,m为对角线上的半带宽,且满足条件l≤m。
一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算***,采用所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,包括:
初始子区域生成模块:通过分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存于一个文件中,其中N为单个核组的整数倍;
初始子区域界面方程获取模块:通过各核组主核并行读取所述初始子区域的***方程数据,并将各初始子区域的***方程数据传递给相应的从核,各核组从核同步单独形成每个初始子区域的***方程,经缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
组装子区域界面方程获取模块:各核组主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域的***方程,经缩聚消去每个组装子区域的内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
并行求解模块:各核组主核通过相互通信利用并行SuperLU算法求解组装子区域的界面方程,得到各组装子区域边界变量后,同时回代求解每个组装子区域内部变量;
迭代结果输出模块:每个核组内的主核将包括内部变量、边界变量和***方程数据在内的顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;若迭代结束则输出结果,否则继续迭代。
与现有技术相比,本发明具有如下的有益效果:
1、无论初始子区域还是组装子区域的数据信息均可通过多文件流的方式存储在相应的各个核组主核上,各核组所属从核可同步访问主核数据进行计算,从而利用SW26010异构众核处理器的结构特点降低访存数据量并提高计算效率。
2、两级分区两次缩聚并行方法在一级子区域的基础上通过二次缩聚进一步降低了界面方程的阶数,有利于减小界面方程求解时的全局通信。
3、由于组装和回代求解过程均在同一核组内进行,可将大量局部通信集中在各核组内部,充分发挥SW26010异构众核处理器核组内通信速率较高的优势。
4、位于同一核组内的所有底层初始子区域经组装后,每个核组只生成一个顶层组装子区域,这样每个核组就只有一个主核参与全局通信求解最终生成的界面方程,从而尽可能减少了不同核组之间的全局通信。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明的计算流程图;
图2为本发明实施例中的任意带状线性方程组示意图;
图3为本发明实施例中的三对角线性方程组两级分区构造示意图;
图4为本发明实施例中的任意带状线性方程组剖分示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1
本发明以国产SW26010异构众核处理器为例,在实现分布式数据存储的基础上,通过两级分区两级缩聚实现分层通信,进而最大限度地实现局部化通信,可充分利用国产SW26010异构众核处理器结构特点提升大规模任意带状线性方程组并行计算效率。
面向国产SW26010异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算方法,包括如下步骤:
第一步,经分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存在一个文件中,其中N为单个核组的整数倍;
所述初始子区域是指经分区软件对任意带状线性方程组直接剖分得到的所有子区域,每个所述初始子区域内的n阶方程按p个区域平均分配,余数q依次附加到前q个区域上,则每个区域占有的方程组阶数为:
第二步,进行并行计算的各核组主核并行读取所属初始子区域***方程数据,并将各初始子区域***方程数据传递给相应的从核,然后各核组从核同步单独形成每个初始子区域的***方程,并经过缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
第三步,每个核组内的主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域***方程,再经过缩聚消去每个组装子区域内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
所述顶层组装子区域是指把位于同核组内的所有底层初始子区域组装在一起,并只保留初始子区域边界变量信息生成的新子区域。顶层组装子区域仅由底层初始子区域的边界变量组成,其***方程通过组集位于同核组内的所有初始子区域的界面方程形成。
第四步,各核组内的主核通过相互通信利用并行SuperLU算法求解组装子区域界面方程,得到各组装子区域边界变量后,同时回代求解其内部变量;
所述并行SuperLU算法并行求解时各组装子区域的等效系数矩阵和等效方程右端项仍分布式存储在各个核组主核上,中间计算结果也以矩阵和向量积的形式分布式存储在主核上,各从核只参与计算;局部通信只存在于各核组主核与从核之间,只有少量的点积操作和整体矩阵分解的计算需要全局通信。
第五步,每个核组内的主核将包括内部变量、边界变量和***方程数据在内的所求顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;
若迭代结束则输出结果,否则重新从第二步开始执行,输出的结果包括初始子区域与组装子区域的内部变量以及边界变量。
上述步骤中,所述内部变量是指和子区域内部方程系数相关的变量,仅从属于一个子区域独有的变量称为子区域的内部变量;边界变量是指和子区域边界方程系数相关的变量,同时从属于两个或多个子区域的变量称为子区域的边界变量。
所述界面方程是指子区域通过缩聚消去内部变量后得到的仅与边界变量相关的方程,所述界面方程左端项为凝聚得到的子区域等效方程系数矩阵,右端项为凝聚得到的子区域等效方程右端项向量。
上述中的子区域所指代初始子区域或组装子区域。
具体过程阐述如下:
如图1所示,一种面向国产SW26010异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算方法流程图:
首先,经分区软件将任意带状线性方程组剖分为N个初始子区域,并将每个初始子区域的方程系数和右端项信息单独保存在一个文件中;
其次,各核组主核同时并行读取初始子区域文件信息形成每个初始子区域的***方程,并将各初始子区域***方程数据传递给相应的从核;
然后各核组从核同步单独形成每个初始子区域的***方程,并经过缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
再次,各核组主核通过组集初始子区域界面方程形成各组装子区域***方程,再进行缩聚消去内部变量;
然后,利用并行SuperLU算法求解组装子区域界面方程,然后回代求解其内部变量;
最后,将所求结果包括组装子区域内部变量、边界变量和***方程数据发送给底层初始子区域,各初始子区域从接收结果中提取自身边界变量,再回代求解内部变量。
本实例中考虑带宽为l+m的n阶带状方程组,l为对角线下的半带宽,m为对角线上的半带宽,且满足条件l≤m。对于任意对角带状线性方程组对角线以下在带宽l~m之间的数据进行补0操作,最终形成如图2所示的任意带状线性方程组。并行计算的硬件条件为:启动p/64台核组机,每个核组机内具有65个处理器内核,包含1个主核和64个从核,核组机间通过高性能网络互联,主核与从核之间通过DMA方式批量访问主存,假定测试时使用的每个核组的从核数量为r,则p=N/r×64。
下面按照***求解的先后顺序依次作详细介绍:
第一步,利用分区软件将图2中的n阶方阵平均剖分为4个初始子区域,并将每个初始子区域的系数矩阵、方程右端项信息单独保存在一个文件中。如图3所示剖分生成的4个初始子区域分别为:初始子区域0,初始子区域1,初始子区域2,初始子区域3。
第二步,将各核组内的4个从核分别编号为:从核0、从核1、从核2和从核3,然后如图3所示将编号为0到3的4个初始子区域分别分配到与其编号相同的4个从核处理器内核上单独处理。从核0、从核1从属于主核0,从核2、从核3从属于主核1。各核组机主核同时并行读取相应初始子区域文件信息,然后将读取的各子区域数据传递至对应的所属从核,各从核采用高斯消元法对子区域系数矩阵进行分解实现缩聚过程以消去其内部变量,得到仅与边界变量相关的各初始子区域的界面方程。每个子区域,其***方程可以按照图4所示虚线划分构成块状矩阵,M,N分别为该区域的起始行、终止行,如式(1)所示:
{Ai,j},i=1,…5;j=1,…5 (1)
对于每个子区域,其对应的缩减方程为:
式中,FI和FII为等效方程右端项,可根据下式进行计算:
其中,A为块状矩阵,包含方程的数据块,是按照图4进行划分,为5*5矩阵,其中每个元素为一个矩阵。
第三步,如图3所示组装子区域的处理器任务分配为:主核0负责组装子区域0的组装和处理,主核1负责组装子区域1的组装和处理。具体组装和处理过程如下:
主核0将位于其核组内的初始子区域0和初始子区域1组装在一起,并根据初始子区域0和初始子区域1的界面方程形成组装子区域0的***方程,然后通过高斯消元法法实现缩聚过程以消去其内部变量,得到仅与边界变量相关的组装子区域0的界面方程。
主核1将位于其核组内的初始子区域2和初始子区域3组装在一起,并根据初始子区域2和初始子区域3的界面方程形成组装子区域1的***方程,然后通过高斯消元法法实现缩聚过程以消去其内部变量,得到仅与边界变量相关的组装子区域1的界面方程。
第四步,主核0和主核1通过相互通信利用并行SuperLU算法联立求解组装子区域0和组装子区域1组成的界面方程,得到组装子区域0和组装子区域1的边界变量后分别回代求解其内部变量;
第五步,主核0将组装子区域0所求结果包括其内部变量和边界变量发送给对应核组内的初始子区域0和初始子区域1,初始子区域0和初始子区域1分别从接收结果中提取自身边界变量值,然后回代求解其内部变量;主核1将组装子区域1所求结果包括其内部变量和边界变量值发送给其核组内的初始子区域2和初始子区域3,初始子区域2和初始子区域3分别从接收结果中提取自身边界变量值,然后回代求解其内部变量。
实施例2
如图1-4所示,一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算***,采用实施例1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,包括:
初始子区域生成模块:通过分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存于一个文件中,其中N为单个核组的整数倍;
初始子区域界面方程获取模块:通过各核组主核并行读取所述初始子区域的***方程数据,并将各初始子区域的***方程数据传递给相应的从核,各核组从核同步单独形成每个初始子区域的***方程,经缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
组装子区域界面方程获取模块:各核组主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域的***方程,经缩聚消去每个组装子区域的内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
并行求解模块:各核组主核通过相互通信利用并行SuperLU算法求解组装子区域的界面方程,得到各组装子区域边界变量后,同时回代求解每个组装子区域内部变量;
迭代结果输出模块:每个核组内的主核将包括内部变量、边界变量和***方程数据在内的顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;若迭代结束则输出结果,否则重新从第二步开始执行,其输出的结果包括初始子区域与组装子区域的内部变量以及边界变量。
本实施例2中的相关模块内涉及的相应运算规律、方法及其原理在实施例1中已进行了相应的阐述,在此不再赘述。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的***、装置及其各个模块以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的***、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以,本发明提供的***、装置及其各个模块可以被认为是一种硬件部件,而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构;也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。

Claims (10)

1.一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,包括如下步骤:
S1,经分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存于一个文件中,其中N为单个核组的整数倍;
S2,各核组主核并行读取所述初始子区域的***方程数据,并将各初始子区域的***方程数据传递给相应的从核,各核组从核同步单独形成每个初始子区域的***方程,经缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
S3,各核组主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域的***方程,经缩聚消去每个组装子区域的内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
S4,各核组主核通过相互通信利用并行算法求解组装子区域的界面方程,得到各组装子区域边界变量后,同时回代求解每个组装子区域内部变量;
S5,各核组主核将包括内部变量、边界变量和***方程数据在内的顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;若迭代结束则输出结果,否则重新从第二步开始执行。
2.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S1中,每个所述初始子区域内的n阶方程按p个区域平均分配,余数q依次附加到前q个区域上,则每个区域占有的方程组阶数为:
3.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S3中,所述顶层组装子区域是把位于同一核组内的所有底层初始子区域组装在一起,并只保留初始子区域边界变量信息生成的新子区域。
4.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S4中,所述并行算法为并行SuperLU算法,并行SuperLU算法并行求解时各组装子区域的等效系数矩阵和等效方程右端项仍分布式存储在各核组主核上,中间计算结果也以矩阵和向量积的形式分布式存储在各核组主核上,从核仅用于计算。
5.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S4中,所述相互通信包括局部通信和全局通信,所述局部通信只存在于各核组主核与从核之间,所述全局通信用于部分点积操作和整体矩阵分解的计算。
6.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S2-S5任一步骤中的所述界面方程其左端项均为凝聚得到的子区域等效方程系数矩阵,其右端项均为凝聚得到的子区域等效方程右端项向量。
7.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S2-S5任一步骤中的所述内部变量是指仅从属于一个子区域独有的变量,且和子区域内部方程系数相关的变量,所述的子区域为初始子区域或组装子区域。
8.根据权利要求1所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述步骤S2-S5任一步骤中的边界变量是指从属于两个或多个子区域的变量,且和子区域边界方程系数相关的变量,所述的子区域为初始子区域或组装子区域。
9.根据权利要求8所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,其特征在于,所述边界变量与边界方程带宽的关系为2*(l+m),其中,l为对角线下的半带宽,m为对角线上的半带宽,且满足条件l≤m。
10.一种异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算***,其特征在于,采用权利要求1-9任一所述的异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法,包括:
初始子区域生成模块:通过分区软件将任意带状线性方程组数据剖分为N个初始子区域,并将每个初始子区域的方程组系数和方程右端项单独保存于一个文件中,其中N为单个核组的整数倍;
初始子区域界面方程获取模块:通过各核组主核并行读取所述初始子区域的***方程数据,并将各初始子区域的***方程数据传递给相应的从核,各核组从核同步单独形成每个初始子区域的***方程,经缩聚消去每个初始子区域内部变量,得到仅与边界变量相关的各初始子区域的界面方程;
组装子区域界面方程获取模块:各核组主核通过组集位于同一核组内的所有底层初始子区域界面方程形成各顶层组装子区域的***方程,经缩聚消去每个组装子区域的内部变量,得到仅与边界变量相关的各顶层组装子区域的界面方程;
并行求解模块:各核组主核通过相互通信利用并行SuperLU算法求解组装子区域的界面方程,得到各组装子区域边界变量后,同时回代求解每个组装子区域内部变量;
迭代结果输出模块:每个核组内的主核将包括内部变量、边界变量和***方程数据在内的顶层组装子区域的结果发送给位于同一核组内的底层各初始子区域,底层各初始子区域从接收结果中提取自身边界变量值,再回代求解内部变量;若迭代结束则输出结果,否则继续迭代。
CN201910629582.2A 2019-07-12 2019-07-12 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及*** Pending CN110347967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910629582.2A CN110347967A (zh) 2019-07-12 2019-07-12 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910629582.2A CN110347967A (zh) 2019-07-12 2019-07-12 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及***

Publications (1)

Publication Number Publication Date
CN110347967A true CN110347967A (zh) 2019-10-18

Family

ID=68175097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910629582.2A Pending CN110347967A (zh) 2019-07-12 2019-07-12 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及***

Country Status (1)

Country Link
CN (1) CN110347967A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651208A (zh) * 2020-05-08 2020-09-11 上海交通大学 面向异构众核并行计算机的模态并行计算方法及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324850A (zh) * 2013-06-21 2013-09-25 上海交通大学 基于多文件流的有限元两级分区两次缩聚并行方法
EP2657842A1 (en) * 2012-04-23 2013-10-30 Fujitsu Limited Workload optimization in a multi-processor system executing sparse-matrix vector multiplication
CN104572109A (zh) * 2015-01-19 2015-04-29 上海交通大学 两级分区两次缩聚并行计算***开发方法及并行计算***

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2657842A1 (en) * 2012-04-23 2013-10-30 Fujitsu Limited Workload optimization in a multi-processor system executing sparse-matrix vector multiplication
CN103324850A (zh) * 2013-06-21 2013-09-25 上海交通大学 基于多文件流的有限元两级分区两次缩聚并行方法
CN104572109A (zh) * 2015-01-19 2015-04-29 上海交通大学 两级分区两次缩聚并行计算***开发方法及并行计算***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
曹礼群 等: "《科学与工程计算的方法和应用_基于国家自然科学基金创新研究群体项目研究成果的综述》", 《中国科学基金》 *
苗新强 等: "《基于稀疏存储的有限元结构分析高效缩聚并行计算方法》", 《农业机械学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651208A (zh) * 2020-05-08 2020-09-11 上海交通大学 面向异构众核并行计算机的模态并行计算方法及***
CN111651208B (zh) * 2020-05-08 2023-06-20 上海交通大学 面向异构众核并行计算机的模态并行计算方法及***

Similar Documents

Publication Publication Date Title
CN109284817A (zh) 深度可分离卷积神经网络处理架构/方法/***及介质
CN108108809B (zh) 一种针对卷积神经元网络进行推理加速的硬件架构及其工作方法
CN106951395B (zh) 面向压缩卷积神经网络的并行卷积运算方法及装置
CN103049241B (zh) 一种提高cpu+gpu异构装置计算性能的方法
CN108805266A (zh) 一种可重构cnn高并发卷积加速器
CN108416434A (zh) 针对神经网络的卷积层与全连接层进行加速的电路结构
CN108537331A (zh) 一种基于异步逻辑的可重构卷积神经网络加速电路
CN103617150A (zh) 一种基于gpu的大规模电力***潮流并行计算***及其方法
CN107609141A (zh) 一种对大规模可再生能源数据进行快速概率建模方法
CN109993301A (zh) 神经网络训练装置及相关产品
CN110147252A (zh) 一种卷积神经网络的并行计算方法及装置
CN109472734A (zh) 一种基于fpga的目标检测网络及其实现方法
CN106301232B (zh) 一种多通道数字上变频***及方法
CN103956991B (zh) 一种基于cpu/gpu异构平台的fir滤波并行实现方法
CN109416755A (zh) 人工智能并行处理方法、装置、可读存储介质、及终端
CN110347967A (zh) 异构众核处理器的任意带状线性方程组两级分区两次缩聚并行计算的方法及***
CN109961136A (zh) 集成电路芯片装置及相关产品
CN103728616A (zh) 基于fpga的isar成像并行包络对齐方法
CN102970545A (zh) 一种基于二维离散小波变换算法的静态图像压缩方法
CN107256203A (zh) 一种矩阵向量乘法的实现方法和装置
CN104657334A (zh) 一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用
CN109993290A (zh) 集成电路芯片装置及相关产品
CN109522630A (zh) 一种基于对角加边形式的电力***暂态稳定仿真并行计算方法
CN112559197A (zh) 基于异构众核处理器的卷积计算数据重用方法
Xu et al. Design and implementation of an efficient CNN accelerator for low-cost FPGAs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191018