CN110336970A - 一种多路信号接口的电路及其信号合成方法 - Google Patents

Abstract

本发明公开了一种多路信号接口的电路及其信号合成方法，其包含一协议解析电路与一协议实现电路。所述协议解析电路包含4输入接口，所述协议实现电路包含2输出接口并产生复数图像输出讯号。本发明在一款FPGA芯片上，实现4路MIPI输入和2路MIPI输出，一共是6个MIPI的接口，能够显著降低成本。

Description

一种多路信号接口的电路及其信号合成方法

技术领域

本发明涉及信号处理技术领域，特别涉及一种多路信号接口的电路及其信号合成方法。

背景技术

MIPI是Mobile Industry Processor Interface的缩写，即行动产业处理器接口的协议。MIPI协议于2003年7月，由美国德州仪器（TI）、意法半导体（ST）、英国ARM和芬兰诺基亚（Nokia）4家公司共同成立。目的是把手机内部的接口，如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机内部接口的复杂程度及增加设计的灵活性。MIPI协议分别定义了一系列手机内部接口标准，比如摄像头接口CSI、显示接口DSI、射频接口DigRF、麦克风/喇叭接口SLIMbus等。其优点是：低功耗、高数据传输率和较少的PCB占位空间，并且专门为移动设备进行的优化，因而更加适合移动设备的使用。

MIPI协议可以于FPGA芯片上实现，例如LATTICE LCMXO3LF-6900E-5MG256C。然而，在单一芯片下，如果按官方的参考设计，则受限于资源的限制（PLL资源和时钟资源），至多只能实现2路MIPI的输入和1路MIPI的输出，不能够实现4路MIPI输入和2路MIPI输出的目标。所以，一般如果要实现4路MIPI输入和2路MIPI输出的要求，通常的做法是采用2片FPGA芯片，成本较高。

鉴于产业的需求，本发明提出一种技术方案而能在同一款芯片上实现输入和输出埠的增加，即4路MIPI输入和2路MIPI输出，达到芯片使用成本降低一半与在单一芯片下多接设备。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能在一款FPGA芯片上，实现4路MIPI输入和2路MIPI输出，一共是6个MIPI的接口。输入的MIPI分辨率最高可达到1280*1024，每路60帧；输出最高是2560*1024，每路60帧。分辨率和帧率都比较高。本方案能够自适应和检测输入MIPI的分辨率，然后输出分辨率的宽度，是输入宽度的2倍。

本发明解决其技术问题所采用的技术方案是：构造一种多路信号接口的电路，包括：

一协议解析电路，包含4输入接口，所述4输入接口接收复数图像数据，所述协议解析电路依据该些图像数据输出复数解析讯号；复数自动检测电路，耦接所述协议解析电路，接收该些解析讯号，该些自动检测电路依据该些解析讯号输出复数检测讯号；及一协议实现电路，耦接该些自动检测电路，接收该些检测讯号，所述协议实现电路依据该些检测讯号产生复数图像输出讯号。

在本发明所述的电路中，所述协议解析电路依据IDDR1 IP核解析该些图像数据。

在本发明所述的电路中，所述自动检测电路检测该些解析讯号的分辨率，输出2倍分辨率的该些检测讯号。

在本发明所述的电路中，所述协议实现电路包含2输出接口。

本发明还涉及一种多路信号接口的信号合成方法，包括：

设置4输入接口的协议解析电路接收复数图像数据，所述协议解析电路依据该些图像数据输出复数解析讯号；耦接所述协议解析电路与复数自动检测电路，该些自动检测电路接收该些解析讯号并依据该些解析讯号输出复数检测讯号；及耦接该些自动检测电路与一协议实现电路，所述协议实现电路接收该些检测讯号并依据该些检测讯号产生复数图像输出讯号。

在本发明所述的方法中，所述协议解析电路依据IDDR1 IP核解析该些图像数据。

在本发明所述的方法中，所述自动检测电路检测该些解析讯号的分辨率，输出2倍分辨率的该些检测讯号。

在本发明所述的方法中，所述协议实现电路包含2输出接口。

实施本发明的基于一种多路信号接口的电路及其合成方法，具有以下有益效果：MIPI D-PHY协议解析使用IDDR1 IP核，这样就无须ECLKSYNCA，解决了芯片的资源不足。再者，能够自动检测输入图像的分辨率，并按其分辨率的2倍拼接输出，使分辨率和帧率都比较高。此外，将2路MIPI的数据，使用1个D-PHY来实现，资源节省了一半。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的基于一种多路信号接口的电路及其信号合成方法的一个实施例的电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明基于一种多路信号接口的电路及其信号合成方法实施例中，其如图1所示，包含4输入接口与2输出接口。图1中，图像接收电路与图像读取电路为一协议解析电路，打包电路、延时控制电路与输出电路为一协议实现电路。协议解析电路耦接协议实现电路。图像接收电路为MIPI D-PHY协议解析，图像读取电路为MIPI CSI-2协议解析，打包电路为一图像数据2合1模块及MIPI CSI-2协议实现，输出电路为一MIPI D-PHY协议实现模块。

MIPI D-PHY协议解析，主要实现的是接收外部摄像头的数据，并按MIPI D-PHY协议进行解析。一般的做法，该模块是使用官方的IDDR4 IP核来实现。该IP核需要用到1个ECLKSYNCA资源。如果采用此方案，则意味着输入一共需要4个ECLKSYNC，再加上输出需要4个，则一共需要8个ECLKSYNC来实现。但是FPGA芯片一共只有4个，所以资源是不足的。为了解决此部分，本发明创新性地抛弃官方的方案，所述协议解析电路改使用IDDR1 IP核解析该些图像数据，这样就无须ECLKSYNCA。即在架构上抛弃了ECLKSYNCA单元，无须时钟处理。再者，接口会有所改变，因IDDR4是输出8位，而IDDR1是输出2位，所以还需要增加异并转换功能，将2位数据并成8位数据。

MIPI CSI-2协议解析，实现对数据进行MIPI CSI-2的协议解析，提取出图像数据。CSI (Camera Serial Interface) 是MIPI定义的规范，用于连接摄像头和CPU，传输摄像头的视频信号，最新的规范是2012发布的CSI-3，使用的物理层为M-PHY。而本发明使用的CSI-2规范在2005发布，使用D-PHY作为物理层。CSI-2接口包含两种连接: CSI和CCI。CCI(Camera Control Interface) 为双向连接，兼容I2C协议。该接口主要用来访问camera中的寄存器，以便对其进行配置和控制。通常使用host的I2C host控制器，而camera则作为I2C slave device。不同的厂家的camera寄存器布局和字段定义是不同的。CSI接口为单向传输，包括一个clock lane和一到四个的data lane组成，传输图像数据。采用D-PHY物理层协议。每个lane包括两个引脚，传输串行差分信号。clock lane传输时钟信号，接收端根据时钟对data lane的引脚进行采样获取数据。

自动检测电路具有图像数据2合1功能，自动检测电路耦接于协议解析电路与协议实现电路之间。自动检测电路将2路摄像头图像拼接成一幅图像。本模块的功能创新点，是所述自动检测电路能够自动检测输入图像（该些解析讯号）的分辨率，并按其分辨率的2倍拼接输出该些检测讯号。即从协议中解析出长度信息，并按长度信息保存数据到FIFO当中，根据长度信息决定读取FIFO的时机，从而2合1拼接时能无气泡数据。MIPI CSI-2协议实现，是将图像数据进行CSI-2协议层的打包处理。

CSI协议层由三层构成，每一层有着明确的功能，即Pixel/Byte Packing/Unpacking Layer、Low Level Protocol与Lane Management。Pixel/Byte Packing/Unpacking Layer这一层中，发送端接收来自应用层的像素数据，并打包成字节格式发送到下一层；在接收端，解包来自LLP层的数据并传输到应用层。该层的主要目的是将不同像素格式(例如YUYV, RGBA等)都转换成为8bit字节格式，消除不同图像格式差异，减少传输的复杂度。例如，对于RGB888格式，一个pixel为24 bit，将转换为三个字节；RGB565格式，一个pixel为16 bit，转换为两个字节。而对于RGB444，大小为12 bit，需要通过padding变成RGB565格式，为两个字节。

Low Level Protocol(LLP)层为CSI协议的主要功能层，不仅定义了包格式，还定义了传输中使用的同步机制。在发送端，该层负责将上层传输过来的数据打包，添加校验字段，增加同步包，发送到下一层；在接收端首先校验包的完整性，并解析各个字段，根据包类型执行对应操作，将图像数据传到上一层。LLP处理的playload数据为经过转换后的纯字节数据，没有像素概念。通过定义不同的的字段和包类型，实现一帧一帧图像数据的传输。

CSI-2是可以根据性能要求使用data lane进行扩展的。针对不同的带宽要求，data lane的数目可以是一、二、三或者四。发送端根据使用的lane数目，自动将数据分发到各个lane上进行传输；在接收端则将各个lane上的数据重新合并，恢复数据。LaneManagement这一层中，将LLP传输过来的packet当作一段纯字节数据，根据lane数目进行分发，而不考虑包里的数据意义。从上面的说明可知，pixel/byte转换层的作用为消除pixel格式差异、简化传输，lane management层的作用为分发和拼接packet、提高带宽。这两层都是对数据进行单纯的转换，而不涉及功能逻辑。LLP层才是和传输机制密切相关。

LLP作为主要功能的实现，定义了很多包类型、字段和传输机制。LLP的packet主要有两种: SP (short packet)和LP (long packet)。一个LP包含一行图像数据，一个SP则用来进行特殊的用途，主要是同步，例如表示帧开始(FS)、帧结束(FE)、线开始(LS)和线结束(LE)。其中LS和LE是可选的。同时协议规定，每个packet之间，必须有一个LPS状态，即packet spacing。因此在进行传输时，总线上传输的是SoT+SP+EoT、SoT+LP+EoT和LPS。一帧必须以FS包开始，以FE包结束，中间为帧高度个数的LP包，每个包含一行图像数据。

延时控制单元，顾名思义为延迟时间控制的电路，其用于控制下输出时间，内部调试时使用。

MIPI D-PHY协议实现，在官方参考设计，一般是一路MIPI对应一个D-PHY的IP核，需要占用较多的逻辑资料和时钟资源。本发明创新性地改造，将2路MIPI的数据，使用1个D-PHY来实现，资源节省了一半；其是因2路输出的时钟都是相同的，所以可以共用时钟单元。即相当于一个时钟单元输出4个LANE数据，即2路MIPI数据。D-PHY物理层定义了CSI传输介质的电气特性、帧格式以及时钟等。D-PHY有两种工作状态：低功耗(LP)和高性能(HS)。LP模式下处于单端模式，传输的信号是单端信号，通常用来维持连接；HS模式下则传输的是差分数据信号。在data lane上进行数据传输时，一开始发送SoT(start of transmission)信号，然后发送数据payload，最后以EoT(end of transmission)结束，这样为一个完整的物理层上的数据包。接收端通过SoT和EoT识别数据包并获取payload，然后交给上层解析。

总之，本发明提供多路信号接口的电路及其信号合成方法，其能在一款FPGA芯片上，实现4路MIPI输入和2路MIPI输出，一共是6个MIPI的接口。输入的MIPI分辨率最高可达到1280*1024，每路60帧；输出最高是2560*1024，每路60帧。分辨率和帧率都比较高。本方案能够自适应和检测输入MIPI的分辨率，然后输出分辨率的宽度，是输入宽度的2倍。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种多路信号接口的电路，其特征在于，包括：

一协议解析电路，包含4输入接口，所述4输入接口接收复数图像数据，所述协议解析电路依据该些图像数据输出复数解析讯号；

复数自动检测电路，耦接所述协议解析电路，接收该些解析讯号，该些自动检测电路依据该些解析讯号输出复数检测讯号；

一协议实现电路，耦接该些自动检测电路，接收该些检测讯号，所述协议实现电路依据该些检测讯号产生复数图像输出讯号。

2.根据权利要求1所述的电路，其特征在于，所述协议解析电路依据IDDR1 IP核解析该些图像数据。

3.根据权利要求1所述的电路，其特征在于，所述自动检测电路检测该些解析讯号的分辨率，输出2倍分辨率的该些检测讯号。

4.根据权利要求1所述的电路，其特征在于，所述协议实现电路包含2输出接口。

5.一种多路信号接口的信号合成方法，其特征在于，包括：

设置4输入接口的协议解析电路接收复数图像数据，所述协议解析电路依据该些图像数据输出复数解析讯号；

耦接所述协议解析电路与复数自动检测电路，该些自动检测电路接收该些解析讯号并依据该些解析讯号输出复数检测讯号；

耦接该些自动检测电路与一协议实现电路，所述协议实现电路接收该些检测讯号并依据该些检测讯号产生复数图像输出讯号。

6.根据权利要求5所述的信号合成方法，其特征在于，所述协议解析电路依据IDDR1 IP核解析该些图像数据。

7.根据权利要求5所述的信号合成方法，其特征在于，所述自动检测电路检测该些解析讯号的分辨率，输出2倍分辨率的该些检测讯号。

8.根据权利要求5所述的信号合成方法，其特征在于，所述协议实现电路包含2输出接口。