CN110323274A - 具有dV/dt可控性和低栅极电荷的IGBT - Google Patents

具有dV/dt可控性和低栅极电荷的IGBT Download PDF

Info

Publication number
CN110323274A
CN110323274A CN201910249737.XA CN201910249737A CN110323274A CN 110323274 A CN110323274 A CN 110323274A CN 201910249737 A CN201910249737 A CN 201910249737A CN 110323274 A CN110323274 A CN 110323274A
Authority
CN
China
Prior art keywords
groove
illusory
table top
control
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910249737.XA
Other languages
English (en)
Inventor
A.菲利普
R.巴伯斯克
C.耶格尔
J.G.拉文
H.梅克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110323274A publication Critical patent/CN110323274A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种具有势垒区的IGBT。IGBT的功率单位单元具有可以二者延伸到势垒区中的至少两个沟槽。所述至少两个沟槽可以二者具有耦合到IGBT的控制端的相应沟槽电极。例如，沟槽电极被结构化以便减少IGBT的总体栅极电荷。势垒区可以是p掺杂的并且通过漂移区竖直限域，即在延伸方向上并且对向延伸方向。势垒区可以电气浮置。

Description

具有dV/dt可控性和低栅极电荷的IGBT
技术领域
本说明书涉及IGBT的实施例，并且涉及处理IGBT的方法的实施例。例如，本说明书针对具有一个或多个功率单位单元和势垒区的IGBT的实施例，例如以用于dV/dt可控性，并且针对对应的处理方法。
背景技术
现代装置在汽车、消费品和工业应用中的许多功能，诸如转换电能和驱动电动机或电机，依赖于功率半导体器件。例如，举几个例子，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管已经用于各种应用，包括但不限于电源和功率转换器中的开关。
IGBT通常包括配置成沿IGBT的两个负载端之间的负载电流路径传导负载电流的半导体主体。进一步地，负载电流路径可以借助于绝缘电极（有时被称为栅极电极）来控制。例如，当从例如驱动器单元接收到对应的控制信号时，控制沟槽电极可以将IGBT设定在导通状态和阻断状态之一中。
在一些情况下，栅极电极可以被包括在IGBT的沟槽内，其中沟槽可以展现例如条带配置或针配置。
另外，一些沟槽偶尔包括多于仅一个电极，例如与彼此分离布置并且有时还与彼此电气绝缘的两个或更多电极。例如，沟槽可以包括栅极电极和场电极二者，其中栅极电极可以与每一个负载端电气绝缘，并且其中场电极可以电气连接到负载端之一。
通常合期望的是保持IGBT的损耗（例如开关损耗）是低的。例如，低开关损耗可以通过确保短开关持续时间（例如短接通持续时间和/或短关断持续时间）来实现。另一方面，在给定的应用中，还可能存在关于电压的最大斜率（dV/dt）和/或负载电流的最大斜率（dI/dt）的要求。可能需要满足这样的可控性要求。同时，通常也要求高效率。
发明内容
根据实施例，呈现了一种功率半导体晶体管，包括半导体主体，该半导体主体耦合到该晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区。功率半导体晶体管还包括至少一个功率单位单元，其包括：具有控制沟槽电极的至少一个控制沟槽，以及具有耦合到控制沟槽电极的虚设沟槽电极的至少一个虚设沟槽；至少一个有源台面，包括具有第一导电类型并且电气连接到第一负载端的源极区和具有第二导电类型并且分离源极区和漂移区的沟道区，其中，在有源台面中，源极区、沟道区和漂移区中的每一个的至少相应区段布置成邻近于控制沟槽的侧壁，并且其中控制沟槽电极配置成从晶体管的控制端接收控制信号并且控制有源台面中的负载电流；实现在半导体主体中的第二导电类型的半导体势垒区，该势垒区与有源台面和虚设沟槽的底部二者横向重叠。所述至少一个控制沟槽具有总体控制沟槽体积，控制沟槽电极的体积总计小于总体控制沟槽体积的80%；和/或所述至少一个虚设沟槽具有总体虚设沟槽体积，虚设沟槽电极的体积总计小于总体虚设沟槽体积的80%。
根据实施例，呈现了一种处理功率半导体晶体管的方法，该功率半导体晶体管包括半导体主体，该半导体主体耦合到晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区。该方法包括形成至少一个功率单位单元，其包括：具有控制沟槽电极的至少一个控制沟槽，以及具有耦合到控制沟槽电极的虚设沟槽电极的至少一个虚设沟槽；至少一个有源台面，包括具有第一导电类型并且电气连接到第一负载端的源极区和具有第二导电类型并且分离源极区和漂移区的沟道区，其中，在有源台面中，源极区、沟道区和漂移区中的每一个的至少相应区段布置成邻近于控制沟槽的侧壁，并且其中控制沟槽电极配置成从晶体管的控制端接收控制信号并且控制有源台面中的负载电流；实现在半导体主体中的第二导电类型的半导体势垒区，该势垒区与有源台面和虚设沟槽的底部二者横向重叠。所述至少一个控制沟槽具有总体控制沟槽体积，控制沟槽电极的体积总计小于总体控制沟槽体积的80%；和/或所述至少一个虚设沟槽具有总体虚设沟槽体积，虚设沟槽电极的体积总计小于总体虚设沟槽体积的80%。
例如，虚设沟槽电极和控制沟槽电极二者电气耦合到IGBT的控制端，其中例如控制端可以电气连接到用于驱动IGBT的驱动器单元的输出。例如，虚设沟槽电极和控制沟槽电极二者电气连接到IGBT的控制端，即借助于相应的低欧姆连接。例如，虚设沟槽电极的电位可以至少大体等于控制沟槽电极的电位。在另一实施例中，控制端与控制沟槽电极之间的第一欧姆电阻可以不同于控制端与虚设沟槽电极之间的第二欧姆电阻。第一欧姆电阻与第二欧姆电阻之间的差可以在例如0Ω到100Ω的范围内。例如，第二欧姆电阻大于第一欧姆电阻。
根据又一实施例，一种功率半导体晶体管包括半导体主体，该半导体主体耦合到晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区；以及至少一个功率单位单元，其包括具有耦合到晶体管的控制端的第一沟槽电极的至少一个第一沟槽；具有电气连接到第一负载端的源极沟槽电极的至少一个源极沟槽；沿第一横向方向借助于第一沟槽的侧壁和源极沟槽的侧壁空间限域的至少一个第一台面；实现在半导体主体中的第二导电类型的半导体势垒区，势垒区与第一台面和源极沟槽的底部二者横向重叠。第一沟槽、源极沟槽和第一台面中的每一个展现相应的条带配置，该条带配置在第二横向方向上具有比在第一横向方向上更大的总体延伸，第一横向方向上的标称台面宽度是第一沟槽侧壁与源极沟槽侧壁之间的最大距离。对于第一台面在第二横向方向上的总体延伸的至少10%，并且在第一台面的相应竖直横截面中，标称横截面区域的至少50%由绝缘材料形成，标称横截面区域由标称台面宽度和第一沟槽的深度限定。
根据又一实施例，呈现了处理功率半导体晶体管的另外的方法。功率半导体晶体管包括半导体主体，该半导体主体耦合到晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区。该方法包括形成至少一个功率单位单元，所述至少一个功率单位单元包括具有耦合到晶体管的控制端的第一沟槽电极的至少一个第一沟槽；具有电气连接到第一负载端的源极沟槽电极的至少一个源极沟槽；沿第一横向方向借助于第一沟槽的侧壁和源极沟槽的侧壁空间限域的至少一个第一台面；实现在半导体主体中的第二导电类型的半导体势垒区，势垒区与第一台面和源极沟槽的底部二者横向重叠。第一沟槽、源极沟槽和第一台面中的每一个展现相应的条带配置，该条带配置在第二横向方向上具有比在第一横向方向上更大的总体延伸，第一横向方向上的标称台面宽度是第一沟槽侧壁与源极沟槽侧壁之间的最大距离。对于第一台面在第二横向方向上的总体延伸的至少10%，并且在第一台面的相应竖直横截面中，标称横截面区域的至少50%由绝缘材料形成，标称横截面区域由标称台面宽度和第一沟槽的深度限定。
例如，以上提到的第一沟槽是控制沟槽或虚设沟槽。第一台面可以是有源台面或无源台面。
本领域技术人员在阅读以下详细描述时并且在查看附图时将认识到附加的特征和优点。
附图说明
图中的各部分未必按比例，而是将重点放在说明本发明的原理上。而且，在各图中，相同的参考标记指代对应的部分。在图中：
图1示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的水平投影的区段；
图2示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的竖直横截面的区段；
图3示意性且示例性地图示了依照一些实施例的势垒区的水平横截面的区段；
图4示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管中的掺杂剂浓度的进程；
图5示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的竖直横截面的区段；
图6示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的竖直横截面的区段；
图7示意性且示例性地图示了依照一个或多个实施例的处理功率半导体晶体管的方法的步骤；
图8示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的竖直横截面的区段；
图9示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的透视投影的区段；
图10-16各自示意性且示例性地图示了依照一些实施例的功率半导体晶体管的竖直横截面的区段；
图17示意性且示例性地图示了依照一个或多个实施例的功率半导体晶体管的功率单位单元的透视投影的区段；
图18-19二者示意性且示例性地图示了依照一些实施例的功率半导体晶体管的水平投影的区段；以及
图20-22各自示意性且示例性地图示了依照一些实施例的功率半导体晶体管的水平投影的区段。
具体实施方式
在以下详细描述中，参照形成其部分并且其中通过图示的方式示出其中可以实践本发明的具体实施例的附图。
在这方面，方向性术语，诸如“顶部”、“底部”、“下方”、“正面”、“后面”、“背面”、“前部”、“尾部”、“上方”等，可以参照所描述的图的取向来使用。由于实施例的各部分可以以数个不同的取向定位，因此方向性术语用于说明的目的而绝不是限制性的。要理解到，可以利用其它实施例，并且可以做出结构或逻辑改变而不脱离本发明的范围。因此，不要以限制性含义来理解以下详细描述，并且本发明的范围由随附权利要求限定。
现在将详细参照各种实施例，在图中图示其一个或多个示例。每一个示例通过解释的方式来提供，并且不意在作为本发明的限制。例如，被图示或描述为一个实施例的部分的特征可以使用在其它实施例上或结合其它实施例使用以得出再另外的实施例。意图在于本发明包括这样的修改和变型。使用具体语言来描述示例，该具体语言不应当被理解为限制随附权利要求的范围。附图不是按比例的并且仅仅出于说明目的。为了清楚，如果没有另行陈述，已经在不同图中通过相同的参考标记来指代相同的元件或制造步骤。
如在本说明书中使用的术语“水平”意图描述大体平行于半导体衬底或半导体结构的水平表面的取向。这可以例如是半导体晶片或管芯或芯片的表面。例如，以下提到的第一横向方向X和第二横向方向Y二者可以是水平方向，其中第一横向方向X和第二横向方向Y可以垂直于彼此。
如在本说明书中使用的术语“竖直”意图描述大体垂直于水平表面布置的取向，即平行于半导体晶片/芯片/管芯的表面的法向方向。例如，以下提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y二者的延伸方向；在本文中，延伸方向Z因而还被称为竖直方向Z。
在本说明书中，n掺杂被称为“第一导电类型”而p掺杂被称为“第二导电类型”。可替换地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电气接触”、“处于欧姆连接”和“电气连接”意图描述在半导体器件的两个区、区段、部段、部件或部分之间或在一个或多个器件的不同端之间或在端或金属化物或电极与半导体器件的部件或部分之间存在低欧姆电气连接或低欧姆电流路径。另外，在本说明书的上下文中，术语“处于接触”意图描述在相应半导体器件的两个元件之间存在直接物理连接；例如与彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，如果没有另行陈述，在其一般合法理解的上下文中使用术语“电气绝缘”并且其因而意图描述两个或更多组件定位成与彼此分离并且不存在连接那些组件的欧姆连接。然而不过，与彼此电气绝缘的组件可以耦合到彼此，例如机械耦合和/或电容耦合和/或感应耦合。举例来说，电容器的两个电极可以与彼此电气绝缘并且同时机械和电容耦合到彼此，例如借助于绝缘物，例如电介质。
在本说明书中描述的具体实施例关于而不限于功率半导体晶体管，诸如IGBT，例如展现条带单元或蜂窝单元配置，例如可以使用在功率转换器或电源内的IGBT。因此，在实施例中，这样的IGBT可以配置成承载要馈送至负载和/或相应地，由功率源提供的负载电流。例如，IGBT可以包括一个或多个有源功率半导体单元，诸如单片集成的IGBT单元，和/或单片集成的RC-IGBT单元。这样的晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成布置有IGBT的有源区的单元场。
如在本说明书中使用的术语“功率半导体晶体管”意图描述具有高电压阻断和/或高电流承载能力的单个芯片上的半导体器件。换言之，这样的功率半导体晶体管意图用于高电流，典型地在安培范围，例如高达数十或数百安培，和/或高电压，典型地15V以上，更典型地100V及以上，例如高达至少400V。
例如，以下描述的功率半导体晶体管可以是展现条带单元配置或蜂窝单元配置的半导体晶体管，并且可以配置成用作低电压、中等电压和/或高电压应用中的功率组件。
例如，如在本说明书中使用的术语“功率半导体晶体管”不涉及用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体器件。
在下文中，将呈现涉及具有IGBT配置的功率半导体晶体管的实施例。然而，本领域技术人员将理解到，该描述可以同样适用于具有MOSFET配置的功率半导体晶体管。因而，以下描述的功率半导体晶体管可以通过对应地设计以下提到的经掺杂的接触区108（例如通过提供n型发射极而不是p型发射极）来设计为MOSFET。
图1示意性且示例性地图示了依照一个或多个实施例的IGBT 1的水平投影的区段。图2示意性且示例性地图示了依照一个或多个实施例的IGBT 1的实施例的竖直横截面的区段。在下文中，将参照图1和图2中的每一个。
例如，IGBT 1包括耦合到第一负载端11和第二负载端12的半导体主体10。例如，第一负载端11是发射极端，而第二负载端12可以是集电极端。
半导体主体10可以包括具有第一导电类型的掺杂剂的漂移区100。因而，漂移区100具有第一导电类型。例如，取决于应当针对其设计IGBT 1的额定阻断电压来选择漂移区100沿延伸方向Z的延伸及其掺杂剂浓度，如本领域技术人员已知的那样。
进一步地，第一负载端11可以布置在IGBT 1的前侧上并且可以包括前侧金属化物。第二负载端12可以与前侧相对地布置，例如在IGBT 1的背侧上，并且可以包括例如背侧金属化物。相应地，IGBT 1可以展现竖直配置。在另一实施例中，第一负载端11和第二负载端12二者可以布置在IGBT 1的公共侧上，例如二者在前侧上。
IGBT 1还可以包括有源区1-2、无源终止结构1-3和芯片边缘1-4。芯片边缘1-4可以横向终止半导体主体10，例如芯片边缘1-4可以已经借助于例如晶片划切而出现，并且可以沿延伸方向Z延伸。无源终止结构1-3可以布置在有源区1-2与芯片边缘1-4之间，如图1中所图示的。
在本说明书中，以常规方式采用术语“有源区”和“终止结构”，即有源区1-2和终止结构1-3可以配置成提供典型地与其相关联的原理技术功能。例如，IGBT 1的有源区1-2配置成在端11、12之间传导负载电流，而终止结构1-3不传导负载电流，而是依照实施例，履行关于电场过程的功能，从而确保阻断能力、安全地终止有源区1-2等等。例如，终止结构1-3可以完全围绕有源区1-2，如图1中所图示的。
有源区1-2可以包括至少一个功率单位单元1-1。在实施例中，在有源区1-2内包括多个这样的功率单位单元1-1。功率单位单元1-1的数目可以大于100、大于1000或甚至大于10,000。
每一个功率单位单元1-1可以展现条带配置，如图1中示意性图示的，其中每一个功率单位单元1-1及其组件中的至少一个或多个在一个横向方向上（例如沿第二横向方向Y）的总体横向延伸可以大体对应于有源区1-2沿该横向方向的总体延伸。然而，这不排除相应的功率单位单元1-1的一个或多个组件沿第二横向方向Y结构化；例如在实施例中，以下提到的源极区（参考标记101）可以在相应的功率单位单元1-1内沿第二横向方向Y结构化。例如，仅局部地提供源极区，其中（例如第二导电类型的）中断区沿第二横向方向Y分离邻近的局部源极区（参见图9中的参考标记1015）。
在另一实施例中，每一个功率单位单元1-1可以展现蜂窝配置，其中每一个功率单位单元1-1的横向延伸可以大体小于有源区1-2的总体横向延伸。
在实施例中，被包括在有源区1-2中的所述多个功率单位单元1-1中的每一个展现相同的设置。现在将关于图2来描述这样的设置的示例。然而，这不排除有源区1-2还包括不同类型的其它单元，例如辅助单元等（未图示）。
每一个功率单位单元1-1可以至少部分地延伸到半导体主体10中并且可以至少包括漂移区100的区段。另外，每一个功率单位单元1-1可以与第一负载端11电气连接。每一个功率单位单元1-1可以配置成在所述端11和12之间传导负载电流的部分，并且阻断在所述端11和12之间施加的阻断电压。
为了控制IGBT 1，每一个功率单位单元1-1可以操作耦合到或相应地包括控制沟槽电极141，其配置成将相应的功率单位单元1-1选择性地设定到导通状态和阻断状态之一中。
例如，参照图2中图示的示例，源极区101可以与第一负载端11电气连接并且可以包括第一导电类型的掺杂剂，例如以明显大于漂移区100的掺杂剂浓度。因而，源极区101具有第一导电类型。
另外，可以提供沟道区102，其包括第二导电类型的掺杂剂并且将源极区101和漂移区100与彼此分离，例如沟道区102将源极区101与漂移区100隔离。沟道区102因而可以具有第二导电类型。
例如，所述至少一个功率单位单元1-1包括具有控制沟槽电极141的至少一个控制沟槽14。
另外，在实施例中，所述至少一个功率单位单元1-1可以包括具有虚设沟槽电极151的至少一个虚设沟槽15。虚设沟槽电极15可以耦合到控制沟槽电极141。
例如，虚设沟槽电极151和控制沟槽电极141二者电气耦合到IGBT 1的控制端13，其中例如，控制端13可以电气连接到用于驱动IGBT 1的驱动器单元（未图示）的输出。例如，虚设沟槽电极151和控制沟槽电极141二者电气连接到IGBT 1的控制端13，即借助于相应的低欧姆连接（未图示）。例如，虚设沟槽电极151的电位可以至少大体等于控制沟槽电极141的电位。在另一实施例中，控制端13与控制沟槽电极141之间的第一欧姆电阻可以不同于控制端13与虚设沟槽电极151之间的第二欧姆电阻。第一欧姆电阻与第二欧姆电阻之间的差可以例如在0Ω到100Ω的范围内。例如，第二欧姆电阻大于第一欧姆电阻。
例如，控制沟槽14和虚设沟槽15二者可以沿延伸方向Z延伸到半导体主体10中，并且可以二者包括将相应的沟槽电极141、151与半导体主体10绝缘的绝缘体142、152。
依照实施例，所述至少一个控制沟槽14和所述至少一个虚设沟槽15的沟槽电极141、151可以二者电气耦合（例如电气连接）到IGBT 1的控制端13。
例如，控制端13是栅极端。另外，控制端13可以电气连接到控制沟槽电极141并且与第一负载端11、第二负载端12和半导体主体10电气绝缘，例如借助于至少绝缘结构132。
在实施例中，IGBT 1可以通过在第一负载端11与控制端13之间施加电压来控制，例如以便将IGBT 1选择性地设定到导通状态和阻断状态之一中。
例如，IGBT 1配置成基于栅极-发射极电压VGE来控制，例如以本领域技术人员已知的控制IGBT的原理方式。
在实施例中，虚设沟槽电极151还可以电气连接到控制端13并且因而接收与控制沟槽电极141相同的控制信号。
在另一实施例中，虚设沟槽电极151可以借助于具有1e-3欧姆到1欧姆的范围内、1欧姆到10欧姆的范围内，或10欧姆到100欧姆的范围内的电阻的电阻器电气耦合到控制端13。
在另一实施例中，虚设沟槽电极151电气连接到第二控制端（未图示）并且因而接收与提供给控制沟槽电极141的控制信号不同的控制信号。
另外，IGBT 1的所述至少一个功率单位单元1-1可以具有电气连接到第一负载端11的至少一个有源台面18，有源台面18包括源极区101、沟道区102和漂移区100的部分，其中，在有源台面18中，这些区101、102、100的相应区段可以布置成邻近于控制沟槽14的侧壁144，如图2中示例性图示的。例如，源极区101和沟道区102二者电气连接到第一负载端11，例如借助于接触插塞111。
另外，控制沟槽电极141（在本文中还被称为控制沟槽电极141）可以配置成从控制端13接收控制信号并且控制有源台面18中的负载电流，例如通过在沟道区102中感应反型沟道以便将IGBT 1设定到导通状态中。因此，第一负载端11与有源台面18之间的过渡181可以提供用于使负载电流从第一负载端11传递到半导体主体10中和/或反之的接口。
例如，被包括在有源区1-2中的所有功率单位单元1-1的控制沟槽电极141可以电气连接到控制端13。
除了所述至少一个功率单位单元1-1中所包括的有源台面18之外，IGBT 1的所述至少一个功率单位单元1-1可以具有至少一个无源台面19，例如布置成邻近于所述至少一个虚设沟槽15，其中第一负载端11与无源台面19之间的过渡191提供至少用于第一导电类型的电荷载流子的电气绝缘。
在实施例中，功率单位单元1-1可以配置成防止负载电流横穿无源台面19与第一负载端11之间的所述过渡191。例如，无源台面19不允许感应反型沟道。依照实施例，与有源台面18相比，无源台面19在IGBT 1的导通状态期间不传导负载电流。例如，无源台面19可以被视为不用于承载负载电流的目的的退役台面。为此目的，无源台面19未必必须排他地由导电半导体材料制成，而是可以例如还包括经氧化的部分或具有另一绝缘材料的部分。
关于图2和图5，应当阐述有源台面18的两个变型。例如，参照图5，在第一变型中，源极区101可以布置在接触插塞111的两侧上，例如源极区101的两个区段以其内侧与接触插塞111接触，并且以其外侧与空间限域有源台面18的沟槽侧壁（例如144和154（或164））接触。在该第一变型中，有源台面18可以被视为沿其在第一横向方向X上的整个延伸是有源的，即沿其整个宽度。现在再次参照图2，在第二变型中，有源台面18并非沿其整个宽度是有源的，而是划分成有源部分和无源部分，其中所述部分中的每一个可以具有总体台面体积的相同份额。例如，源极区101仅存在于接触插塞111与控制沟槽14的侧壁144之间。在其中存在源极区101的部分中，有源台面18可以是有源的，例如，传导负载电流的部分。在接触插塞111的另一侧上，例如其面向不同于控制沟槽的另一类型沟槽，例如虚设沟槽或源极沟槽（以下进一步提到），有源台面18可以具有其无源部分；在那里，由于缺少源极区101，不能感应反型沟道并且因而不能传导负载电流的部分。
在本文中，无源台面19的描述可以类似地适用于有源台面18的无源部分。
在无源台面19的第一实施例中，无源台面19不电气连接到第一负载端11，而是与其电气绝缘，例如借助于绝缘层112。在该实施例中，第一负载端11与无源台面19之间的过渡191提供不仅用于第一导电类型的电荷载流子而且用于第二导电类型的电荷载流子的电气绝缘。为此目的，在变型中，无源台面19不包括源极区101的区段和沟道区102的区段，并且不是借助于接触插塞（参见参考标记111）接触的无源台面19，如图2中所图示的。在另一变型中，无源台面19可以以与有源台面18类似的方式配置，例如也通过包括源极区101的区段和/或沟道区102的区段，与有源台面18的不同包括无源台面19的源极区101的该区段（如果存在的话）和沟道区102的该区段不电气连接到第一负载端11。依照无源台面19的第一实施例，完全没有电流横穿所述过渡191。
在无源台面19的第二实施例中，无源台面19可以电气连接到第一负载端11，其中第一负载端11与无源台面19之间的过渡191提供仅用于第一导电类型的电荷载流子但不用于第二导电类型的电荷载流子的电气绝缘。换言之，在该第二实施例中，无源台面19可以配置成允许第二导电类型的电荷载流子的电流（例如空穴电流）穿过所述过渡191。例如，取决于邻近于无源台面19的沟槽的沟槽电极（例如虚设沟槽电极151）的电位，这样的空穴电流可以仅例如在实施关断操作之前短暂地临时出现，例如以便降低存在于半导体主体10中的总体电荷载流子浓度。如以上所陈述的，在该第二实施例中，无源台面19可以电气连接到第一负载端11。例如，无源台面19的具有第二导电类型的掺杂剂（其不同于以下提到的势垒区105）的经掺杂的接触区（未图示）可以电气连接到第一负载端11，例如借助于与可以用于接触有源台面18的接触插塞111的类型类似或相同的接触插塞。具有第二导电类型的掺杂剂的经掺杂的接触区（未图示）可以隔离存在于无源台面19内的漂移区100的区段与第一负载端11。例如，依照无源台面19的第二实施例，在无源台面19内，不存在掺杂有第一导电类型的掺杂剂的电气连接到第一负载端11的区。
以上说明的无源台面19（或相应地，有源台面18的无源部分）的第一实施例和第二实施例可以允许提供功率单位单元1-1的配置以防止负载电流横穿无源台面19与第一负载端11之间的所述过渡191。
无源台面19可以由控制沟槽14和另外的沟槽横向限定，例如通过虚设沟槽15和另一沟槽类型，以下将对此进行进一步阐述。以下将描述无源台面19的另外的可选方面。例如，即便在示例中虚设沟槽电极151可以电气连接到控制端13，但是依照实施例，虚设沟槽电极151不配置成控制无源台面19中的负载电流，因为无源台面19（或相应地，有源台面18的无源部分）不允许在无源台面19内感应反型沟道。因而，在实施例中，虚设沟槽电极151不控制负载电流的配置可以通过将虚设沟槽15定位在两个无源台面19之间并且与其邻近，或相应地，在两个有源台面18的无源部分之间并且与其邻近，或相应地，在无源台面19与有源台面18的无源台面部分之间并且在一侧上邻近于该无源台面19并且在另一侧上邻近于该有源台面18的该无源台面部分来实现。
IGBT 1的所述至少一个功率单位单元1-1可以具有实现在半导体主体10中并且包括第二导电类型的掺杂剂的半导体势垒区105（在下文中被称为势垒区）。因而，势垒区105可以具有第二导电类型。
在实施例中，势垒区105可以与有源台面18和虚设沟槽15的底部155二者横向重叠，例如如图2中所图示的。如同样在图8中清楚图示的，势垒区105可以与有源台面18的至少50%宽度（例如沿第一横向方向X）重叠。该宽度可以存在于沟道区102处。例如，该宽度是有源台面18的最大宽度。
在实施例中，势垒区105可以与有源台面18的宽度的超过50%重叠，例如与有源台面18的整个第一宽度和可选地还与虚设沟槽15的整个宽度重叠。
在该点处，要强调的是势垒区105可以是电气浮置的，并且还可以在所述至少一个功率单位单元1-1不包括无源台面19的情况下形成所述横向重叠。另外，如所图示的，势垒区105还可以与控制沟槽14横向重叠，例如与控制沟槽14的底部145，例如与控制沟槽14的整个底部145横向重叠。
与所述横向重叠无关地，在实施例中，势垒区105是电气浮置的。例如，势垒区105不与所限定的电位电气连接，例如不电气连接到第一负载端11，也不电气连接到第二负载端12，也不电气连接到控制端13。在实施例中，电气浮置的势垒区105可以借助于具有高欧姆电阻的连接而连接到所限定的电位（例如连接到接触件的电位或连接到另一半导体区的电位）。例如，借助于所述高欧姆连接，在IGBT 1的开关操作期间，势垒区105的电位与所限定的电位临时解耦。所述解耦可以在所述开关操作的时间量级上发生，例如至少10ns，或至少100ns，或至少10μs。例如，所述高欧姆连接的电阻总计超过1e2Ω，或总计超过1e6Ω。在实施例中，第一负载端11与势垒区105之间的例如在静止情形期间测量的欧姆电阻总计超过1e2Ω，或总计超过1e6Ω。例如，为了确保势垒区105电气浮置，在实施例中，势垒区105不延伸到无源终止结构1-3中；例如势垒区105可以排他地布置在有源区1-2内。
在实施例中，势垒区105配置成提供有源台面18的区段与虚设沟槽15的底部155之间的导电路径。因此，势垒区105可以配置成将有源台面18的该区段的电位引导至虚设沟槽15的底部155。
另外，势垒区105可以将两个或更多虚设沟槽底部155与彼此连接。例如，势垒区105将邻近的功率单位单元1-1的虚设沟槽底部与彼此连接。
依照实施例，势垒区105可以展现超过10Ωcm并且小于1000Ωcm的电阻率，例如超过100Ωcm并且小于500Ωcm。
势垒区105可以包括硼（B）、铝（Al）、二氟化硼（BF2）、三氟化硼（BF3）中的至少一种或其组合。依照实施例，这些示例性材料中的相应一种可以充当掺杂剂材料。另外，可以将这些示例性材料中的相应一种注入到半导体主体10中以便形成势垒区105。
在实施例中，依照自对准工艺来实施形成势垒区105。例如，可以将凹陷蚀刻到半导体主体10中以用于形成沟槽14、15（以及可选地，还有沟槽16和/或17）。用于形成势垒区105的掺杂剂可以被注入到经蚀刻的凹陷中，使得其例如排他地穿透凹陷底部（并且没有凹陷侧壁）。在实施例中，沟道区102和势垒区105借助于所述一个或多个联合注入处理步骤来形成。
例如，势垒区105展现大于1e14cm-3并且小于2e18cm-3的掺杂剂浓度。所述掺杂剂浓度，例如总计近似1e16cm-3，可以以至少0.5μm或至少1μm的沿延伸方向Z的延伸而存在。
另外，势垒区105可以在其中虚设沟槽15的底部155延伸到势垒区105中的区中展现最大掺杂剂浓度。根据以上描述的示例性处理步骤，相同的最大掺杂剂浓度可以存在于其中其它沟槽底部（参见参考标记145、165、175）延伸到势垒区105中的地方。
在图4中图示了第二导电类型的掺杂剂的掺杂剂浓度沿延伸方向Z的示例性进程。这样的进程可以存在于有源台面18和无源台面19二者中。相应地，在相应台面18/19的上部区段中，例如接近于第一负载端1，掺杂剂浓度CC可以相当高以便提供沟道区102（也就是说，例如在无源台面19的情况下没有电气连接到第一负载端）。掺杂剂浓度CC然后在其中存在漂移区100的台面区段中迅速减小。如本领域技术人员已知的，沟道区102与漂移区100之间的过渡可以形成相应台面内的第一pn结1021。在无源台面19不包括沟道区102的区段的情况下，第一负载端11处的开端与势垒区105的开端之间的掺杂剂浓度CC的值将相应地在对应于图2中图示的局部最小值LM的值处。然后，例如，在相应的沟槽底部145/155之前，掺杂剂浓度CC（再次）增加以便形成势垒区105。如所图示的，势垒区105可以在与其中相应的沟槽终止的水平大体相同的深度水平处展现其掺杂剂浓度最大值CCM，例如在虚设沟槽15的底部155的水平处。
关于势垒区105的示例性空间尺寸，势垒区105可以延伸到有源台面18中并且从那里在控制沟槽14的底部145下方并且横跨无源台面19延伸以便与虚设沟槽15的底部155对接。在实施例中，虚设沟槽15的底部155和控制沟槽14的底部145二者可以延伸到势垒区105中。
势垒区105可以借助于漂移区100的至少部分与沟道区102分离。例如，势垒区105可以形成平行于第一负载端11和第二负载端12二者布置并且借助于至少漂移区100与这些端11、12中的每一个分离的“地毯”。势垒区105的这样的地毯式配置可以位于半导体主体10内，使得沟槽底部145和155可以***势垒区105中。
例如，势垒区105沿延伸方向Z展现0.1μm到0.5μm范围内、0.5μm到1μm范围内或1μm到5μm范围内的厚度。
随后于势垒区105，漂移区100可以沿延伸方向Z延伸直到其与布置成与第二负载端12电气接触的经掺杂的接触区108（参见图2）对接。布置在势垒区105与经掺杂的接触区108之间的漂移区100的区段可以形成漂移区100的主要部分。
可以依照IGBT 1的配置形成经掺杂的接触区108；例如经掺杂的接触区108可以包括具有第二导电类型的掺杂剂的发射极区。为了形成RC-IGBT，经掺杂的接触区108可以包括具有第二导电类型的掺杂剂并且与具有第一导电类型的掺杂剂的小区段（未图示）交叉的发射极区，该小区段还电气连接到第二负载端12并且通常被称为“n短接件”。
在IGBT 1的实施例中，经掺杂的接触区108包括p型发射极，并且有源台面18可以与p型发射极完全横向重叠。
另外，经掺杂的接触区108可以包括第一导电类型的场停止区，例如在p型发射极区与漂移区100之间。在IGBT的上下文中，场停止区的概念一般对本领域技术人员而言是已知的，并且因而避免进一步阐述该可选方面。
返回到势垒区105，势垒区105可以形成与漂移区100的上部pn结1051和下部pn结1052二者。例如，下部pn结1052布置成低于虚设沟槽15的底部155和控制沟槽14的底部145二者。例如，上部pn结1051布置在有源台面18和无源台面19二者内。
在第一pn结1021与上部pn结1051之间沿延伸方向Z的距离D1可以总计150nm或总计至少0.5μm。因此，依照实施例，所述两个pn结1021和1051不等同于彼此，而是借助于漂移区100与彼此分离。换言之，势垒区105可以借助于漂移区100的至少部分与沟道区102分离，并且漂移区100的所述部分沿延伸方向Z的总体竖直延伸可以总计为至少150nm的距离D1。
在（未图示的）实施例中，上部pn结1051可以甚至布置成低于虚设沟槽15的底部155和控制沟槽14的底部145二者（其中未图示该示例）。在该情况下，在虚设沟槽15的底部155与上部pn结1051之间沿延伸方向Z的距离可以小于3μm，小于2μm或甚至小于1μm。
势垒区105可以实现为IGBT 1的有源单元场1-2内的连续势垒层，例如作为所述“地毯”。如以上已经指示的，虚设沟槽15的底部155和控制沟槽14的底部145二者可以延伸到势垒区105中，例如虚设沟槽15和控制沟槽14二者可以以至少100nm、以至少500nm或以至少1000nm延伸到势垒区105中。
如以上已经陈述的，IGBT 1可以包括多个功率单位单元1-1，例如它们全部被包括在有源区1-2中。例如，势垒区105将被包括在所述多个功率单位单元1-1中的无源台面19与彼此连接。例如，为此目的，势垒区105可以部分地延伸到每一个无源台面19中，例如以如关于图2中的一个功率单位单元1-1示意性图示的那样的方式。
进一步参照图3中的图示，在实施例中，势垒区105可以包括一个或多个凹陷1053，其中漂移区100完全延伸到所述一个或多个凹陷1053中的每一个中，并且其中所述一个或多个凹陷1053与有源台面18横向重叠。
例如，在有源区1-2的一些所选位置中，p型势垒区105可以在沟槽底部155、145、165处可以被掩蔽，例如以便提供对电子注射的畅通无阻的路径并且避免IGBT输出特性中的回跳（snap-back）效应。
遵照以上引入的视觉词汇，势垒区105可以实现为“拼接地毯”，其中所述一个或多个凹陷1053完全填充有漂移区100的区段。可以依照单元配置来选择凹陷1053的尺寸、位置和数目。例如，如果所述一个或多个功率单位单元1-1实现为条带单元，条带式凹陷1053可以是适当的（参见变型A）。可替换地，可以提供多个小蜂窝形成的凹陷1053（参见变型B和D）或单个较大的凹陷1053（参见变型C）。
例如，所述一个或多个凹陷1053提供负载电流通路。因此，依照实施例，由半导体主体10传导的负载电流不必穿越势垒区105，但是可以穿过所述一个或多个凹陷1053。
例如，在有源台面18中可以感应的反型沟道的竖直投影（沿延伸方向Z）中缺少势垒区105，即展现所述至少一个凹陷1053。在这方面，回想到，在一个或多个功率单位单元1-1中的每一个内，源极区101可以沿第二横向方向Y横向结构化。源极区101的该横向结构可以通过凹陷1053在势垒区150中的对应位置来至少部分地反映。
在该场合下，应当理解到，本文所描述的可以存在于势垒区105与（多个）功率单位单元1-1的其它部分（例如有源台面18和虚设沟槽15中的至少一个）之间的横向重叠，是指IGBT 1的竖直横截面的区段，例如平行于由第一横向方向X和延伸（竖直）方向Z限定的平面，例如是指其中势垒区105没有展现所述（多个）凹陷1053中的一个或多个的区段。这例如在图9的示意性且示例性图示中被更加清楚地示出；在那里，势垒区105具有条带式凹陷1053，其沿第一横向方向X纵向延伸。当然，在其中存在这样的凹陷1053的区中，无法存在势垒区105与（多个）功率单位单元1-1的其它部分之间的横向重叠。另外，如图9中同样图示的，示例性地实现源极区101的介绍性地提到的且可选的横向结构；相应地，在实施例中，源极区101可以沿第二横向方向Y在相应的功率单位单元1-1内结构化。例如，仅局部地提供源极区，其中中断区1015（例如由第二导电类型的沟道区102形成）沿第二横向方向Y分离邻近的局部源极区101。另外，至少一些局部源极区101可以与所述至少一个凹陷1053横向重叠，如图9中示例性图示的。
参照图6中示意性图示的实施例，IGBT 1的所述至少一个功率单位单元1-1还可以包括至少一个源极沟槽16，其沿延伸方向Z延伸到半导体主体10中，并且包括将源极沟槽电极161与半导体主体10绝缘的绝缘体162，源极沟槽电极161电气连接到第一负载端11。
例如，所述至少一个源极沟槽16布置在控制沟槽14与虚设沟槽15之间，如图6中所图示的。在实施例中，所述至少一个功率单位单元1-1可以包括多于一个源极沟槽16，例如两个源极沟槽16，其中源极沟槽的每一个沟槽电极161可以电气连接到第一负载端11。例如，所述多于一个源极沟槽16布置在一侧上的控制沟槽14与另一侧上的虚设沟槽15之间。
在实施例中，有源台面18可以由控制沟槽14和源极沟槽16横向限域。例如，控制沟槽14的侧壁144和源极沟槽16的侧壁164沿第一横向方向X对有源台面18限域。有源台面18可以以已经关于图2示例性描述的方式来配置；例如接触插塞111可以将沟道区102的区段和源极区101的（多个）区段二者电气连接到第一负载端11。
另外，依照图6中图示的实施例，所述至少一个功率单位单元1-1可以包括多于一个无源台面19，其中至少一个无源台面19可以由源极沟槽16和虚设沟槽15横向限域。另一无源台面19可以由两个源极沟槽16横向限域。如所图示的，每一个无源台面19可以包括沟道区102的相应区段，其中，在实施例中，这些区段不电气连接到第一负载端11，而是从其电气绝缘，例如借助于绝缘层112。
参照图5中示意性图示的实施例，附加于所述至少一个源极沟槽16或者作为对其的替换，IGBT 1的所述至少一个功率单位单元1-1还可以包括至少一个浮置沟槽17，其沿延伸方向Z延伸到半导体主体10中并且包括将沟槽电极171与半导体主体10绝缘的绝缘体172，浮置沟槽17的沟槽电极171是电气浮置的。
关于电气浮置沟槽电极171的电位，势垒区105电气浮置所根据的实施例的示例性描述可以类似地适用于电气浮置沟槽电极171。因而，在实施例中，浮置沟槽17的沟槽电极171既不电气连接到第一负载端11，也不电气连接到第二负载端12，也不电气连接到控制端13，也不电气连接到半导体主体10的区段。例如，在实施例中，电气浮置沟槽电极171可以借助于具有高欧姆电阻的连接而连接到所限定的电位（例如连接到接触件的电位或另一半导体区的电位）。例如，借助于所述高欧姆连接，在IGBT 1的开关操作期间，电气浮置沟槽电极171的电位从所限定的电位临时解耦。所述解耦可以在所述开关操作的时间量级上发生，例如至少10ns，或至少100ns，或至少10μs。例如，所述高欧姆连接的电阻总计超过1e2Ω，或总计超过1e6Ω。在实施例中，例如在静止情形期间测量的第一负载端11与电气浮置沟槽电极171之间的欧姆电阻总计超过1e2Ω，或总计超过1e6Ω。
例如，所述至少一个浮置沟槽17可以布置在控制沟槽14与虚设沟槽15之间。另外，如图5中所图示的，功率单位单元1-1可以附加地包括至少一个源极沟槽16，其中源极沟槽16和浮置沟槽17可以布置在一侧上的控制沟槽14与另一侧上的虚设沟槽15之间。在实施例中，有源台面18由控制沟槽14的侧壁144和源极沟槽16的侧壁164横向限域。无源台面19可以由源极沟槽16的侧壁164、浮置沟槽17的侧壁174和虚设沟槽15的侧壁154的组中的至少两个横向限域。
因此，依照图6的实施例，所述至少一个功率单位单元1-1包括所述至少一个源极沟槽16和所述至少一个浮置沟槽17二者，其中所述至少一个源极沟槽16和所述至少一个浮置沟槽17布置在控制沟槽14与虚设沟槽15之间。
在实施例中，IGBT 1及其每一个功率单位单元1-1可以展现微图案沟槽（MPT）结构。
例如，可以被包括在功率单位单元1-1中的沟槽14、15、16、17中的每一个可以例如展现相等的空间尺寸，并且可以依照规则图案布置。例如，沟槽14、15、16、17中的每一个可以展现沿延伸方向Z在3μm到8μm的范围内的深度，以及沿第一横向方向X在0.4μm到1.6μm的范围内的宽度。
另外，可以被包括在所述至少一个功率单位单元1-1中的所有沟槽14、15、16、17的沟槽电极141、151、161、171中的每一个可以展现相等的空间尺寸。此外，可以被包括在所述至少一个功率单位单元1-1中的沟槽14、15、16、17中的每一个可以沿第一横向方向X等距地布置。因而，每一个功率单位单元1-1的台面18和19二者可以展现相同的第一宽度，其可以在0.1μm到0.3μm的范围内，在0.3μm到0.8μm的范围内，或在0.8μm到1.4μm的范围内。
在另一实施例中，可以被包括在所述至少一个功率单位单元1-1中的沟槽14、15、16、17中的每一个不沿第一横向方向X等距地布置。例如，在这样的实施例中，无源台面19可以展现大于有源台面18的宽度，例如无源台面19的宽度可以总计为有源台面18的宽度的至少150%。
另外，可以被包括在功率单位单元1-1中的沟槽14、15、16、17中的每一个可以延伸到势垒区105中，例如以至少100nm，以至少500nm或以至少1000nm。
对于随后的解释，可以适用以下缩写：
G=控制沟槽14
D=虚设沟槽15
S=源极沟槽16
F=浮置沟槽17
k=有源台面18
o=无源台面19。
如以上已经陈述的，IGBT 1可以包括多个相同配置的功率单位单元1-1。在实施例中，使用以上引入的应用，可以将每一个功率单位单元1-1内的示例性近邻关系表述如下：
示例性近邻关系#1：kGkSoSoDoDoSoS
示例性近邻关系#2：kGkSoFoDoDoDoDoFoS
示例性近邻关系#3：kGkSoSoDoDoSoS
示例性近邻关系#4：GkSoSoD（参见图10至13）
示例性近邻关系#5：SkGoSoD（参见图14）。
关于以上讨论的所有实施例，应当理解到，依照变型，被包括在台面18和19中的漂移区100的区段，在实施例中，例如与沟道区102形成第一pn结1021并且与势垒区1051形成上部pn结1051的区段（即导致距离D1的漂移区的那些区段）可以具有与布置在势垒区105下方的漂移区100的区段的掺杂剂浓度相比相同或另一（例如更高的）掺杂剂浓度。在实施例中，被包括在台面18和19中的漂移区100的这些区段展现比布置在势垒区105下方的漂移区100的区段（例如与势垒区105形成下部pn结1052的漂移区100的区段）的掺杂剂浓度明显更大的掺杂剂浓度（例如高达其五个数量级（105）倍）。被包括在台面18和19中的漂移区100的所述区段可以各自展现1e14cm-3到1e18cm-3的范围内的最大掺杂剂浓度，例如至少1e16cm-3的最大掺杂剂浓度。例如，被包括在台面18和19中并且可以展现所述增加的掺杂剂浓度的漂移区100的所述区段可以被称为“n势垒区”。例如，将被包括在台面18和19中的漂移区100的区段的掺杂剂浓度选择成使得上部pn结1051保持在略微高于沟槽底部145和155的水平处。
在实施例中，这些n势垒区，即被包括在台面18和19中并且与沟道区102形成第一pn结1021并且与势垒区1051形成上部pn结1051的漂移区100的区段，借助于注入处理步骤来形成。因而，可以借助于注入处理步骤和/或通过此后实施的热学扩散处理步骤来控制掺杂剂浓度以及第一pn结1021与上部pn结1051之间的距离D1。
例如，如图8中所图示的，根据实施例，一种功率半导体晶体管1包括：半导体主体（参见其它图中的参考标记10），其耦合到晶体管1的第一负载端（参见其它图中的参考标记11）和第二负载端（参见其它图中的参考标记12），并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区100。晶体管1，例如IGBT，还包括至少一个功率单位单元1-1，其包括：具有控制沟槽电极141的至少一个控制沟槽14；具有耦合到控制沟槽电极的虚设沟槽电极（参见其它图中的参考标记151）的至少一个虚设沟槽（参见其它图中的参考标记15）；至少一个有源台面18，其包括具有第一导电类型并且电气连接到第一负载端的源极区101和具有第二导电类型并且分离源极区101和漂移区100的沟道区102，其中，在有源台面18中，至少源极区101、沟道区102和漂移区100中的每一个的相应区段布置成邻近于控制沟槽14的侧壁144，并且其中控制沟槽电极141配置成从晶体管1的控制端（参见其它图中的参考标记13）接收控制信号，并且控制有源台面18中的负载电流。另外，在半导体主体中实现第二导电类型的半导体势垒区105，势垒区105与有源台面18的宽度的至少50%和与虚设沟槽15的底部155二者横向重叠。如以上已经解释的，有源台面18与势垒区105之间的横向重叠可以大于50%，例如，大于75%或甚至大于90%。例如，除了所述一个或多个凹陷1053之外，势垒区105与有源台面18和IGBT 1的功率单位单元1-1的虚设沟槽底部155二者完全横向重叠。
如以上强调的，沟道区102可以与漂移区100形成所述第一pn结1021，第一pn结1021存在于所述至少一个有源台面18内，其中在第一pn结1021与上部pn结1051之间沿竖直方向Z的距离D1总计至少150nm。该距离D1可以由漂移区100的区段形成，并且其可以同样存在于无源台面19内，例如在功率单位单元1-1的所有台面18、19内。如以上所描述的，可以借助于调节被应用以形成势垒区105上方（关于竖直方向Z）的漂移区100的注入处理步骤的剂量来调节距离D1的值。例如，布置在上部pn结1051上方的漂移区100的区段具有在布置在上部pn结1051下方的漂移区100的区段的掺杂剂浓度的90%到五个数量级（105）倍的范围内的掺杂剂浓度。因而，势垒区105下方和上方的所述漂移区区段的掺杂剂浓度可以大体等于彼此，或者，在台面18、19内并且在势垒区105上方的漂移区100的掺杂剂浓度可以明显大于势垒区105下方的漂移区区段100的掺杂剂浓度。
如以上同样已经描述的，布置在上部pn结1051上方的漂移区100的区段可以具有至少部分地由所注入的掺杂剂形成的掺杂剂浓度。
现在参照图10至22，将描述另外的实施例。在该点处，要强调的是，以上已经描述的实施例的特征可以同样适用于在下文中描述的实施例，并且反之亦然。例如，关于图10至22，将示例性地描述具有降低的体积份额的沟槽电极。这些示例性沟槽体积降低未在图1至6、8和9中明确图示；但是应当理解到，关于图1至6、8和9描述的实施例同样可以展现关于图10至22示例性描述的降低的体积份额沟槽电极。反之，以上关于第一负载端11、第二负载端12、控制端、半导体主体10、经掺杂的接触区108、漂移区100、势垒区105、沟道区102、源极区101、pn结1052、1051和1021、插塞111、沟槽14、15、16、17以及台面18和19等已经陈述的每件事情可以同样地适用于在下文中关于图10至22描述的实施例。然而，势垒区105对于图10至22中图示的实施例而言是可选的。也就是说，即便在图10至22中的一些中示出势垒区105，也可以从图10至22中图示的一个、一些或所有实施例省略势垒区105。
依照本文所描述的实施例，所述至少一个控制沟槽14具有总体控制沟槽体积，控制沟槽电极141的体积总计小于总体控制沟槽体积的80%。此外或可替换地，所述至少一个虚设沟槽15具有总体虚设沟槽体积，虚设沟槽电极151的体积总计小于总体虚设沟槽体积的80%。沟槽电极141、151中的至少一个的降低的体积份额将从例如图10至16中的示意性和示例性图示变得更加明显。
例如，控制沟槽电极141的体积总计小于总体控制沟槽体积的70%，或者总计甚至小于总体控制沟槽体积的50%。此外或可替换地，例如，虚设沟槽电极151的体积总计小于总体虚设沟槽体积的70%，或者总计甚至小于总体虚设沟槽体积的50%。
总体沟槽体积可以是沿横向方向X和Y以及竖直方向Z的集成在有源区1-2内的相应沟槽的体积，并且可以包括沟槽绝缘体。例如，参照图10，控制沟槽14的总体体积可以是由控制沟槽侧壁144和控制沟槽底部145以及控制沟槽顶部（与绝缘层112交叉）限域的区域沿第二横向方向Y沿控制沟槽14在有源区1-2内在第二横向方向Y上的整个延伸的集成（参见图1）。类似地，虚设沟槽15的总体体积可以是由虚设沟槽侧壁155和虚设沟槽底部155以及虚设沟槽顶部（与绝缘层112交叉）限域的区域沿第二横向方向Y沿虚设沟槽15在有源区1-2内在第二横向方向Y上的整个延伸的集成（参见图1）。沟槽体积的类似定义可以适用于（多个）源极沟槽16和（多个）浮置沟槽17，如果存在的话。
可以耦合到IGBT 1的控制端13的沟槽电极141、151中的至少一个的体积份额的降低可以得出IGBT 1的减少的总体栅极电荷，这可以改进可控性。可以在IGBT 1的每一个功率单位单元1-1中实现沟槽电极141、151中的至少一个的体积份额的降低。
在实施例中，由于沟槽电极体积减小，形成在控制端13与第一负载端11之间的电容（还称为CGE）与形成在控制端13与第二负载端12之间的电容（还称为CGC）之比大于一百，即CGE/CGC＞100。特别地，与如以上描述的可选的势垒区105组合，这可以得出晶体管1的适当可控性。
如本领域技术人员将理解到的，存在实现这样的体积份额降低的各种方式，现在将关于图10至22来解释其中的一些。
例如，依照图10至16的IGBT 1具有一个或多个功率单位单元1-1，其展现某种接触方案，例如“GkSoSoD”，如以上所解释的。功率单位单元1-1的每一个沟槽14、15、16可以被视为具有在绝缘层112处开始并且沿竖直方向Z延伸直到其无缝地结合到相应的下部部分LP中的上部部分UP。例如，每一个沟槽14、15、16可以展现从绝缘层112向下测量到相应沟槽底部145、155、165的沿竖直方向Z的总体延伸。下部部分LP可以由相应沟槽的最深第三部分形成，并且上部部分UP可以由相应沟槽的上部前三分之二部分形成。相同的划分成上部部分UP和下部部分LP可以适用于功率单位单元1-1的台面18、19。
例如，总体控制沟槽体积的其余份额和/或总体虚设沟槽体积的其余份额由与相应沟槽电极141、151分离的绝缘材料和/或电极材料形成。例如，每一个沟槽绝缘体包括例如沿竖直方向将相应沟槽14、15、16划分成两个区段的绝缘体块147、157、167，其中的一个区段延伸到上部部分UP中，另一个区段延伸到下部部分LP中。绝缘体块147、157、167可以在相应的沟槽侧壁144、154、164之间横向延伸。
在实施例中，虚设沟槽电极151布置在虚设沟槽15的下部部分LP中，下部部分LP与可选的势垒区105竖直重叠。例如，虚设沟槽电极151布置在沟槽绝缘体块157下方，其中沟槽绝缘体块157可以位于对应于虚设沟槽15沿竖直方向的总体延伸的近似一半的竖直水平处。
例如，如图10中所图示的，虚设沟槽电极151不与沟道区102竖直重叠；例如，在虚设沟槽电极151与第一pn结1021之间沿竖直方向Z的距离总计为以上提到的距离D1的至少50%。
相比之下，控制沟槽电极141可以布置在控制沟槽15的上部部分UP中，上部部分UP与沟道区102竖直重叠。这样的竖直重叠可以促进有源台面18中的负载电流的控制。
依照实施例，虚设沟槽15包括第二沟槽电极158。例如，控制沟槽14也可以包括第二沟槽电极148，并且源极沟槽16也可以包括第二沟槽电极168。在实施例中，功率单位单元1-1的每一个沟槽14、15、16包括相应的第二沟槽电极148、158、168。在每一个沟槽14、15、16中，沟槽电极141、148、151、158、161、168可以与彼此分离，例如借助于以上提到的绝缘体块147、157、167。
例如，虚设沟槽15的第二沟槽电极158具有不同于虚设沟槽电极151的另一电位；例如，虚设沟槽15的沟槽电极151和158与彼此电气绝缘。例如，虚设沟槽15的第二沟槽电极158电气连接到第一负载端11。或者，虚设沟槽15的第二沟槽电极158可以电气浮置。在另一实施例中，虚设沟槽15的第二沟槽电极158电气连接到另一电位。
在实施例中，虚设沟槽15的虚设沟槽电极151具有总体虚设沟槽体积的第一份额，并且虚设沟槽15的第二沟槽电极158具有总体虚设沟槽体积的第二份额。例如，第二份额大于第一份额。
另外，虚设沟槽15的第二沟槽电极158可以布置在虚设沟槽电极151上方。例如，虚设沟槽15的第二沟槽电极158可以延伸到虚设沟槽15的上部部分UP中，并且虚设沟槽电极151可以延伸到虚设沟槽15的下部部分LP中。例如，虚设沟槽15的第二沟槽电极158不延伸到虚设沟槽15的下部部分LP中。
例如，控制沟槽14的第二沟槽电极148具有与控制沟槽电极141相同的电位；例如，控制沟槽14的沟槽电极141和148可以电气连接到彼此。例如，控制沟槽14的第二沟槽电极148电气连接到控制端13。或者，控制沟槽14的第二沟槽电极148可以电气浮置。在另一实施例中，控制沟槽14的第二沟槽电极148电气连接到另一电位。
在实施例中，控制沟槽14的控制沟槽电极141具有总体控制沟槽体积的第一份额，并且控制沟槽15的第二沟槽电极148具有总体控制沟槽体积的第二份额。例如，第二份额大于第一份额。
另外，控制沟槽14的第二沟槽电极148可以布置在控制沟槽电极141下方。例如，控制沟槽14的第二沟槽电极148可以延伸到控制沟槽14的下部部分LP中，并且控制沟槽电极141可以延伸到控制沟槽14的上部部分UP中。例如，控制沟槽电极141不延伸到控制沟槽14的下部部分LP中。
例如，源极沟槽16的第二沟槽电极158具有不同于源极沟槽电极161的另一电位；例如，虚设沟槽15的沟槽电极161和168与彼此电气绝缘。在另一实施例中，源极沟槽16的第二沟槽电极168还电气连接到第一负载端11。或者，源极沟槽16的第二沟槽电极168可以电气浮置。在另一实施例中，源极沟槽16的第二沟槽电极168电气连接到另一电位。
在实施例中，源极沟槽16的源极沟槽电极161具有总体源极沟槽体积的第一份额，并且源极沟槽16的第二沟槽电极168具有总体源极沟槽体积的第二份额。例如，第二份额大于第一份额。
另外，源极沟槽16的第二沟槽电极168可以布置在源极沟槽电极161上方。例如，源极沟槽16的第二沟槽电极168可以延伸到源极沟槽16的上部部分UP中，并且源极沟槽电极161可以延伸到源极沟槽16的下部部分LP中。例如，源极沟槽16的第二沟槽电极168不延伸到源极沟槽16的下部部分LP中。
现在关于图11的实施例，功率单位单元1-1的至少一个无源台面19可以包括经氧化的区195或具有另一绝缘材料的区195。例如，区195向下延伸到其中定位将沟槽14、15、16沿竖直方向Z分离成相应沟槽区段的绝缘体块147、157、167的水平。因而，区195可以布置在无源台面19的上部部分UP中。例如，区195与沟道区102例如完全地竖直重叠。区195可以填充至少无源台面19的整个上部部分UP的上半部。这可以有效地减少由于厚氧化物所致的沟槽之间的电容耦合。
依照图12的实施例，有源台面18包括仅邻近于接触插塞111的一侧的源极区；因而，如以上更加详细解释的，有源台面18包括有源台面部分（左侧）和无源台面部分（在接触插塞111右边）。如图12中进一步图示的，仅虚设沟槽15包括第二沟槽电极158；功率单位单元1-1的其他沟槽14、16不展现这样的拆分电极配置。取决于该过程，这可以得出改进的可靠性。
图13中图示的实施例几乎等同于图10的实施例，其中提供第二接触插塞115以接触功率单位单元1-1的至少一个无源台面19。如以上提到的，无源台面19可以电气连接到第一负载端；然而不过，第一负载端11与无源台面19之间的过渡191提供至少用于第一导电类型的电荷载流子的电气绝缘。无源台面19可以因而配置成允许第二导电类型的电荷载流子的电流（例如空穴电流）穿过所述过渡191。例如，取决于邻近于无源台面19的沟槽的沟槽电极的电位，例如，沟槽电极151、158、161、168，这样的空穴电流可以仅临时出现，例如在实施关断操作之前短暂出现，例如以便降低存在于半导体主体10中的总体电荷载流子浓度。如以上所陈述的，在这样的示例性配置中，无源台面19可以电气连接到第一负载端11。例如，第二导电类型的沟道区102延伸到无源台面19中并且可以电气连接到第一负载端11，例如借助于接触插塞115。延伸到无源台面19中的沟道区102可以将存在于无源台面19内的漂移区100的区段与第一负载端11隔离。例如，在无源台面19内，不存在电气连接到第一负载端11的掺杂有第一导电类型的掺杂剂的区。因而，接触插塞115例如不到达形成在无源台面19内的第一pn结1021下方。
仍旧参照图13，在其中包括可选的势垒区的实施例中，仅在电气连接到第一负载端11的台面18、19中应用上部pn结1051上方的漂移区区段100的以上描述的可选的增加的掺杂剂浓度。例如，在未被接触的台面18、19中，上部pn结1051上方的漂移区100的区段的掺杂剂浓度与下部pn结1052下方的漂移区100的区段大体相同。这可以允许增加晶体管1的导通状态中的电荷载流子浓度；同时，晶体管1可以在接通期间展现对虚设沟槽15周围的电位的仅小效应。
图14示出与图10的实施例类似的实施例，但是其中有源台面18包括无源台面部分（在接触插塞111左边）并且具有不同的接触方案，即“SkGoSoDo”。
图15示例性地图示了降低虚设沟槽电极151的体积份额的另一选项。例如，虚设沟槽15不展现所述第二电极158，而是仅虚设沟槽电极151和虚设沟槽绝缘体152。
在实施例中，虚设沟槽15的虚设沟槽电极151具有总体虚设沟槽体积的第一份额，并且虚设沟槽15的虚设沟槽绝缘体152具有总体虚设沟槽体积的第二份额。例如，第二份额大于第一份额，例如第二份额总计为第一份额的至少两倍，或总计甚至超过第一份额的三倍。例如，虚设沟槽绝缘体152是完全生长的氧化物。
例如，虚设沟槽15展现比控制沟槽14明显更大的宽度；例如虚设沟槽15是控制沟槽14的至少两倍宽。另外，虚设沟槽电极151的宽度可以小于虚设沟槽15的宽度的50%。另外，虚设沟槽电极151在竖直方向Z上的总体延伸可以小于虚设沟槽15在竖直方向Z上的总体延伸的50%。例如，虚设沟槽电极151布置在虚设沟槽15的下部角落中；例如，不邻近于有源台面18。虚设沟槽15右边的台面可以是无源台面19。
现在参照图16，在实施例中，功率单位单元1-1可以展现接触方案“GkSoSoD”。与实际的接触方案无关，控制沟槽电极141和虚设沟槽电极151中的至少一个的体积份额的降低还可以通过相应的绝缘体块（例如绝缘体块157）实现，其大体竖直延伸以便将相应的沟槽分离成两个横向（而不是竖直）邻近的沟槽区段。
例如，虚设沟槽15的第二沟槽电极158布置成横向邻近于虚设沟槽电极151并且借助于绝缘体块157与其分离。例如，虚设沟槽15的第二沟槽电极158电气连接到第一负载端11。例如，虚设沟槽15的虚设沟槽电极151具有总体虚设沟槽体积的第一份额，并且虚设沟槽15的第二沟槽电极158具有总体虚设沟槽体积的第二份额。例如，第二份额大体等于第一份额。
例如，控制沟槽14的第二沟槽电极148布置成横向邻近于控制沟槽电极141并且借助于绝缘体块147与其分离。例如，控制沟槽14的第二沟槽电极148还电气连接到第一负载端11。例如，控制沟槽14的控制沟槽电极141具有总体控制沟槽体积的第一份额，并且控制沟槽15的第二沟槽电极148具有总体控制沟槽体积的第二份额。例如，第二份额大体等于第一份额。例如，控制沟槽电极141布置成横向邻近于有源台面18，并且控制沟槽14的第二沟槽电极148布置成横向邻近于有源台面19。
例如，源极沟槽16的第二沟槽电极168布置成横向邻近于源极沟槽电极161并且借助于绝缘体块167与其分离。例如，源极沟槽16的第二沟槽电极168还电气连接到第一负载端11。例如，源极沟槽16的源极沟槽电极161具有总体源极沟槽体积的第一份额，并且源极沟槽16的第二沟槽电极168具有总体控制沟槽体积的第二份额。例如，第二份额大体等于第一份额。
关于本文所描述的所有实施例，应当使其清楚的是，与实现所述沟槽电极体积减小无关，控制沟槽电极141可以在任何情况下设计成以便与沟道区102竖直重叠并且布置成横向邻近于有源台面18，并且虚设沟槽电极151可以在任何情况下设计成以便与可选的势垒区105竖直重叠。
如以上已经指示的，源极区101可以沿第二横向方向Y结构化。在这方面，图17示出依照实施例的功率单位单元1-1的透视投影的区段。相应地，在该实施例中，源极区101沿第二横向方向Y横向结构化，其中中断区1015分离邻近的源极子区101（还参见图9）。
在上部区段A中，图17图示了一个控制沟槽14和横向邻近于此的两个有源台面18。控制沟槽14包括控制沟槽电极141和第二沟槽电极148（例如电气连接到第一负载端11）。
例如，根据源极区101的横向结构，控制沟槽电极141沿第二横向方向Y横向结构化，以便与源极子区101横向重叠。
例如，控制沟槽电极141还可以根据源极区101的横向结构而竖直结构化；例如，控制沟槽电极141仅在上部部分UP和下部部分LP二者中延伸，其中存在与源极区101的横向重叠。例如，沿中断区1015，控制沟槽电极141仅在控制沟槽14的下部部分内延伸。在这些区上方，可以布置所述第二沟槽电极148，如图17中所图示的，例如电气连接到第一负载端11或电气浮置。如以上所提到的，取代于第二电极148，可以扩大沟槽绝缘体142，例如借助于所谓的氧化物插塞。
同样，可以根据源极区101的横向结构，沿第二横向方向Y横向结构化虚设沟槽电极151，以便与源极子区101横向重叠。例如，以与控制沟槽14相同的方式结构化虚设沟槽15，例如如图17的区段A中所图示的。
另外，如图17的下部区段B所图示的，还可以沿第二横向方向Y横向结构化沟道区102，其中（例如第一导电类型的）中断区1025分离邻近的沟道子区102，并且其中还可以根据沟道区102的横向结构沿第二横向方向Y横向结构化控制沟槽电极141以便与沟道子区102横向重叠。
控制沟槽电极141或相应地虚设沟槽电极151的横向结构可以包括所述第二沟槽电极148、158中的一个或多个；例如，在控制沟槽14中，控制沟槽电极141和第二沟槽电极148沿第二横向方向Y以交替的方式布置，例如使得控制沟槽电极141与源极（子）区101横向重叠。另外，在虚设沟槽15中，虚设沟槽电极151和第二沟槽电极158可以沿第二横向方向Y以交替的方式布置。
图18和19二者示意性且示例性地图示了依照一些实施例的功率半导体晶体管1的水平投影的区段。它们示出由无源终止结构1-3和三个功率单位单元1-1围绕的整个有源区1-2；当然，出于图示目的而以极其夸大的比例示出这些功率单位单元1-1，并且晶体管1可以包括远远多于三个功率单位单元1-1，如以上已经更加详细指出的。
晶体管1（例如IGBT）的功率单位单元1-1展现例如接触方案“SkGkSoDo”。
例如，如所图示的，可选的势垒区105延伸贯穿整个有源区1-2，特别地以便形成与有源台面18和虚设沟槽底部155的横向重叠。可选的势垒区105展现分布在有源区1-2内的凹陷1053。如所图示的，源极区101横向结构化，例如仅局部提供，例如依照凹陷1053的位置。例如，源极区101中的一个或多个与凹陷1053至少部分地横向重叠。
例如，依照图18和19中图示的实施例，每一个功率单位单元1-1的控制沟槽14和虚设沟槽15中的至少一个，例如每一个功率单位单元1-1的每一个沟槽14、15、16，提供所述沟槽电极体积减小。
例如在图18中，每一个控制沟槽14具有上部部分UP中的控制沟槽电极以及下部部分LP中的第二沟槽电极148；和/或每一个虚设沟槽15具有下部部分LP中的虚设沟槽电极151和上部部分UP中的第二沟槽电极158；和/或每一个源极沟槽16具有下部部分LP中的源极沟槽电极161和上部部分UP中的第二沟槽电极168，例如以如图10中所图示的方式。例如，虚设沟槽15的第二沟槽电极158电气连接到第一负载端11。
例如，在图19中，每一个虚设沟槽15具有沿第二横向方向Y以交替的方式布置的若干虚设沟槽电极151和若干第二沟槽电极158。例如，虚设沟槽15的第二沟槽电极158电气连接到第一负载端11。另外，在该变型中，可以在没有相应的第二沟槽电极148、168的情况下配置其它沟槽14和16。进一步地依照图19的实施例，每一个虚设沟槽15具有所述总体虚设沟槽体积，其中虚设沟槽电极151的体积总计小于总体虚设沟槽体积的80%。
现在参照图20至22，描述功率半导体晶体管1另外的实施例。根据这些实施例，功率半导体晶体管1包括半导体主体10，其耦合到晶体管1的第一负载端11和第二负载端12，并且包括配置成在所述端11、12之间传导负载电流的第一导电类型的漂移区100；以及至少一个功率单位单元1-1，包括：具有耦合到晶体管1的控制端13的第一沟槽电极（141；151）的至少一个第一沟槽（14；15）；具有电气连接到第一负载端11的源极沟槽电极161的至少一个源极沟槽16；沿第一横向方向X借助于第一沟槽（14；15）的侧壁（144；154）和源极沟槽16的侧壁164空间限域的至少一个第一台面（18；19）；实现在半导体主体10中的第二导电类型的可选的半导体势垒区105，可选的势垒区105与第一台面（18；19）和源极沟槽16的底部165二者横向重叠。替代性地，可以省略可选的势垒区。第一沟槽（14；15）、源极沟槽16和第一台面18中的每一个展现相应的条带配置，其在第二横向方向Y上具有比在第一横向方向X上更大的总体延伸，第一横向方向X上的标称台面宽度是第一沟槽侧壁（144；154）与源极沟槽侧壁164之间的最大距离。对于第一台面在第二横向方向Y上的总体延伸的至少10%，并且在第一台面的相应竖直横截面（X，Z）中，标称横截面区域的至少50%由绝缘材料形成，标称横截面区域由标称台面宽度和第一沟槽（14；15）的深度限定。
对应地，本文所呈现的还有处理功率半导体晶体管的另外的方法。功率半导体晶体管包括半导体主体，其耦合到晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区。该方法包括形成至少一个功率单位单元，所述至少一个功率单位单元包括具有耦合到晶体管的控制端的第一沟槽电极的至少一个第一沟槽；具有电气连接到第一负载端的源极沟槽电极的至少一个源极沟槽；借助于第一沟槽的侧壁和源极沟槽的侧壁沿第一横向方向空间限域的至少一个第一台面；实现在半导体主体中的第二导电类型的半导体势垒区，势垒区与第一台面和源极沟槽的底部二者横向重叠。第一沟槽、源极沟槽和第一台面中的每一个展现在第二横向方向上具有比在第一横向方向上更大的总体延伸的相应条带配置，第一横向方向上的标称台面宽度是第一沟槽侧壁与源极沟槽侧壁之间的最大距离。对于第一台面在第二横向方向上的总体延伸的至少10%，并且在第一台面的相应竖直横截面中，标称横截面区域的至少50%由绝缘材料形成，标称横截面区域由标称台面宽度和第一沟槽的深度限定。
例如，以上提到的第一沟槽是控制沟槽14或虚设沟槽15。第一台面可以是有源台面18或无源台面19。
例如，通过减小在具有耦合（例如电气连接）到控制端13的第一沟槽电极的第一沟槽与具有电气连接到第一负载端11的源极沟槽电极161的源极沟槽16之间的半导体材料的部分，可以调节第一负载端11与控制端13之间的电容耦合，例如以便改进晶体管1的可控性。为此目的，可以对应地修改以上指示的第一台面在第二横向方向Y上的总体延伸的至少10%的范围和/或标称横截面区域的至少50%的范围，例如从第一台面在第二横向方向Y上的总体延伸的10%增加到接近100%；和/或从第一台面在第二横向方向Y上的总体延伸的50%增加到接近100%。
在该点处，要再次强调的是，以上已经描述的实施例的特征可以同样地适用于在下文中描述的实施例，并且反之亦然。例如，关于图20至22，将示例性地描述具有降低的半导体体积份额的台面。没有在图1至6和8至19中明确地图示这些示例性台面；但是，应当理解到关于图1至6和8至19所描述的实施例也可以展现台面中的降低的半导体体积份额，如关于图20至22所示例性描述的。反之，以上关于第一负载端11、第二负载端12、控制端、半导体主体10、经掺杂的接触区108、漂移区100、可选的势垒区105（如果被包括的话）、沟道区102、源极区101、pn结1052、1051和1021、插塞111、沟槽14、15、16、17以及台面18和19等已经陈述的每件事情可以同样地适用于在下文中关于图20至22所描述的实施例。
特别地，即便未图示，可选的势垒区105也可以存在于图20至22中图示的分区段的功率单位单元1-1内。
例如，第一沟槽（14；15）、源极沟槽16和第一台面（18；19）中的每一个在第二横向方向Y上的总体延伸等于如图1中所图示的有源区1-2在第二横向方向Y上的总体延伸。
如所指示的，第一横向方向X上的标称台面宽度是第一沟槽侧壁144与源极沟槽侧壁164之间的最大距离。例如，该标称宽度是在其中实现沟道区102的竖直水平处在有源台面18中测量的控制沟槽侧壁144与源极沟槽侧壁164之间的最大距离（参见图22中的宽度W1，区段A）。标称宽度W1可以等于以上提到的第一宽度，并且可以因而在0.1μm到0.3μm的范围内，在0.3μm到0.8μm的范围内，或在0.8μm到1.4μm的范围内。
第一台面的标称横截面区域由标称台面宽度和第一沟槽（例如控制沟槽14或虚设沟槽15）的深度限定；例如，标称横截面面积通过将第一沟槽深度（例如从绝缘层112测量到沟槽底部145/155）与标称台面宽度相乘来获得。
例如，第一沟槽（例如控制沟槽14或虚设沟槽15）的深度在有源区1-2内沿其在第二横向方向Y上的总体延伸是恒定的。
在区段A中，图20图示了功率单位单元1-1的实施例，其中没有实现半导体材料在台面18和19中的体积的减小；例如，功率单位单元1-1的每一个台面18、19具有沿其在第二横向方向Y上的相应总体延伸的大体恒定的宽度，其中恒定的宽度可以等于针对每一个台面18、19的所述标称宽度W1，并且其中每一个台面18、19可以完全由半导体材料形成（例如借助于源极区101、沟道区102、漂移区100和/或可选的势垒区105）。也就是说，沿第二横向方向Y上的总体延伸，每一个标称横截面区域由半导体材料大体完全形成（忽略可能略微延伸到第一台面中的最终接触插塞（参见参考标记111））。
相比之下，参照图20的区段B，在源极沟槽16（其源极沟槽电极161可以电气连接到第一负载端11）与虚设沟槽15（其虚设沟槽电极151可以电气连接到控制端13）之间的无源台面19中，对于所述无源台面在第二横向方向Y上的总体延伸的至少10%，并且在无源台面19的相应竖直横截面（X,Z）中，标称横截面区域的至少50%由绝缘材料形成。
如图20的区段B中所图示的，这可以通过局部地加宽至少一个沟槽绝缘体162、152（例如通过提供氧化物间隔物）来实现，使得包括半导体材料的台面部分在体积方面减小。
此外或可替换地，如图20的区段（C）中所图示的，可以在虚设沟槽15与源极沟槽16之间在无源台面19中提供一个或多个氧化物针91，其中依照实施例，氧化物针可以具有例如标称宽度的至少10%且至多90%的最大横向延伸，以及控制沟槽深度的至少10%且至多90%的深度。
如图20的区段D中进一步强调的，取代于仅局部地加宽至少一个沟槽绝缘体162、152（如区段A中所图示的），可以恒定地加宽至少一个沟槽绝缘体162、152（例如二者），使得包括半导体材料的台面部分在体积方面更加明显地减小。例如，存在于“规则”沟槽侧壁154'与164'之间的标称宽度W1针对无源台面19在第二横向方向Y上的总体延伸的至少连续10%减小至少20%。
依照图21中所示的实施例，所述至少一个功率单位单元1-1不包括虚设沟槽15；例如，每一个功率单位单元1-1包括一个控制沟槽14和三个源极沟槽16，在其之间布置两个无源台面19和一个有源台面18。例如，其中实现半导体材料的体积减小的第一台面是源极沟槽16之一与控制沟槽14（并且没有虚设沟槽15，如图20中那样）之间的无源台面19。实现如图21的区段A、B和C中示意性图示的半导体材料的体积减小的示例性手段分别对应于图21的区段B、D和D中示意性图示的那些。因此，参照上文。
如图22中示意性图示的功率单位单元1-1的实施例的接触方案等同于图20中图示的方案。相比于图20，其中实现半导体材料的体积减小的第一台面是源极沟槽16之一与控制沟槽14之间的有源台面18（并且没有无源台面）。实现如图22的区段A、B中示意性图示的半导体材料的体积减小的示例性手段对应于图20的区段B中示意性图示的那些，其中图22的区段B示出还可能局部加宽相关沟槽14、16中的仅一个，例如仅控制沟槽14，如所图示的。实现如图22的区段C中示意性图示的半导体材料的体积减小的示例性手段对应于如图20的区段C中示意性图示的手段，其中，当然，用于接触有源台面18的接触插塞111被氧化物针91空间取代。
如以上和此处再次强调的，图10至22中分区段图示的IGBT 1的组件的可选特征和变型及其对应的处理方法可以对应于以上描述的那些。例如，虚设沟槽电极151和控制沟槽电极141二者电气耦合到IGBT 1的控制端13，其中，例如，控制端13可以电气连接到用于驱动IGBT 1的驱动器单元（未图示）的输出。例如，虚设沟槽电极151和控制沟槽电极141二者电气连接到IGBT 1的控制端13，即借助于相应的低欧姆连接（未图示）。例如，虚设沟槽电极151的电位可以至少大体等于控制沟槽电极141的电位。在另一实施例中，控制端13与控制沟槽电极141之间的第一欧姆电阻可以不同于控制端13与虚设沟槽电极151之间的第二欧姆电阻。第一欧姆电阻与第二欧姆电阻之间的差可以在例如0Ω到100Ω的范围内。例如，第二欧姆电阻大于第一欧姆电阻。
最后关于图7的图示，呈现了处理功率半导体晶体管的方法2的实施例。例如，图7中图示的方法2可以用于制造以上例如关于其他图描述的IGBT 1的一个或多个示例性实施例。
根据实施例，方法2是处理功率半导体晶体管的方法。该晶体管包括半导体主体，其在步骤21中提供，并且耦合到晶体管的第一负载端和第二负载端，并且包括配置成在所述端之间传导负载电流的第一导电类型的漂移区。该方法包括形成至少一个功率单位单元。形成所述至少一个功率单位单元包括：在步骤22中形成具有控制沟槽电极的至少一个控制沟槽；在步骤23中，形成具有耦合到控制沟槽电极的虚设沟槽电极的至少一个虚设沟槽；在步骤24中，形成至少一个有源台面，其包括具有第一导电类型并且电气连接到第一负载端的源极区和具有第二导电类型并且分离源极区和漂移区的沟道区，其中，在有源台面中，源极区、沟道区和漂移区中的每一个的至少相应区段布置成邻近于控制沟槽的侧壁，并且其中控制沟槽电极配置成从晶体管的控制端接收控制信号并且控制有源台面中的负载电流；以及在步骤25中，形成实现在半导体主体中的第二导电类型的半导体势垒区，势垒区与有源台面和虚设沟槽的底部二者横向重叠。所述至少一个控制沟槽具有总体控制沟槽体积，控制沟槽电极的体积总计小于总体控制沟槽体积的80%；和/或所述至少一个虚设沟槽具有总体虚设沟槽体积，虚设沟槽电极的体积总计小于总体虚设沟槽体积的80%。
例如，形成可选的势垒区105包括实施注入处理步骤。注入处理步骤可以利用在10keV到100keV的范围内的注入能量和/或利用在1MeV到3MeV的范围内的注入剂量来实施。
另外，可以作为自对准处理步骤来实施注入处理步骤，例如使用为了作为掩模的沟槽而进行蚀刻的凹陷，如以上所描述的。
方法2另外的实施例对应于以上关于其他图描述的功率半导体晶体管的实施例。因而，例如，以上关于其他图描述的功率半导体晶体管的实施例的特征可以通过对应地实施方法2来实现。
在上文中，解释了关于功率半导体晶体管（诸如IGBT）以及对应的处理方法的实施例。例如，这些晶体管是基于硅（Si）。相应地，单晶半导体区或层，例如半导体主体10及其区/部段100、101、102、105和108可以是单晶Si区或Si层。在其它实施例中，可以采用多晶或无定形硅。
然而，应当理解到，半导体主体10及其掺杂区/部段可以由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于，元素半导体材料，诸如硅（Si）或锗（Ge）、IV族化合物半导体材料，诸如碳化硅（SiC）或锗化硅（GeSi）、二元、三元或四元III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP），以及二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲化镉汞（HgCdTe），举几个例子。以上提到的半导体材料还被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于，氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
诸如“以上”、“下方”、“上方”、“下部”、“之上”、“上部”等之类的空间相对术语用于简化描述以解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与图中所描绘的那些不同的取向之外的相应器件的不同取向。另外，诸如“第一”、“第二”等之类的术语也用于描述各种元件、区、区段等，并且也不意图是限制性的。贯穿描述，相同的术语是指相同的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”、“展现”等是开放式术语，其指示所陈述的元件或特征的存在，但是不排除附加的元件或特征。
考虑到变型和应用的以上范围，应当理解到，本发明不受前述描述限制，也不受附图限制。而是，本发明仅由随附权利要求及其法律等同物限制。

Claims (21)

1.一种功率半导体晶体管（1），包括：
- 半导体主体（10），所述半导体主体（10）耦合到所述晶体管（1）的第一负载端（11）和第二负载端（12），并且包括配置成在所述端（11,12）之间传导负载电流的第一导电类型的漂移区（100）；
- 至少一个功率单位单元（1-1），包括
- 具有控制沟槽电极（141）的至少一个控制沟槽（14），以及具有耦合到控制沟槽电极（141）的虚设沟槽电极（151）的至少一个虚设沟槽（15）；
- 至少一个有源台面（18），包括具有第一导电类型并且电气连接到所述第一负载端（11）的源极区（101），以及具有第二导电类型并且分离所述源极区（101）和所述漂移区（100）的沟道区（102），其中，在所述有源台面（18）中，所述源极区（101）、沟道区（102）和漂移区（100）中的每一个的至少相应区段布置成邻近于所述控制沟槽（14）的侧壁（144），并且其中所述控制沟槽电极（141）配置成从所述晶体管（1）的控制端（13）接收控制信号并且控制所述有源台面（18）中的负载电流；
- 实现在所述半导体主体（10）中的第二导电类型的半导体势垒区（105），所述势垒区（105）与所述有源台面（18）和所述虚设沟槽（15）的底部（155）二者横向重叠；其中
- 所述至少一个控制沟槽（14）具有总体控制沟槽体积，所述控制沟槽电极（141）的体积总计小于所述总体控制沟槽体积的80%；和/或
- 所述至少一个虚设沟槽（15）具有总体虚设沟槽体积，所述虚设沟槽电极（151）的体积总计小于所述总体虚设沟槽体积的80%。
2.权利要求1所述的功率半导体晶体管（1），其中：
- 所述至少一个功率单位单元（1-1）还包括布置成邻近于所述至少一个虚设沟槽（15）的至少一个无源台面（19），其中所述第一负载端（11）与所述无源台面（19）之间的过渡（191）提供至少用于第一导电类型的电荷载流子的电气绝缘（112）。
3.权利要求1或2所述的功率半导体晶体管（1），其中所述虚设沟槽（15）的所述底部（155）和所述控制沟槽（14）的底部（145）二者延伸到所述势垒区（105）中。
4.前述权利要求之一所述的功率半导体晶体管（1），其中对于所述有源台面（18）的宽度的至少50%，所述势垒区（105）与所述有源台面（18）横向重叠。
5.前述权利要求之一所述的功率半导体晶体管（1），其中所述势垒区（105）电气浮置。
6.前述权利要求之一所述的功率半导体晶体管（1），其中所述总体控制沟槽体积的其余份额和/或其中所述总体虚设沟槽体积的其余份额由绝缘材料和/或与相应的沟槽电极（141,151）分离的电极材料形成。
7.前述权利要求之一所述的功率半导体晶体管（1），其中所述虚设沟槽电极（151）布置在所述虚设沟槽（15）的下部部分（LP）中，所述下部部分（LP）与所述势垒区（105）竖直重叠。
8.前述权利要求之一所述的功率半导体晶体管（1），其中所述虚设沟槽电极（151）与所述沟道区（102）不竖直重叠。
9.前述权利要求之一所述的功率半导体晶体管（1），其中所述控制沟槽电极（141）布置在所述控制沟槽（15）的上部部分（UP）中，所述上部部分（UP）与所述沟道区（102）竖直重叠。
10.前述权利要求之一所述的功率半导体晶体管（1），其中所述虚设沟槽（15）包括第二沟槽电极（158）。
11.权利要求10所述的功率半导体晶体管（1），其中所述虚设沟槽（15）的所述第二沟槽电极（158）具有不同于所述虚设沟槽电极（151）的另一电位。
12.权利要求11所述的功率半导体晶体管（1），其中所述第二沟槽电极（158）布置在所述虚设沟槽电极（151）上方。
13.前述权利要求9至11之一所述的功率半导体晶体管（1），其中所述第二沟槽电极（158）布置成横向邻近于所述虚设沟槽电极（151）。
14.前述权利要求之一所述的功率半导体晶体管（1），其中所述源极区（101）沿第二横向方向（Y）横向结构化，其中中断区（1015）分离邻近的源极子区（101），并且其中所述控制沟槽电极（141）根据所述源极区（101）的横向结构沿所述第二横向方向（Y）横向结构化，以便与所述源极子区（101）横向重叠。
15.权利要求2所述的功率半导体晶体管（1），其中所述无源台面（19）在上部部分（UP）中包括与所述沟道区（102）竖直重叠的经氧化的区（195）。
16. 前述权利要求之一所述的功率半导体晶体管（1），其中所述势垒区（105）包括一个或多个凹陷（1053），其中所述漂移区（100）完全延伸到所述一个或多个凹陷（1053）中的每一个中，并且其中所述一个或多个凹陷（1053）与所述有源台面（18）横向重叠。
17. 前述权利要求之一所述的功率半导体晶体管（1），包括多个功率单位单元（1-1），其中所述势垒区（105）连接
- 被包括在所述多个功率单位单元（1-1）中的无源台面（19）与彼此；和/或
- 两个或更多虚设沟槽底部（155）与彼此。
18. 前述权利要求之一所述的功率半导体晶体管（1），其中
- 所述控制沟槽电极（141）和所述虚设沟槽电极（151）二者电气耦合到所述控制端（13）；和/或
- 所述势垒区（105）配置成提供所述有源台面（18）的区段与所述虚设沟槽（15）的所述底部（155）之间的导电路径；和/或
- 所述势垒区（105）实现为所述晶体管（1）的有源单元场（1-2）内的连续势垒层。
19.一种功率半导体晶体管（1），包括：
- 半导体主体（10），所述半导体主体（10）耦合到所述晶体管（1）的第一负载端（11）和第二负载端（12），并且包括配置成在所述端（11,12）之间传导负载电流的第一导电类型的漂移区（100）；
- 至少一个功率单位单元（1-1），包括
- 具有耦合到所述晶体管（1）的控制端（13）的第一沟槽电极（141）的至少一个第一沟槽（14；15）；
- 具有电气连接到所述第一负载端（11）的源极沟槽电极（161）的至少一个源极沟槽（16）；
- 沿第一横向方向（X）借助于所述第一沟槽（14；15）的侧壁（144；154）和所述源极沟槽（16）的侧壁（164）空间限域的至少一个第一台面（18；19）；
- 实现在所述半导体主体（10）中的第二导电类型的半导体势垒区（105），所述势垒区（105）与所述第一台面（18）和所述源极沟槽（16）的底部（165）二者横向重叠；其中
- 所述第一沟槽（14）、所述源极沟槽（16）和所述第一台面（18；19）中的每一个展现相应的条带配置，所述条带配置在第二横向方向（Y）上具有比在所述第一横向方向（X）上更大的总体延伸，所述第一横向方向（X）上的标称台面宽度是所述第一沟槽侧壁（144；154）与所述源极沟槽侧壁（164）之间的最大距离；
- 对于所述第一台面（18；19）在所述第二横向方向（Y）上的总体延伸的至少10%，并且在所述第一台面（18；19）的相应竖直横截面（X,Z）中，标称横截面区域的至少50%由绝缘材料形成，所述标称横截面区域由所述标称台面宽度和所述第一沟槽（14；15）的深度限定。
20. 一种处理功率半导体晶体管（1）的方法（2），所述功率半导体晶体管（1）包括半导体主体（10），所述半导体主体（10）耦合到所述晶体管（1）的第一负载端（11）和第二负载端（12），并且包括配置成在所述端（11,12）之间传导负载电流的第一导电类型的漂移区（100）；所述方法（2）包括形成：
- 至少一个功率单位单元（1-1），包括
- 具有控制沟槽电极（141）的至少一个控制沟槽（14），以及具有耦合到所述控制沟槽电极（141）的虚设沟槽电极（151）的至少一个虚设沟槽（15）；
- 至少一个有源台面（18），包括具有第一导电类型并且电气连接到所述第一负载端（11）的源极区（101），以及具有第二导电类型并且分离所述源极区（101）和所述漂移区（100）的沟道区（102），其中，在所述有源台面（18）中，所述源极区（101）、沟道区（102）和漂移区（100）中的每一个的至少相应区段布置成邻近于所述控制沟槽（14）的侧壁（144），并且其中所述控制沟槽电极（141）配置成从所述晶体管（1）的控制端（13）接收控制信号并且控制所述有源台面（18）中的负载电流；
- 实现在所述半导体主体（10）中的第二导电类型的半导体势垒区（105），所述势垒区（105）与所述有源台面（18）和所述虚设沟槽（15）的底部（155）二者横向重叠；其中
- 所述至少一个控制沟槽（14）具有总体控制沟槽体积，所述控制沟槽电极（141）的体积总计小于所述总体控制沟槽体积的80%；和/或
- 所述至少一个虚设沟槽（15）具有总体虚设沟槽体积，所述虚设沟槽电极（151）的体积总计小于所述总体虚设沟槽体积的80%。
21. 一种功率半导体晶体管，包括：
半导体主体，所述半导体主体耦合到所述功率半导体晶体管的第一负载端和第二负载端，并且包括配置成在所述第一负载端与所述第二负载端之间传导负载电流的第一导电类型的漂移区；以及
功率单位单元，包括：
具有控制沟槽电极的控制沟槽，以及具有耦合到所述控制沟槽电极的虚设沟槽电极的虚设沟槽；
有源台面，包括具有第一导电类型并且电气连接到所述第一负载端的源极区，以及具有第二导电类型并且分离所述源极区和所述漂移区的沟道区，其中，在所述有源台面中，所述源极区、沟道区和漂移区中的每一个的至少相应区段布置成邻近于所述控制沟槽的侧壁，并且其中所述控制沟槽电极配置成从所述功率半导体晶体管的控制端接收控制信号并且控制所述有源台面中的负载电流；
其中
所述虚设沟槽具有总体虚设沟槽体积，并且所述虚设沟槽电极的体积小于所述总体虚设沟槽体积的80%。
CN201910249737.XA 2018-03-29 2019-03-29 具有dV/dt可控性和低栅极电荷的IGBT Pending CN110323274A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107568.5A DE102018107568B4 (de) 2018-03-29 2018-03-29 Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
DE102018107568.5 2018-03-29

Publications (1)

Publication Number Publication Date
CN110323274A true CN110323274A (zh) 2019-10-11

Family

ID=67909992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910249737.XA Pending CN110323274A (zh) 2018-03-29 2019-03-29 具有dV/dt可控性和低栅极电荷的IGBT

Country Status (3)

Country Link
US (3) US10978560B2 (zh)
CN (1) CN110323274A (zh)
DE (1) DE102018107568B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093930A (zh) * 2021-11-18 2022-02-25 南京芯长征科技有限公司 能抑制开关震荡的功率半导体器件及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
DE102018107568B4 (de) * 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
EP3863066A1 (en) * 2020-02-06 2021-08-11 Infineon Technologies Austria AG Transistor device and method of fabricating a gate of a transistor device
DE102020121771A1 (de) 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US6518621B1 (en) * 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
KR100708028B1 (ko) * 2000-05-31 2007-04-16 마츠시타 덴끼 산교 가부시키가이샤 엠아이에스에프이티
DE102007018631B4 (de) * 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6077309B2 (ja) * 2013-01-11 2017-02-08 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵した半導体装置
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
JP6477885B2 (ja) * 2015-07-16 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US10468510B2 (en) * 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
DE102018107568B4 (de) * 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093930A (zh) * 2021-11-18 2022-02-25 南京芯长征科技有限公司 能抑制开关震荡的功率半导体器件及其制备方法
CN114093930B (zh) * 2021-11-18 2023-09-19 江苏芯长征微电子集团股份有限公司 能抑制开关震荡的功率半导体器件及其制备方法

Also Published As

Publication number Publication date
US20190305087A1 (en) 2019-10-03
DE102018107568A1 (de) 2019-10-02
DE102018107568B4 (de) 2021-01-07
US11682700B2 (en) 2023-06-20
US10978560B2 (en) 2021-04-13
US20230307499A1 (en) 2023-09-28
US20210210604A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN110323274A (zh) 具有dV/dt可控性和低栅极电荷的IGBT
JP7412879B2 (ja) ｄＶ／ｄｔ制御性を備えたＩＧＢＴ
KR102553464B1 (ko) Dv/dt 제어 가능 igbt
JP7319037B2 (ja) ｄＶ／ｄｔ制御性を備えたＩＧＢＴを製造する方法
JP7329907B2 (ja) ｄＶ／ｄｔ可制御性およびクロストレンチ機構を有するパワー半導体デバイス
CN103311300B (zh) 电荷补偿半导体器件
CN110021657A (zh) 具有dV/dt可控性的功率半导体器件
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
US11469317B2 (en) Rc igbt
CN107978639A (zh) 功率半导体器件的高电压终止结构
US20220199614A1 (en) RC IGBT and Method of Producing an RC IGBT
CN202930388U (zh) 电荷补偿半导体器件
CN107819033A (zh) 具有dV/dt可控性的功率半导体装置
CN107978640A (zh) 功率半导体器件终止结构
CN103531614B (zh) 电荷补偿半导体器件
CN110323280A (zh) 针状单元沟槽式mosfet
CN109841666A (zh) 用于针状单元沟槽mosfet的布局
CN107845678A (zh) 功率半导体器件的二极管结构
US11538906B2 (en) Diode with structured barrier region
CN111244152A (zh) 具有改进的可控性的功率半导体开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination