CN110310898B - 一种测试芯片标记方法及芯片良率提升方法 - Google Patents

一种测试芯片标记方法及芯片良率提升方法 Download PDF

Info

Publication number
CN110310898B
CN110310898B CN201910456236.9A CN201910456236A CN110310898B CN 110310898 B CN110310898 B CN 110310898B CN 201910456236 A CN201910456236 A CN 201910456236A CN 110310898 B CN110310898 B CN 110310898B
Authority
CN
China
Prior art keywords
test
chip
chips
wafer
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910456236.9A
Other languages
English (en)
Other versions
CN110310898A (zh
Inventor
李春阳
方梁洪
钟志明
任超
彭祎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Chipex Semiconductor Co ltd
Original Assignee
Ningbo Chipex Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Chipex Semiconductor Co ltd filed Critical Ningbo Chipex Semiconductor Co ltd
Priority to CN201910456236.9A priority Critical patent/CN110310898B/zh
Publication of CN110310898A publication Critical patent/CN110310898A/zh
Application granted granted Critical
Publication of CN110310898B publication Critical patent/CN110310898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种测试芯片标记方法，所述方法包括：在晶圆内形成若干个芯片单元，并确定测试芯片的位置，所述测试芯片为晶圆无效区的芯片和/或晶圆光片区的芯片；将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；通过所述光刻板对芯片进行曝光；进行显影处理，将所述测试芯片的识别图形区域及电镀开口区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；进行电镀处理，将电镀材料填充所述测试标识区域，形成测试标识。同时本发明还公开了一种芯片良率提升方法，通过对上述提供的测试芯片标记方法标记的芯片进行功能测试完成产品质量检测，减少功能芯片损耗，提高了封装的良率，同时降低单颗芯片的封装成本，提高产品竞争力。

Description

一种测试芯片标记方法及芯片良率提升方法
技术领域
本发明涉及半导体芯片技术领域，特别涉及一种测试芯片标记方法及芯片良率提升方法。
背景技术
晶圆级封装(Wafer Level Packaging,WLCSP)采用了集成电路芯片制造厂中的晶圆作业模式，即在整片晶圆上完成封装后再切割，一次性得到大量成品芯片。跟传统封装相比，具有封装效率高，封装后芯片尺寸轻、薄、短、小，I/O密度高，电连接性能好等优点，是先进封装的发展趋势。
其中有一些高端产品由于集成度较高，因此单颗芯片尺寸较大。对于这种大尺寸芯片的晶圆级封装(芯片尺寸一般＞3mm*3mm)，即使较少的芯片损失也会带来较大的良率下降，因此良率提升成为了一个重要的课题。
为保证产品质量，芯片在封装过程中将进行各种破坏性测试，这一固定损失项对于大芯片是不能接受的，因此在测试时如何减少芯片的损失将会是研究的重点。
发明内容
针对现有技术的上述问题，本发明的目的在于，提供一种测试芯片标记方法及芯片良率提升方法。
为了解决上述技术问题，本发明的具体技术方案如下：
一方面，本发明提供一种测试芯片标记方法，所述方法包括以下步骤：
在晶圆内形成若干个芯片单元，确定测试芯片的位置，所述测试芯片为所述晶圆无效区的芯片和/或所述晶圆光片区的芯片；
根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；
通过所述光刻板对所述测试芯片进行曝光；
进行显影处理，将测试标识区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；
进行电镀处理，将电镀材料填充所述测试标识区域，形成测试标识；其中，所述测试标识为十字标识，所述十字标识设置在所述测试芯片的中心区域，测试标识区域设置在测试芯片的中心区域，光刻胶的开口即为测试标识区域。
进一步地，所述晶圆无效区的芯片为所述晶圆边缘的芯片和靠近晶圆标识的芯片。
具体地，所述晶圆边缘的芯片为3mm以内压边区的芯片。
进一步地，所述根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置包括：
将所述测试芯片涂覆光刻胶；
根据所述测试芯片的位置，在光刻板上增加测试标识的图案；
将光刻板与所述晶圆相对设置，使得光刻板上的测试标识的图案与所述测试芯片的位置一一对应。
作为可选地，所述测试标识为十字标识。
进一步地，所述十字标识设置在所述测试芯片的中心区域，便于测试人员观察和识别。
作为可选地，所述测试标识为圆环标识。
作为可选地，所述电镀材料的材质为铜或/和锡。
另一方面，本发明还提供一种芯片良率提升方法，所述方法包括以下步骤：
在晶圆内形成若干个芯片单元，所述芯片单元包括测试芯片和功能芯片，其中所述测试芯片根据上述提供的一种测试芯片标记方法进行标记；
对所述芯片单元进行封装处理；
选取所述测试芯片进行测试处理；
将所述功能芯片进行切割，形成单颗芯片。
具体地，所述测试芯片为无效区芯片和/或光片区芯片。
进一步地，所述无效区芯片为3mm以内压边区的芯片和靠近晶圆标识的芯片。
采用上述技术方案，本发明所述的一种测试芯片标记方法及芯片良率提升方法具有如下有益效果：
1.本发明所述的一种测试芯片标记方法及芯片良率提升方法，在晶圆正常封装的过程中，对测试芯片进行标记，在没有增加封装成本的前提下，提高了测试芯片的辨识度。
2.本发明所述的一种测试芯片标记方法及芯片良率提升方法，在芯片进行工艺及性能验证时，使用标记的测试芯片，便于选取，同时也会减少功能芯片的损失。
3.本发明所述的一种测试芯片标记方法及芯片良率提升方法，使用测试芯片进行性能验证提升了验证的效率，同时有效的提升产品的封装良率。
4.本发明所述的一种测试芯片标记方法及芯片良率提升方法，避免了在性能验证过程中对功能芯片的损耗，从而降低了单颗芯片的封装成本，使产品更加具有竞争力。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1本发明所述的一种测试芯片标记方法的流程图；
图2是图1中测试芯片在晶圆中的位置分布图；
图3A为正常的功能芯片的结构示意图；
图3B为测试芯片的测试标识的结构示意图；
图4本发明所述的一种芯片良率提升方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
晶圆级封装(WLCSP)是在整片晶圆上完成封装再切割，这种封装方式可以一次性得到大量的成品芯片，而且一些高端产品由于集成度较高，芯片的尺寸都比较大(芯片尺寸一般大于3mm*3mm)，针对这种大尺寸的芯片采用晶圆级封装，即使较少的芯片损失也会带来较大的良率下降，为了验证产品的质量，都会在芯片封装的过程中进行各种性能测试，因此必要的性能测试和良率的控制是研究热点的问题。
本说明书的一个实施例提供了一种测试芯片标记方法，用于在芯片封装过程中快速确定测试芯片的位置。
需要说明的是，本实施例提供的测试芯片标记方法不止应用在大尺寸芯片的晶圆级封装过程，在其他类型芯片中也适用，在此不一一叙述了。
具体地，如图1所示，所述一种测试芯片标记方法包括以下步骤：
在晶圆1内形成若干个芯片单元，确定测试芯片的位置，所述测试芯片为晶圆无效区的芯片3和/或晶圆光片区的芯片2；
将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；
通过所述光刻板对芯片进行曝光；
进行显影处理，将测试标识区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；
进行电镀处理，将电镀材料填充所述测试标识区域，形成测试标识；其中，所述测试标识为十字标识，所述十字标识设置在所述测试芯片的中心区域，测试标识区域设置在测试芯片的中心区域，光刻胶的开口即为测试标识区域。
如图2所示，是图1中测试芯片在晶圆中的位置分布图。
具体地，所述晶圆无效区的芯片3为所述晶圆边缘的芯片和靠近晶圆标识的芯片。
其中由于大尺寸芯片的尺寸相对较大，因此单个晶圆的半径也较大，可达一两百毫米，在晶圆的安装固定时在其边缘会有相应的压边区，本实施例所述的压边区为晶圆边缘3mm的环形区域，在该区域存在的芯片不属于功能芯片，在后期也不会被利用。
同时由于晶圆标识需要对晶圆做一系列相应的标识印记，因此所述晶圆标识附近的芯片在一定程度上会受到影响，从而影响该区域芯片功能的发挥，在进行一些破坏性测试或其他性能测试时，选择该区域作为测试芯片也会减少功能芯片的损失。
同时光片区的芯片由于具有透光的效果，虽然在晶圆的内部，但很容易辨识，因此也能作为测试芯片使用。
进一步地，所述将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置包括：
将所述测试芯片涂覆光刻胶；
根据所述测试芯片的位置，在光刻板上增加测试标识的图案；
将光刻板与所述晶圆相对设置，使得光刻板上的测试标识的图案与所述测试芯片的位置一一对应。
其中图3A为正常的功能芯片，图3B为测试芯片，在本实施例中所述测试标识为十字标识，通过所述十字标识设置在所述测试芯片的中心区域，便于测试人员观察和识别，当然了所述测试标识也可为其他的形状，如圆环状，三角状等等。
具体地，电镀测试标识可以选择挂镀的方式，在光刻胶的开口内电镀测试标识，所述电镀材料的材质可以是锡-铅合金，然后还需进行去胶处理，可以采用槽式方式通过去胶液将光刻胶去掉，这样测试标识就完全留在了测试芯片上。
需要说明的是，根据晶圆不同规格和性能，需要测试的芯片的数量也不同，不需要将晶圆无效区和光片区的芯片全部作为测试芯片进行测试，根据预先设计的测试芯片的数量选择在晶圆无效区和光片区选择相应的芯片数量，而且所述测试芯片标记方法的流程只是本说明书提供的一个实施例，在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。
再次需要说明的是，本实施例中测试芯片标记的流程和晶圆的封装流程同步进行，这就避免了单独增加流程来标记测试芯片，从而增加成本，当然了在不考虑成本的情况下，也可以将测试芯片的标记流程单独进行，这样也能保证标记的准确和速度。
基于上述提供的一种测试芯片标记方法，本说明书的一个实施例还提供了一种芯片良率提升方法，所述方法通过在封装过程中减少功能芯片的损耗进而提升芯片的良率。
具体地，如图4所示为本发明所述的一种芯片良率提升方法的流程图，所述芯片良率提升方法包括：
在晶圆内形成若干个芯片单元，所述芯片单元包括测试芯片和功能芯片；
对所述芯片单元进行封装处理；
选取所述测试芯片进行性能测试；
将所述功能芯片进行切割，形成单颗芯片。
进一步地，所述芯片良率提升方法中的测试芯片是按照上述实施例提供的一种测试芯片标记方法进行标记的。
通过本说明书的实施例提供的一种测试芯片标记方法及芯片良率提升方法具有如下有益效果：
1)本发明所述的一种测试芯片标记方法及芯片良率提升方法，在晶圆正常封装的过程中，对测试芯片进行标记，在没有增加封装成本的前提下，提高了测试芯片的辨识度。
2)本发明所述的一种测试芯片标记方法及芯片良率提升方法，在芯片进行工艺及性能验证时，使用标记的测试芯片，便于选取，同时也会减少功能芯片的损失。
3)本发明所述的一种测试芯片标记方法及芯片良率提升方法，使用测试芯片进行性能验证提升了验证的效率，同时有效的提升产品的封装良率。
4)本发明所述的一种测试芯片标记方法及芯片良率提升方法，避免了在性能验证过程中对功能芯片的损耗，从而降低了单颗芯片的封装成本，使产品更加具有竞争力。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种测试芯片标记方法，其特征在于，包括：
在晶圆内形成若干个芯片单元，并确定测试芯片的位置，所述测试芯片为晶圆无效区的芯片和/或晶圆光片区的芯片；
根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；
通过所述光刻板对所述测试芯片进行曝光；
进行显影处理，将测试标识区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；
进行电镀处理，将电镀材料填充测试标识区域，形成测试标识；其中，所述测试标识为十字标识，所述十字标识设置在所述测试芯片的中心区域，测试标识区域设置在测试芯片的中心区域，光刻胶的开口即为测试标识区域。
2.根据权利要求1所述的一种测试芯片标记方法，其特征在于，所述晶圆无效区的芯片为所述晶圆边缘的芯片和靠近晶圆标识的芯片。
3.根据权利要求2所述的一种测试芯片标记方法，其特征在于，所述晶圆边缘的芯片为3mm以内压边区的芯片。
4.根据权利要求1所述的一种测试芯片标记方法，其特征在于，所述根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置包括：
将所述测试芯片涂覆光刻胶；
根据所述测试芯片的位置，在光刻板上增加测试标识的图案；
将光刻板与所述晶圆相对设置，使得光刻板上的测试标识的图案与所述测试芯片的位置一一对应。
5.根据权利要求1所述的一种测试芯片标记方法，其特征在于，所述电镀材料的材质为铜或/和锡。
6.一种芯片良率提升方法，其特征在于，包括：
在晶圆内形成若干个芯片单元，所述芯片单元包括测试芯片和功能芯片，其中所述测试芯片根据权利要求1至5任一项所述的一种测试芯片标记方法进行标记；
对所述芯片单元进行封装处理；
选取所述测试芯片进行性能测试；
将所述功能芯片进行切割，形成单颗芯片。
7.根据权利要求6所述的一种芯片良率提升方法，其特征在于，所述测试芯片为晶圆无效区的芯片和/或晶圆光片区的芯片。
8.根据权利要求7所述的一种芯片良率提升方法，其特征在于，所述晶圆无效区芯片为3mm以内压边区的芯片和靠近晶圆标识的芯片。
CN201910456236.9A 2019-05-29 2019-05-29 一种测试芯片标记方法及芯片良率提升方法 Active CN110310898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910456236.9A CN110310898B (zh) 2019-05-29 2019-05-29 一种测试芯片标记方法及芯片良率提升方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910456236.9A CN110310898B (zh) 2019-05-29 2019-05-29 一种测试芯片标记方法及芯片良率提升方法

Publications (2)

Publication Number Publication Date
CN110310898A CN110310898A (zh) 2019-10-08
CN110310898B true CN110310898B (zh) 2021-10-19

Family

ID=68075261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456236.9A Active CN110310898B (zh) 2019-05-29 2019-05-29 一种测试芯片标记方法及芯片良率提升方法

Country Status (1)

Country Link
CN (1) CN110310898B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029331A (zh) * 2019-12-27 2020-04-17 上海艾为电子技术股份有限公司 一种晶圆及其切割方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
CN101140307B (zh) * 2006-09-04 2010-11-10 中芯国际集成电路制造(上海)有限公司 自动目检方法
CN102736432B (zh) * 2011-04-08 2014-12-17 中国科学院微电子研究所 一种对纳米尺度元件进行套刻的方法
CN106796892B (zh) * 2014-08-26 2020-06-30 德卡技术股份有限公司 用于包括唯一标识符的封装体的正面封装级别序列化

Also Published As

Publication number Publication date
CN110310898A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
CN108521724B (zh) 一种高挠曲高密度柔性印刷线路板的制作方法
US9022392B2 (en) Chuck and semiconductor process using the same
CN103163442B (zh) 一种晶圆测试方法
KR100915418B1 (ko) 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법
CN100576434C (zh) 芯片标识的制作方法及光罩
CN110310898B (zh) 一种测试芯片标记方法及芯片良率提升方法
US20110279797A1 (en) Apparatus and method for calibrating lithography process
CN108417505B (zh) 一种对晶圆进行缺陷扫描的分析方法及缺陷扫描设备
CN106571315A (zh) 光刻胶质量检测方法
CN102931186A (zh) 一种具有较窄划片槽的晶圆
CN101251712A (zh) 一种半导体制造工艺中的掩模版图验证方法
CN107045259B (zh) 包含有监测图形的掩膜版以及监测方法
CN111710617B (zh) 半导体结构的检测方法及半导体结构
JPH11111613A (ja) 半導体素子の欠点モニタ方法
CN110320760B (zh) 一种通过多次曝光保证Wafer ID可识别的曝光方法
US20090166324A1 (en) Full-wafer backside marking process
CN114068312A (zh) 使用背侧掩模层的管芯可追溯性
CN105093815A (zh) 器件设计尺寸的提取方法
CN117832066B (zh) 一种图形化方法
CN117558645B (zh) 大数据Wafer缺陷确定方法、装置、设备及存储介质
CN109782548A (zh) 光刻装置、光刻方法、决定方法、存储介质和物品制造方法
KR101985089B1 (ko) 초미세패턴을 가지는 금속판의 제조방법 및 그 방법에 의한 금속판
JP3627234B2 (ja) 半導体装置の製造方法
CN111883449A (zh) 一种提高电镀凸块高度均匀性的方法
TW201820496A (zh) 訊號量測介質軟板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant