CN110299957A - 基于晶振频率数字补偿的时间触发以太网时钟同步方法 - Google Patents

基于晶振频率数字补偿的时间触发以太网时钟同步方法 Download PDF

Info

Publication number
CN110299957A
CN110299957A CN201910534563.1A CN201910534563A CN110299957A CN 110299957 A CN110299957 A CN 110299957A CN 201910534563 A CN201910534563 A CN 201910534563A CN 110299957 A CN110299957 A CN 110299957A
Authority
CN
China
Prior art keywords
crystal oscillator
clock
oscillator frequency
time trigger
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910534563.1A
Other languages
English (en)
Inventor
袁海英
张凯
郑彤
贾云鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201910534563.1A priority Critical patent/CN110299957A/zh
Publication of CN110299957A publication Critical patent/CN110299957A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

基于晶振频率数字补偿的时间触发以太网时钟同步方法，涉及分布式通信网络的时钟同步技术领域，解决了时钟同步过程中频率偏差校准问题。该方法基于SAE AS6802协议搭建时钟触发以太网模型，通过网络演算对时钟同步过程进行仿真。采用VerilogHDL工具设计晶振频率‑温度特性曲线查找表以及包含晶振频率数字补偿模的改进本地时钟模块，并将其应用于网络节点硬件模型中。改进本地时钟模块占用较少的硬件开销，对晶振数字频率偏差进行补偿，有效提高了网络时钟同步精度，可广泛应用于航空航天电子***与车载控制***中。

Description

基于晶振频率数字补偿的时间触发以太网时钟同步方法
技术领域
本发明涉及分布式通信网络的时钟同步技术领域，特别涉及基于晶振频率数字补偿的时间触发以太网时钟同步方法及其各个网络节点模型的硬件结构设计方案。
背景技术
时间触发以太网将实时性、容错性同普通以太网的灵活性、高速率相结合，为航空航天电子***，自动驾驶等控制领域提供支持。作为一种分布式通讯网络，它承载着***中任务调度、时序控制、数据传输等关键信息的操作，其实时性与稳定性对测控任务的完成效果具有重要影响。
在时间触发以太网中，SAE AS6802协议制定时间触发机制，建立一个全局统一的同步时钟，在保证一定精度范围内的时钟同步的前提下，使各个节点在规定时刻正确的收发关键数据消息。
时间触发以太网中SAE AS6802协议周期性的通过pcf帧来传输节点间的时间信息，在CM节点使用压缩算法计算网络节点的平均时刻，网络各个节点收到CM节点派发的PCF帧后，提取出时间信息并与节点的本地时钟进行对比，并矫正本地时钟来完成时钟同步。由于时间触发以太网的时间确定性与高速率特征，它在航空航天电子***总线领域发挥重要作用，自动驾驶与工业领域逐渐采用时间触发以太网作为其车载总线。
由于环境因素影响，时间触发以太网中各个节点本地时钟在建立同步前可能存在初始相位偏差；由于各个节点所处环境的温度存在差别(温度是影响晶振频率的主要因素)，导致每个节点的晶振频率存在偏差。时间触发以太网仅周期性地矫正节点本地时钟的相位偏差，晶振频率偏差的问题并未改善，导致节点在下一个同步操作时刻到来前，本地时钟的计数值将产生偏差。若该偏差累加到某个阈值，则时间触发以太网再次进入异步状态，严重影响关键信息的收发。通过缩短同步周期，即加快同步的频率能在一定程度上解决上述问题，但它降低了时间触发以太网的传输速率。
综上，针对时间触发以太网时钟同步过程中由于频率偏差造成同步精度降低进入异步状态的问题，本发明提出一种基于晶振频率数字补偿的时间触发以太网时钟同步方法。它的整体思想旨在提高时钟精度，在本地时钟模块中引入一个晶振频率数字补偿模块，该模块的由VerilogHDL硬件描述语言设计，内部集成晶振频率-温度ppm查找表，它根据节点所处环境的温度补偿晶振频率偏差，从而消除频率偏差，极大地提高时间触发以太网时钟同步精度。该方案在不影响时间触发以太网的传输速率、不改变SAE AS6802协议的前提下，仅以很小的硬件面积开销实现了高精度的时钟同步。
发明内容
本发明的目的在于针对时间触发以太网时钟同步过程中由于频率偏差造成同步精度降低从而导致网络节点进入异步状态的问题，采用Opnet网络演算工具，基于SAEAS6802协议建立时间触发以太网模型，仿真得出同步时间信息；采用VerilogHDL对Opnet中建立的网络节点模型进行硬件设计，在节点本地时钟模块中设计一个晶振频率数字补偿模块，根据节点所处环境的温度补偿晶振频率偏差，消除晶振频率偏差，提高时间触发以太网时钟同步精度。
本发明具体包括如下内容：
1.基于SAE AS6802协议的时间触发以太网建模技术
1.1对TTEthernet典型拓扑结构进行建模，典型拓扑结构模型为星形结构，其中包括一个CM节点、三个SM节点与一个SC节点。
1.2对典型拓扑结构中涉及到的网络节点建立节点模型，节点模型由接收机、发送机与控制机组成。
1.3采用状态机描述CM/SM/SC节点的进程模型，节点模型状态机均遵循SAEAS6802协议。
2.基于晶振频率数字补偿原理的时间触发以太网节点模型硬件设计技术
2.1根据晶振频率-温度特性计算出不同温度下晶振频率与理想频率的差值，将统计的差值与温度对应，设计查找表。
2.2根据查找表设计晶振频率数字补偿电路，该电路能周期性的根据当前环境的温度读取查找表中预先存储的数值校准频率偏差，并将该模块集成在每个网络节点的本地时钟模块中。
2.3根据内容1所建立的SM/CM/SC节点模型设计包含晶振频率数字补偿技术的节点硬件模型，每个节点的硬件模型包括发送器模块，同步器模块，接收器模块，本地时钟模块。
本发明具有如下优点：
第一、采用晶振频率数字补偿模块对晶振频率进行补偿，降低本地时钟由于频率偏差带来的相位偏差，提高时钟同步精度。
第二、基于时钟同步协议SAE SA6802，不牺牲传输速率的前提下，进一步提高时间触发以太网精度，这对时间触发以太网的发展具有现实意义。
附图说明
图1为本发明实施例中时间触发以太网典型拓扑结构模型示意图；
图2为本发明实施例中典型拓扑结构中SM/CM/SC节点模型建模示意图。
图3为本发明实施例中CM/SM/SC节点的进程模型示意图。
图4为本发明实施例中晶振频率数字补偿模块与节点的硬件结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明方法进一步说明，本发明的具体步骤如下：
步骤1：参照附图1，采用Opnet网络演算工具建立时间触发以太网典型拓扑结构模型，典型拓扑结构模型为星形结构，其中包括一个CM节点、三个SM节点与一个SC节点。
步骤2：参照附图2，使用Opnet网络演算工具对每个节点的模型进行搭建，其中SM与CM节点分别包括一个rcv、xmt与proc。CM节点包括四个rcv、四个xmt与一个hub。rcv用于接受pcf帧，xmt用语发送pcf帧，proc与hub用于控制帧的收发。
步骤3：参照附图3，使用Opnet网络演算工具对节点的进程状态机进行搭建，并仿真得出时间触发以太网在同步过程中的时间信息。如附图3所示，SM节点进程模型包含9个状态：SM_INITIAL、SM_INTEGRATE、SM_WAIT_4_CYCLE_START、SM_UNSYCH、SM_FLOOD、SM_WAIT_4_CYCLE_START_CS、SM_TENTATIVE_SYNC、SM_SYNCH、SM_STABL；CM节点进程模型包含7个状态：CM_INITIAL、CM_INTEGRATE、CM_UNSYNC、CM_ENABLED、CM_WAIT_4_IN、CM_SYNC、CM_STABLE；SC节点包括4个状态：SC_INITIAL、SC_INTEGRATE、SC_SYNC、SC_STABLE。节点的进程模型在Opnet中由C语言描述。每个状态下当前节点对pcf帧完成相应的操作，该状态机严格遵循SAE AS6802协议。
步骤4：参照晶振频率-温度ppm特性，计算出不同温度下晶振频率与理想频率的差值，将统计的差值与温度对应，设计包含该对应关系的查找表。使用VerilogHDL设计出基于查找表的晶振频率数字补偿模块并集成在改进本地时钟模块中如附图4.(d)。
步骤5：参照附体4的CM/SM/SC节点的进程模型示意图，使用VerilogHDL设计出包含改进本地时钟模块的SM/CM/SC节点硬件模型(原理图)如附图4.(a)(b)(c)所示。节点模型由pcf接收器，pcf发送器，时钟同步器，本地时钟模块组成。固化模块集成在所有节点的pcf接收器中，用于还原pcf帧的发送顺序；SM/SC/CM时钟同步器都包含最优帧选择模块、团检测模块以及与其对应的协议状态机模块,另外CM时钟同步器还包含压缩函数模块来执行时间压Z缩功能。每个节点的改进本地时钟模块中都包含晶振源、时钟计数器、频率校正模块。在含有晶振频率数字校准技术的时间触发以太网中，使用SAE AS6802协议进行时钟同步的同时，本地时钟模块首先周期性的进行时钟频率校准，消除频率偏差的影响，在此基础上，SAE AS6802协议的时钟同步精度能得到极大的提升。

Claims (3)

1.一种基于晶振频率数字补偿的时间触发以太网时钟同步方法，其特征在于，包括如下步骤：
(1)基于SAE AS6802协议对时间触发以太网进行建模，并采用Opnet对其进行网络演算，仿真得到同步时间信息；
(2)根据晶振频率温度特性曲线设计查找表，并采用VerilogHDL工具设计改进本地时钟模块；所述温度特性曲线指晶振频率-温度ppm曲线；将晶振的温度ppm曲线数据存储在查找表，根据模块当前温度周期性地查表并校准本地时钟模块计数值，补偿晶振频率偏差；
(3)设计SM/CM/SC节点硬件模型。
2.根据权利要求1所述的方法，其特征在于：步骤(1)所述对时间触发以太网进行建模包括网络拓扑模型建模、网络节点模型建模或网络节点进程模型建模。
3.根据权利要求1所述的方法，其特征在于：步骤(3)所述SM/CM/SC时钟同步节点模型涉及pcf接收器、pcf发送器、时钟同步器、改进本地时钟模块。
CN201910534563.1A 2019-06-20 2019-06-20 基于晶振频率数字补偿的时间触发以太网时钟同步方法 Pending CN110299957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910534563.1A CN110299957A (zh) 2019-06-20 2019-06-20 基于晶振频率数字补偿的时间触发以太网时钟同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910534563.1A CN110299957A (zh) 2019-06-20 2019-06-20 基于晶振频率数字补偿的时间触发以太网时钟同步方法

Publications (1)

Publication Number Publication Date
CN110299957A true CN110299957A (zh) 2019-10-01

Family

ID=68028283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910534563.1A Pending CN110299957A (zh) 2019-06-20 2019-06-20 基于晶振频率数字补偿的时间触发以太网时钟同步方法

Country Status (1)

Country Link
CN (1) CN110299957A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583836A (zh) * 2020-12-15 2021-03-30 昆高新芯微电子(江苏)有限公司 一种时间触发以太网时间同步方法、设备及***
CN112821976A (zh) * 2020-12-31 2021-05-18 锐捷网络股份有限公司 一种本地时钟同步的保持方法及装置
CN114205045A (zh) * 2021-11-16 2022-03-18 西安云维智联科技有限公司 一种tte网络时钟校准方法及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553598A (zh) * 2016-01-10 2016-05-04 北京航空航天大学 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
CN106933300A (zh) * 2017-04-05 2017-07-07 上海矽奥微电子有限公司 实时时钟温度漂移校准电路
CN109150354A (zh) * 2018-08-03 2019-01-04 湖南华芯通网络科技有限公司 一种时间触发以太网中压缩修正值的计算方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553598A (zh) * 2016-01-10 2016-05-04 北京航空航天大学 一种基于m估计稳健回归的时间触发以太网时钟补偿方法
CN106933300A (zh) * 2017-04-05 2017-07-07 上海矽奥微电子有限公司 实时时钟温度漂移校准电路
CN109150354A (zh) * 2018-08-03 2019-01-04 湖南华芯通网络科技有限公司 一种时间触发以太网中压缩修正值的计算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨俊雄等: "时钟同步精度对TTE 实时性影响研究", 《电光与控制》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583836A (zh) * 2020-12-15 2021-03-30 昆高新芯微电子(江苏)有限公司 一种时间触发以太网时间同步方法、设备及***
CN112821976A (zh) * 2020-12-31 2021-05-18 锐捷网络股份有限公司 一种本地时钟同步的保持方法及装置
CN114205045A (zh) * 2021-11-16 2022-03-18 西安云维智联科技有限公司 一种tte网络时钟校准方法及***
CN114205045B (zh) * 2021-11-16 2023-10-03 西安云维智联科技有限公司 一种tte网络时钟校准方法及***

Similar Documents

Publication Publication Date Title
CN110299957A (zh) 基于晶振频率数字补偿的时间触发以太网时钟同步方法
CN108173614B (zh) 一种车载以太网的时间同步和调度方法
CN105024777B (zh) 基于EtherCAT实时以太网的伺服驱动器同步方法
Moreira et al. White rabbit: Sub-nanosecond timing distribution over ethernet
CN102098194B (zh) 一种在局域网络中实现时间同步的方法及***
US20150358700A1 (en) Apparatus and method for enabling a passive optical network on supporting time synchronization
CN111585683A (zh) 一种面向时间敏感网络的高可靠时钟同步***及方法
EP2352250A1 (en) Time synchronization method and apparatus
CN102983927B (zh) 一种基于ieee 1588协议的主从时钟对时的时间补偿方法
JP5260408B2 (ja) 時刻同期網及び通信装置
CN105743598B (zh) 一种工业以太网时钟同步方法及***
CN105978652B (zh) 冗余以太网的同步对时设备、***及方法
CN105763641A (zh) 一种EtherCAT主站控制***的快速时钟同步方法
CN105515704A (zh) 时钟同步方法及光网络单元
CN108155982A (zh) 一种时间戳处理方法及设备
CN105959079A (zh) 一种基于分布式控制***的时钟同步方法
CN104243079A (zh) 一种实时以太网的微秒级时钟同步方法
CN103607270A (zh) 提高Powerlink以太网同步性能的方法
CN103441833A (zh) 一种主从设备频率同步方法及***
CN107181553A (zh) 一种伺服驱动器内部进行精确时间同步的方法
Fontanelli et al. Performance analysis of a clock state estimator for PROFINET IO IRT synchronization
Zhu et al. Measures to improve the accuracy and reliability of clock synchronization in time-sensitive networking
CN103812591B (zh) 一种列车通信网的时钟频率间接补偿方法
CN101257361B (zh) 通过同步数字体系网络进行精确时间传送的方法及网元
CN110375596B (zh) 一种面向协同制导仿真***的时间一致性控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191001

WD01 Invention patent application deemed withdrawn after publication