CN110289258B - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN110289258B
CN110289258B CN201810223603.6A CN201810223603A CN110289258B CN 110289258 B CN110289258 B CN 110289258B CN 201810223603 A CN201810223603 A CN 201810223603A CN 110289258 B CN110289258 B CN 110289258B
Authority
CN
China
Prior art keywords
layer
support structure
lower electrode
substrate
upper support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810223603.6A
Other languages
English (en)
Other versions
CN110289258A (zh
Inventor
张家隆
刘玮鑫
陈柏均
陈意维
蔡函原
吴姿锦
邹世芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810223603.6A priority Critical patent/CN110289258B/zh
Priority to US15/951,185 priority patent/US10249706B1/en
Publication of CN110289258A publication Critical patent/CN110289258A/zh
Application granted granted Critical
Publication of CN110289258B publication Critical patent/CN110289258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体结构，其包含一基底，一元件区定义于该基底上，多个下电极结构，位于该元件区内，一上支撑结构，接触该下电极结构的一顶部区域，以及至少一中支撑结构，位于该基底与该上支撑结构之间，接触该下电极结构的一中部区域，其中从上视图来看，该上支撑结构与该中支撑结构不完全重叠。

Description

半导体结构
技术领域
本发明涉及半导体结构，尤其是涉及一种包含多层支撑结构与电容下电极结构的半导体结构。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)是一种主要的挥发性(volatile)存储器，且是很多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元则由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。
一般而言，位于存储器区内的电容有较大的高度(通常大于1.5微米)，如此具有较好的存储电荷效能，但同时电容高度愈高，愈容易发生电容结构倒塌的状况，因此若解决上述问题，即可有效提高DRAM的良率与品质。
发明内容
本发明提供一种半导体结构，包含一基底，一元件区定义于该基底上，多个下电极结构，位于该元件区内，一上支撑结构，接触该下电极结构的一顶部区域，以及至少一中支撑结构，位于该基底与该上支撑结构之间，接触该下电极结构的一中部区域，其中从上视图来看，该上支撑结构与该中支撑结构不完全重叠。
本发明特点在于，制作一半导体结构，至少包含有多个电容下电极结构、一上支撑结构层以及一中支撑结构层，其中上支撑结构层与中支撑结构层分别支撑各电容下电极结构的上段部分与中段部分，以防止电容下电极结构倒塌。此外从上视图来看，上支撑结构层与中支撑结构层彼此不完全重叠，因此可以进一步增强支撑电容下电极结构的效果。另外在制作过程中，仅进行了一次湿蚀刻步骤(例如氢氟酸)，因此也可减少对电容下电极结构的破坏。
附图说明
图1至图9为本发明制作一半导体结构的示意图；
图10为本发明的半导体结构的上视图，特别是分别绘示沿着的图9中剖面线A-A’与B-B’所得的上视图；
图11为本发明另外一实施例的半导体结构的示意图。
主要元件符号说明
100 基底
102 元件区
104 周边区
106 第一晶体管
106a 埋藏式栅极
106b 源/漏极
108 浅沟隔离
110 第二晶体管
112 介电层
114 接触结构
116 第一材料层
118 第二氧化层
120 第一支撑材料层
122 图案化光致抗蚀剂层
124 中支撑结构层
124A 第二开孔
126 第三氧化层
127 氧化层
128 第二支撑材料层
130 图案化光致抗蚀剂层
132 上支撑结构层
132A 第一开孔
134 电容凹槽
136 电极材料层
138 保护层
140 电容下电极结构
G1 间隔区
G2 间隔区
P1 蚀刻步骤
P2 蚀刻步骤
P3 平坦化步骤
P4 蚀刻步骤
P5 回蚀刻步骤
P6 蚀刻步骤
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
请参考图1至图9，其绘示本发明制作一半导体结构的示意图。如图1所示，提供一基底100，基底100上至少定义有一元件区102与一周边区104。元件区102内形成有多个第一晶体管106，而周边区104内也包含有多个第二晶体管110。其中，元件区102内的第一晶体管106例如包含埋藏式栅极(buried word line)106a以及其源/漏极106b位于基底100内。在第一晶体管106之上，包含有单层或多层的介电层112以及接触结构114，接触结构114连接第一晶体管106。除此之外，在元件区102以及周边区104的基底内，还包含有多个浅沟隔离108。另外，此处可能还包含其他常见的动态随机存取存储器元件，例如位线、接触蚀刻停止层等。但为简化附图而未绘出。
接下来，仍请参考图1，在介电层112上继续堆叠多层结构，包含第一氧化层116、第二氧化层118、第一支撑材料层120以及图案化光致抗蚀剂层122。在本实施例中，第一氧化层116材质例如为四乙氧基硅烷(tetraethoxysilane，TEOS)层或氧化硅层，第二氧化层118例如为氧化硅，第一支撑材料层120材质例如为氮碳化硅(SiCN)、氮化硅(SiN)、氮氧化硅(SiON)等，其中第一支撑材料层120与第二氧化层118之间具有不同的被蚀刻速率。本实施例中，第一支撑材料层120将会在后续步骤中被制作成一中支撑结构，位于一电容下电极结构的中段部分，以固定电容下电极结构避免其倒塌。此外，在一些实施例中，第二氧化层118可以被省略。
如图2所示，利用图案化光致抗蚀剂层122为掩模，进行一蚀刻步骤P1，以将图案化光致抗蚀剂层122的图案转移至下层的第一支撑材料层120，移除部分的第一支撑材料层120，随后移除剩余的图案化光致抗蚀剂层122。此时剩余的第一支撑材料层120定义为一中支撑结构层124。
如图3所示，再次依序形成一第三氧化层126、一第二支撑材料层128以及一图案化光致抗蚀剂层130于中支撑结构层124以及第二氧化层118上。本实施例中，第三氧化层126例如为氧化硅或是四乙氧基硅烷(TEOS)层，第二支撑材料层128例如为氮碳化硅(SiCN)、氮化硅(SiN)、氮氧化硅(SiON)等。本实施例中，第二支撑材料层128将会在后续步骤中被制作成一上支撑结构，位于一电容下电极结构的顶端部分，以固定电容下电极结构避免其倒塌。
如图4至图5所示，利用图案化光致抗蚀剂层130为掩模，进行一蚀刻步骤P2，以将图案化光致抗蚀剂层130的图案转移至下层的第二支撑材料层128，以移除部分的第二支撑材料层128，随后移除剩余的图案化光致抗蚀剂层130。此时剩余的第二支撑材料层128定义为一上支撑结构层132。随后重新填入一氧化层127，覆盖各上支撑结构层132。接下来，如图5所示，进行一平坦化步骤P3，移除部分氧化层127，以曝露出各上支撑结构层132的顶面，以形成如图5所示的结构。其中上述氧化层127的材质较佳与第三氧化层126相同，而平坦化步骤P3例如为一化学机械研磨(CMP)制作工艺。
值得注意的是，在本实施例中，上支撑结构层132与中支撑结构层124两者并不完全重叠，也就是说，有部分的上支撑结构层132不位于中支撑结构层124的正上方。较佳而言，上支撑结构层132与中支撑结构层124两者彼此交错排列。在本实施例中，从剖视图来看，各上支撑结构层132之间定义有多个间隔区G1，而该些间隔区G1向下延伸将会与中支撑结构层124的位置重叠。同样地，各中支撑结构层124之间定义有多个间隔区G2，而该些间隔区G2向上延伸将会与上支撑结构层132的位置重叠。如此一来，后续电容下电极结构形成后，上支撑结构层132与中支撑结构层124将会交错固定各电容下电极结构，达到进一步增强固定电容下电极结构的作用。
如图6所示，进行一蚀刻步骤P4，形成多个电容凹槽134。其中蚀刻步骤P4包含先形成一单层或多层的掩模层(图未示)于上支撑结构层132表面，然后再以多次蚀刻步骤依序移除部分的上支撑结构层132、第三氧化层126、中支撑结构层124、第二氧化层118与第一氧化层116，直到曝露出下方的接触结构114。此处的电容凹槽134对应后续形成的电容下电极结构的位置。
请参考图7至图8，如图7所示，依序形成一电极材料层136与一保护层138于各电容凹槽134内，其中本实施例中，电极材料层136材质例如为氮化钛(TiN)，而保护层138的材质例如为氧化硅。保护层138的作用在于覆盖电极材料层136的表面，避免电极材料层136在后续的蚀刻中被破坏而影响电容下电极结构的品质。接着如图8所示，进行一回蚀刻步骤P5，移除部分的保护层138与电极材料层136，于各电容凹槽134内形成U型剖面的电极材料层136，此步骤中剩余的电极材料层136定义为电容下电极结构140。
最后如图9所示，进行一蚀刻步骤P6，以移除剩余的保护层138、第三氧化层126、第二氧化层118与第一氧化层118。其中，蚀刻步骤P6例如为浸泡于氢氟酸(HF)溶液中。蚀刻步骤P6可有效移除氧化层，因此在蚀刻步骤P6进行后，介电层112(材质例如为氮化硅)上仅会留下电容下电极结构140、中支撑结构层124与上支撑结构层132。
值得注意的是，中支撑结构124大致上位于整个电容下电极结构140的中段部分。较佳而言，若基底100的顶面至上支撑结构132的垂直高度定义为H1，而基底100的顶面至中支撑结构124的垂直高度定义为H2，本实施例中，H2/H1介于0.4至0.6之间。
另外，图10绘示本发明的半导体结构的上视图，特别是分别绘示沿着的图9中剖面线A-A’与B-B’所得的上视图。如图10所示，上支撑结构层132接触多个电容下电极结构140，并且包含有多个第一开孔132A，而中支撑结构层124也接触多个电容下电极结构140，并且包含有多个第二开孔124A，其中第一开孔132A与第二开孔124B的位置彼此并不重叠。另外第一开孔132A与第二开孔124A接触的电容下电极结构的数量也不同，举例来说，本实施例中各第一开孔132A接触6个电容下电极结构140，而各第二开孔124A则接触4个电容下电极结构140。但上述第一开孔与第二开孔接触电容下电极结构的数量不限于此。如此一来上支撑结构层132与中支撑结构层124将会交错排列并支撑各电容下电极结构140，进一步增强支撑电容下电极结构的效果。
本发明特点在于，制作一半导体结构，至少包含有多个电容下电极结构、一上支撑结构层以及一中支撑结构层，其中上支撑结构层与中支撑结构层分别支撑各电容下电极结构的上段部分与中段部分，以防止电容下电极结构倒塌。此外从上视图来看，上支撑结构层与中支撑结构层彼此不完全重叠，因此可以达到进一步增强支撑电容下电极结构的效果。另外在制作过程中，仅进行了一次湿蚀刻步骤(例如氢氟酸)，因此也可减少对电容下电极结构的破坏。
在本发明的其他实施例中，如图11所示，其绘示本发明另外一实施例的半导体结构的示意图。在本实施例中，也可制作多个中支撑结构层，举例来说，中支撑结构层124A与中支撑结构层124B都位于电容下电极结构140的侧边，以更进一步支撑电容下电极结构140。另外，中支撑结构层124A与中支撑结构层124B彼此之间可相互重叠或不重叠，本发明不限于此。可理解的是，在本发明的其他实施例中，也可以制作三个以上的中支撑结构层，也属于本发明的涵盖范围内。
上述本发明制作半导体结构的过程中，是先图案化中支撑结构层124(请参考图2)，接着图案化上支撑结构层132(请参考图4)，再形成电容凹槽134与电极材料层136(请参考图6至图7)，最后进行蚀刻步骤以完成电极结构140(请参考图9)。但在本发明的其他实施例中，以不同的制作工艺顺序也可以形成同样的半导体结构。举例来说，在本发明的另外一实施例中，同样先图案化中支撑结构层，但是在形成第二支撑材料层后(请参考图3)，先形成多个电容凹槽，并且于各电容凹槽中形成电极材料层与保护层，之后才进行图案化步骤并形成上支撑结构层，并且进行蚀刻步骤以完成图9所示的半导体结构。换句话说，在该实施例中，先形成电极材料层之后才进行图案化上支撑结构层的步骤。此制作流程同样也属于本发明的涵盖范围内。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (9)

1.一种半导体结构，其特征在于，包含：
基底，一元件区定义于该基底上；
多个下电极结构，位于该元件区内；
上支撑结构，接触该下电极结构的一顶部区域，该上支撑结构包含有多个第一开孔；以及
至少一中支撑结构，位于该基底与该上支撑结构之间，接触该下电极结构的一中部区域，该中支撑结构包含有多个第二开孔，其中各该第一开孔的位置与各该第二开孔的位置不重叠其中该基底的一顶面至该上支撑结构的垂直高度为H1，该基底的该顶面至该中支撑结构的垂直高度为H2，其中H2/H1介于0.4至0.6之间。
2.如权利要求1所述的半导体结构，其中该上支撑结构的材质包含氮碳化硅(SiCN)、氮化硅(SiN)、氮氧化硅(SiON)。
3.如权利要求1所述的半导体结构，其中该中支撑结构的材质包含氮碳化硅(SiCN)、氮化硅(SiN)、氮氧化硅(SiON)。
4.如权利要求1所述的半导体结构，其中各该第一开孔与X个下电极结构位置重叠，而各该第二开孔与Y个下电极结构位置重叠，其中X不等于Y。
5.如权利要求1所述的半导体结构，其中还包含多个埋入式字符线结构，位于该元件区的该基底中。
6.如权利要求5所述的半导体结构，其中还包含有第一介电层，位于该基底中，且该下电极结构位于该第一介电层上。
7.如权利要求6所述的半导体结构，其中还包含有多个接触结构，位于该第一介电层中，且电连接该埋入式字符线结构与该下电极结构。
8.如权利要求1所述的半导体结构，其中该下电极结构的材质包含氮化钛。
9.如权利要求1所述的半导体结构，其中该至少一中支撑结构包含有两个以上的中支撑结构。
CN201810223603.6A 2018-03-19 2018-03-19 半导体结构 Active CN110289258B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810223603.6A CN110289258B (zh) 2018-03-19 2018-03-19 半导体结构
US15/951,185 US10249706B1 (en) 2018-03-19 2018-04-12 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810223603.6A CN110289258B (zh) 2018-03-19 2018-03-19 半导体结构

Publications (2)

Publication Number Publication Date
CN110289258A CN110289258A (zh) 2019-09-27
CN110289258B true CN110289258B (zh) 2021-12-21

Family

ID=65898684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810223603.6A Active CN110289258B (zh) 2018-03-19 2018-03-19 半导体结构

Country Status (2)

Country Link
US (1) US10249706B1 (zh)
CN (1) CN110289258B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557019B1 (ko) * 2018-07-02 2023-07-20 삼성전자주식회사 반도체 메모리 소자
KR102664275B1 (ko) * 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20210018683A (ko) 2019-08-08 2021-02-18 삼성전자주식회사 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법
KR20210032844A (ko) 2019-09-17 2021-03-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN112614848B (zh) * 2020-12-02 2024-06-18 长江存储科技有限责任公司 三维存储器结构及其制备方法
US11830907B2 (en) * 2022-04-08 2023-11-28 Nanya Technology Corporation Semiconductor structure and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117698A (zh) * 2009-12-24 2011-07-06 三星电子株式会社 形成电容器及动态随机存取存储器器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
KR101867958B1 (ko) 2011-10-31 2018-06-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101935395B1 (ko) 2012-08-29 2019-01-04 삼성전자주식회사 캐패시터를 포함하는 반도체 장치의 제조 방법
KR101944479B1 (ko) 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117698A (zh) * 2009-12-24 2011-07-06 三星电子株式会社 形成电容器及动态随机存取存储器器件的方法

Also Published As

Publication number Publication date
US10249706B1 (en) 2019-04-02
CN110289258A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN110289258B (zh) 半导体结构
TWI621245B (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
CN110071108B (zh) 半导体存储器元件及其制作方法
KR100654353B1 (ko) 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
US11895823B2 (en) Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US10475794B1 (en) Semiconductor device and method for fabricating the same
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
US8471320B2 (en) Memory layout structure
CN108511440B (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
KR100533959B1 (ko) 반도체 장치 제조 방법
JP4964407B2 (ja) 半導体装置及びその製造方法
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
CN109427786B (zh) 半导体存储装置及其制作工艺
US20110084325A1 (en) Dram structure with a low parasitic capacitance and method of making the same
US10490557B2 (en) Semiconductor structure with contact plug and method of fabricating the same
JP2013168570A (ja) 半導体装置及びその製造方法
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
CN108281354B (zh) 平坦化方法
US6136646A (en) Method for manufacturing DRAM capacitor
CN110246841B (zh) 半导体元件及其制作方法
KR20060108432A (ko) 디램 장치 및 그 형성방법
US20020173094A1 (en) Contact plug formation for devices with stacked capacitors
CN220629948U (zh) 一种半导体存储器件
CN113540089B (zh) 半导体元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant