CN110275357A - 像素电极、阵列基板及显示装置 - Google Patents

像素电极、阵列基板及显示装置 Download PDF

Info

Publication number
CN110275357A
CN110275357A CN201910557367.6A CN201910557367A CN110275357A CN 110275357 A CN110275357 A CN 110275357A CN 201910557367 A CN201910557367 A CN 201910557367A CN 110275357 A CN110275357 A CN 110275357A
Authority
CN
China
Prior art keywords
layer
pixel electrode
electrode
array substrate
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910557367.6A
Other languages
English (en)
Inventor
肖诗笛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201910557367.6A priority Critical patent/CN110275357A/zh
Priority to US16/607,254 priority patent/US11366362B2/en
Priority to PCT/CN2019/101901 priority patent/WO2020258478A1/zh
Publication of CN110275357A publication Critical patent/CN110275357A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种像素电极，所述像素电极包括电极区以及镂空区。所述镂空区分布于所述电极区之间。其中，所述镂空区具有主体部和位于主体部两端的端部，其中所述主体部具有一宽度。至少一端部为膨胀体，其也具有一宽度，所述主体部的宽度小于所述膨胀体的宽度。本发明通过此设计增加背光光源的透过效果，从而改善现有面板的穿透率水准，达到提升对比度和增强续航能力的目的。

Description

像素电极、阵列基板及显示装置
技术领域
本发明涉及显示领域，特别是一种像素电极、阵列基板及显示装置。
背景技术
在现如今产品像素电极设计中，由于原设计和制造能力的限制，使得实际像素电极的镂空区的两端部中所示为开口较小，导致像素电极的镂空区的两端部会占有原像素电极中的间隔区域。因此，会降低有效电场作用范围，影响像素内液晶分子的有效排布，从而降低整个面板的穿透率效果。
发明内容
本发明的目的是提供一种像素电极、阵列基板及显示装置，以解决现有技术中像素电极的有效电场作用范围小，从而影响了像素内液晶分子的有效排布，进一步降低了整个面板的穿透率效果。
为实现上述目的，本发明提供一种像素电极，所述像素电极包括电极区以及镂空区。所述镂空区分布于所述电极区之间。其中，所述镂空区具有主体部和位于主体部两端的端部，其中所述主体部具有一宽度。至少一端部为膨胀体，其也具有一宽度，所述主体部的宽度小于所述膨胀体的宽度。
进一步地，所述膨胀体为优弧形。
进一步地，位于所述主体部的两端的端部均为膨胀体。
进一步地，位于所述主体部的两端的端部其中一端为膨胀体，另一端延伸至所述电极区并形成镂空的缺口。
进一步地，在所述缺口处，所述电极区形成有拐角，所述拐角的边缘为弧形边缘。
本发明中还提供一种阵列基板，所述阵列基板包括如上所述的像素电极。
进一步地，所述阵列基板还包括薄膜晶体管结构层、平坦层以及钝化层。所述平坦层设于所述薄膜晶体管结构层上。所述钝化层设于所述平坦层上。所述像素电极设于所述钝化层上。
进一步地，所述薄膜晶体管结构层中具有源漏极层。所述平坦层上具有一第一过孔，钝化层上具有一第二过孔，所述第一过孔对应于所述第二过孔，所述像素电极穿过所述第一过孔和所述第二过孔与所述源漏极层连接。
进一步地，所述第一过孔的孔径小于7微米，所述第二过孔的孔径小于5微米。
本发明中还提供一种显示装置，包括如上所述的像素电极。
本发明的优点是：本发明的一种像素电极，通过对其两端部的重新设计，使其边缘其余的液晶分子排布更加接近有效显示区域的液晶分子排布，增加背光光源的透过效果。从而改善现有面板的穿透率水准，达到提升对比度和增强续航能力的目的。并且本发明中的一种阵列基板，其个膜层中的挖孔根据所述像素电极的镂空区的两端部的增大而做出相应的调整，可以进一步消除暗纹，提高背光透过率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中像素电极的结构示意图；
图2为本发明实施例2中像素电极的结构示意图；
图3为本发明实施例3中像素电极的结构示意图；
图4为本发明实施例1-3中阵列基板的层状结构示意图。
图中部件表示如下：
像素电极100；
电极区110；第一接触部111；
第二接触部112；连接部113；
镂空区120；主体部121；
端部122、123；
阵列基板1000；
薄膜晶体管结构层200；
基层210；有源层220；
掺杂区221；第一绝缘层230；
栅极层240；第二绝缘层250；
源漏极层260；接触孔270；
平坦层300；第一过孔310；
钝化层400；第二过孔410；
公共电极500。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
实施例1
本发明实施例中提供一种像素电极100，所述像素电极为长条形。
如图1所示，所述像素电极100包括电极区110和镂空区120，在本发明实施例中，所述像素电极100具有两个镂空区120以及一个电极区110。所述镂空区120均匀分布于所述电极区110上，所述电极区110将所述镂空区120包围。
所述电极区110包括第一接触部111、第二接触部112和三个连接部113。所述连接部113为长条形，每两个连接部113之间相互平行，并且所述连接部113与所述镂空区120相互交叠设置。所述第一接触部111和所述第二接触部112分别设于所述连接部113的两端。所述第一接触部111和所述第二接触部112用于与阵列基板中的结构层进行接触连接，所述连接部113用于传输电流。
所述镂空区120平均分布在所述像素电极100上，并且所述镂空区120之间互相平行。每一镂空区120具有一主体部121和位于主体部121两端的端部122和端部123。其中，所述主体部121为长条形，其具有一宽度。位于所述镂空区120的两端的端部122和端部123均为膨胀体，所述膨胀体也具有一宽度，所述主体部121的宽度小于所述端部122和所述端部123的宽度。并且，所述膨胀体为优弧形。所述镂空区用于透过所述背光，为所述显示面板提供光线。
所述像素电极100的材料为氧化铟锡(ITO)。所述像素电极100通过加大所述镂空区120两端的端部122和端部123的设计，改善了液晶分子排布，消除或减弱了像素显示区域的暗纹，从而达到增加面板穿透率的目的。
在本发明实施例中，所述像素电极100为单像素双畴结构，但是在其他实施例中，所述像素电极100还可以为其他结构，例如双像素双畴结构等其他像素结构，其镂空区120以及电极区110的设计与本发明实施例中单像素双畴结构的像素电极100相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
如图4所示，本发明实施例中还提供一种阵列基板1000，所述阵列基板1000包括一薄膜晶体管结构层200、一平坦层300、一钝化层400以及如上所述的像素电极100。
所述薄膜晶体管结构层200中包括基层210、有源层220、第一绝缘层230、栅极层240、第二绝缘层250以及源漏极层260。
所述基板为绝缘基板，所述绝缘基板的材料可以为玻璃或石英等绝缘材料，用于保护所述阵列基板1000的整体结构。
所述有源层220设于所述基层210上。在所述有源层220的两端分别具一掺杂区221，所述掺杂区221可以通过离子掺杂技术制备而成，如通过N型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子N型离子，或通过P型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子P型离子。进行掺杂工艺后的所述掺杂可以减少所述源漏极层260与所述有源层220之间的接触电阻，降低所述阵列基板1000的泄露电流，并提升所述阵列基板1000的电性能。
所述第一绝缘层230设于所述基层210上，并覆盖所述有源层220。所述第一绝缘层230可以由绝缘材料沉积而成，所述绝缘材料可为氧化硅、氮化硅或氮氧化硅中的一种。所述第一绝缘层230用于保护以及隔绝所述有源层220。
所述栅极层240设于所述第一绝缘层230上，并与所述有源成相互对应。所述栅极层240由导电材料制备而成，所述导电材料可以为钨、铬、铝、铜等。所述栅极层240用于通过电压产生电场，从而改变导电沟道的厚度，以达到控制所述源漏极层260的电流的目的。
所述第二绝缘层250设于所述第一绝缘层230上，并覆盖所述栅极层240。所述第二绝缘层250可以通过化学气相沉积法沉积而成。所述第二绝缘层250还可以采用介质隔离技术，由绝缘电介质材料制成，所述绝缘电介质材料可以为氧化硅、氮化硅或氮氧化硅中的一种。所述第二绝缘层250用于隔离金属走线，所述金属走线为如所述栅极层240和所述源漏极层260，防止所述栅极层240和所述源漏极层260发生短路。
所述薄膜晶体管结构层200中还包括接触孔270，所述接触孔270从所述第二绝缘层250贯穿至所述第一绝缘层230，并延伸至所述有源层220上。其中，所述接触孔270分别对应于所述有源层220的两端的掺杂区221。所述接触孔270的孔径小于5微米。
所述源漏极层260设于所述第二绝缘层250上。所述源漏极层260可以通过将金属图案化而形成。所述源漏极层260分别通过一所述接触孔270对应连接至所述有源层220的掺杂区221。
所述平坦层300设于所述薄膜晶体管结构层200的第二绝缘层250上，并覆盖所述源漏极层260。所述平坦层300一般采用有机材料制成，其用于将所述薄膜晶体管结构层200平坦化，并保护所述源漏极层260，防止所述源漏极发生短路及腐蚀。
所述钝化层400设于所述平坦层300上，在所述钝化层400与所述平坦层300之间有公共电极500，所述钝化层400用于钝化所述公共电极500层，防止所述公共电极500层发生腐蚀从而出现短路等现象。
在所述平坦层300上具有一第一过孔310，在所述钝化层400上具有一第二过孔410，所述第一过孔310与所述第二过孔410相互对应。所述第一过孔310的孔径小于7微米，所述第二过孔410的孔径小于5微米。
所述像素电极100设于所述钝化层400上，并且所述像素电极100穿过所述第一过孔310和所述第二过孔410与所述源漏极层260连接。
在本发明实施例中，所述像素电极100的两端均采用膨大体设计，但由于在现有技术中所述像素电极100的两端被所述公共电极500的挖孔所覆盖，故而所述像素电极100的膨大体设计的作用效果有限。在本发明实施例中可以将所述公共电极500挖孔缩小来进一步消除暗纹，同时需将所述阵列基板1000中的其他膜层的做进一步调整。其中，所述公共电极500的挖孔孔径小于13微米，所述源漏极层260的走线宽度范围小于10微米，所述平坦层300上的第一过孔310的孔径小于7微米，所述钝化层400上的第二过孔410的孔径小于5微米，所述第二绝缘层250上的接触孔270的孔径小于5微米。
在本发明实施例中，所述阵列基板1000为10次光刻背沟道刻蚀型结构，但是在其他实施例中，所述阵列基板1000还可以为其他结构，例如12次光刻背沟道刻蚀型结构、9次光刻背沟道刻蚀型结构、8次光刻背沟道刻蚀型结构等其他结构，其像素电极100的设计与本发明实施例中10次光刻背沟道刻蚀型结构的阵列基板1000相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
本发明实施例还提供一种显示装置(图未示)，包括以上所述像素电极100以及所述阵列基板1000，所述显示装置可以为液晶显示器、手机、平板电脑、笔记本电脑、数码相机、导航仪等任何具有显示功能的产品或者部件。
本实施例中提供的一种像素电极100，将其镂空区120的两端的端部122和端部123采用膨胀体设计，使其边缘其余的液晶分子排布更加接近有效显示区域的液晶分子排布，增加背光光源的透过效果，从而改善现有面板的穿透率水准，达到提升对比度和增强续航能力的目的。并且本发明中的一种阵列基板1000，其个膜层中的挖孔根据所述像素电极100的镂空区120的两端部的增大而做出相应的调整，可以进一步消除暗纹，提高背光透过率。
实施例2
本发明实施例中提供一种像素电极100，所述像素电极为长条形。
如图2所示，所述像素电极100包括电极区110和镂空区120，在本发明实施例中，所述像素电极100具有两个镂空区120以及一个电极区110。所述镂空区120均匀分布于所述电极区110上。
所述电极区110包括第一接触部111、三个第二接触部112和三个连接部113。所述连接部113为长条形，每两个连接部113之间相互平行，并且所述连接部113与所述镂空区120相互交叠设置。所述第一接触部111和所述第二接触部112分别设于所述连接部113的两端。其中，所述第二接触部112为拐角形，所述拐角的边缘为弧形边缘，所述第二接触部112分别对应设于与所述连接部113的一端，并且所述拐角形的第二接触部112的朝向一致。所述第一接触部111和所述第二接触部112用于与阵列基板中的结构层进行接触连接，所述连接部113用于传输电流。
所述镂空区120平均分布在所述像素电极100上，并且所述镂空区120之间互相平行。每一镂空区120具有一主体部121和位于主体部121两端的端部122和端部123。其中，所述主体部121为长条形，其具有一宽度。所述镂空区120靠近所述第一接触部111的端部122为膨胀体，所述镂空区120靠近所述第二接触部112端部123为延伸至所述第二接触部112并形成镂空的缺口，促使所述第二接触部112形成所述拐角。所述膨胀体也具有一宽度，所述主体部121的宽度小于所述端部122的宽度。并且，所述膨胀体为优弧形。所述镂空区用于透过所述背光，为所述显示面板提供光线。
所述像素电极100的材料为氧化铟锡(ITO)。所述像素电极100通过加大所述镂空区120两端的端部122和端部123的设计，改善了液晶分子排布，消除或减弱了像素显示区域的暗纹，从而达到增加面板穿透率的目的。
在本发明实施例中，所述像素电极100为单像素双畴结构，但是在其他实施例中，所述像素电极100还可以为其他结构，例如双像素双畴结构等其他像素结构，其镂空区120以及电极区110的设计与本发明实施例中单像素双畴结构的像素电极100相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
如图4所示，本发明实施例中还提供一种阵列基板1000，所述阵列基板1000包括一薄膜晶体管结构层200、一平坦层300、一钝化层400以及如上所述的像素电极100。
所述薄膜晶体管结构层200中包括基层210、有源层220、第一绝缘层230、栅极层240、第二绝缘层250以及源漏极层260。
所述基板为绝缘基板，所述绝缘基板的材料可以为玻璃或石英等绝缘材料，用于保护所述阵列基板1000的整体结构。
所述有源层220设于所述基层210上。在所述有源层220的两端分别具一掺杂区221，所述掺杂区221可以通过离子掺杂技术制备而成，如通过N型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子N型离子，或通过P型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子P型离子。进行掺杂工艺后的所述掺杂可以减少所述源漏极层260与所述有源层220之间的接触电阻，降低所述阵列基板1000的泄露电流，并提升所述阵列基板1000的电性能。
所述第一绝缘层230设于所述基层210上，并覆盖所述有源层220。所述第一绝缘层230可以由绝缘材料沉积而成，所述绝缘材料可为氧化硅、氮化硅或氮氧化硅中的一种。所述第一绝缘层230用于保护以及隔绝所述有源层220。
所述栅极层240设于所述第一绝缘层230上，并与所述有源成相互对应。所述栅极层240由导电材料制备而成，所述导电材料可以为钨、铬、铝、铜等。所述栅极层240用于通过电压产生电场，从而改变导电沟道的厚度，以达到控制所述源漏极层260的电流的目的。
所述第二绝缘层250设于所述第一绝缘层230上，并覆盖所述栅极层240。所述第二绝缘层250可以通过化学气相沉积法沉积而成。所述第二绝缘层250还可以采用介质隔离技术，由绝缘电介质材料制成，所述绝缘电介质材料可以为氧化硅、氮化硅或氮氧化硅中的一种。所述第二绝缘层250用于隔离金属走线，所述金属走线为如所述栅极层240和所述源漏极层260，防止所述栅极层240和所述源漏极层260发生短路。
所述薄膜晶体管结构层200中还包括接触孔270，所述接触孔270从所述第二绝缘层250贯穿至所述第一绝缘层230，并延伸至所述有源层220上。其中，所述接触孔270分别对应于所述有源层220的两端的掺杂区221。所述接触孔270的孔径小于5微米。
所述源漏极层260设于所述第二绝缘层250上。所述源漏极层260可以通过将金属图案化而形成。所述源漏极层260分别通过一所述接触孔270对应连接至所述有源层220的掺杂区221。
所述平坦层300设于所述薄膜晶体管结构层200的第二绝缘层250上，并覆盖所述源漏极层260。所述平坦层300一般采用有机材料制成，其用于将所述薄膜晶体管结构层200平坦化，并保护所述源漏极层260，防止所述源漏极发生短路及腐蚀。
所述钝化层400设于所述平坦层300上，在所述钝化层400与所述平坦层300之间有公共电极500，所述钝化层400用于钝化所述公共电极500层，防止所述公共电极500层发生腐蚀从而出现短路等现象。
在所述平坦层300上具有一第一过孔310，在所述钝化层400上具有一第二过孔410，所述第一过孔310与所述第二过孔410相互对应。所述第一过孔310的孔径小于7微米，所述第二过孔410的孔径小于5微米。
所述像素电极100设于所述钝化层400上，并且所述像素电极100穿过所述第一过孔310和所述第二过孔410与所述源漏极层260连接。
在本发明实施例中，所述像素电极100的两端中的一端采用膨大体设计，另一端采用缺口设计，但由于在现有技术中所述像素电极100的两端被所述公共电极500的挖孔所覆盖，故而所述像素电极100的膨大体设计的作用效果有限。在本发明实施例中可以将所述公共电极500挖孔缩小来进一步消除暗纹，同时需将所述阵列基板1000中的其他膜层的做进一步调整。其中，所述公共电极500的挖孔孔径小于13微米，所述源漏极层260的走线宽度范围小于10微米，所述平坦层300上的第一过孔310的孔径小于7微米，所述钝化层400上的第二过孔410的孔径小于5微米，所述第二绝缘层250上的接触孔270的孔径小于5微米。
在本发明实施例中，所述阵列基板1000为10PEP结构，但是在其他实施例中，所述阵列基板1000还可以为其他结构，例如12PEP结构、9PEP结构、8PEP结构等其他结构，其像素电极100的设计与本发明实施例中10PEP结构的阵列基板1000相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
本发明实施例还提供一种显示装置(图未示)，包括以上所述像素电极100以及所述阵列基板1000，所述显示装置可以为液晶显示器、手机、平板电脑、笔记本电脑、数码相机、导航仪等任何具有显示功能的产品或者部件。
本实施例中提供的一种像素电极100，将其镂空区120的两端的端部122设为膨胀体，端部123设为延伸至所述第二接触部112并形成镂空的缺口，并在所述第二接触部112形成拐角，这种设计使其边缘其余的液晶分子排布更加接近有效显示区域的液晶分子排布，增加背光光源的透过效果，从而改善现有面板的穿透率水准，达到提升对比度和增强续航能力的目的。并且本发明中的一种阵列基板1000，其个膜层中的挖孔根据所述像素电极100的镂空区120的两端部的增大而做出相应的调整，可以进一步消除暗纹，提高背光透过率。
实施例3
本发明实施例中提供一种像素电极100，所述像素电极为“ㄑ”形。
如图3所示，所述像素电极100包括电极区110和镂空区120，在本发明实施例中，所述像素电极100具有两个镂空区120以及一个电极区110。所述镂空区120均匀分布于所述电极区110上。
所述电极区110包括第一接触部111、三个第二接触部112和三个连接部113。所述连接部113为“ㄑ”形，每两个连接部113之间相互平行，并且所述连接部113与所述镂空区120相互交叠设置。所述第一接触部111和所述第二接触部112分别设于所述连接部113的两端。其中，所述第二接触部112为拐角形，所述拐角的边缘为弧形边缘，所述第二接触部112分别对应设于与所述连接部113的一端，并且所述拐角形的第二接触部112的朝向一致。所述第一接触部111和所述第二接触部112用于与阵列基板中的结构层进行接触连接，所述连接部113用于传输电流。
所述镂空区120平均分布在所述像素电极100上，并且所述镂空区120之间互相平行。每一镂空区120具有一主体部121和位于主体部121两端的端部122和端部123。其中，所述主体部121为“ㄑ”形，其具有一宽度。所述镂空区120靠近所述第一接触部111的端部122为膨胀体，所述镂空区120靠近所述第二接触部112端部123为延伸至所述第二接触部112并形成镂空的缺口，促使所述第二接触部112形成所述拐角。所述膨胀体也具有一宽度，所述主体部121的宽度小于所述端部122的宽度。并且，所述膨胀体为优弧形。所述镂空区用于透过所述背光，为所述显示面板提供光线。
所述像素电极100的材料为氧化铟锡(ITO)。所述像素电极100通过加大所述镂空区120两端的端部122和端部123的设计，改善了液晶分子排布，消除或减弱了像素显示区域的暗纹，从而达到增加面板穿透率的目的。
在本发明实施例中，所述像素电极100为单像素双畴结构，但是在其他实施例中，所述像素电极100还可以为其他结构，例如双像素双畴结构等其他像素结构，其镂空区120以及电极区110的设计与本发明实施例中单像素双畴结构的像素电极100相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
如图4所示，本发明实施例中还提供一种阵列基板1000，所述阵列基板1000包括一薄膜晶体管结构层200、一平坦层300、一钝化层400以及如上所述的像素电极100。
所述薄膜晶体管结构层200中包括基层210、有源层220、第一绝缘层230、栅极层240、第二绝缘层250以及源漏极层260。
所述基板为绝缘基板，所述绝缘基板的材料可以为玻璃或石英等绝缘材料，用于保护所述阵列基板1000的整体结构。
所述有源层220设于所述基层210上。在所述有源层220的两端分别具一掺杂区221，所述掺杂区221可以通过离子掺杂技术制备而成，如通过N型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子N型离子，或通过P型重掺杂工艺将所述有源层220两端的掺杂区221掺杂相同类型的离子P型离子。进行掺杂工艺后的所述掺杂可以减少所述源漏极层260与所述有源层220之间的接触电阻，降低所述阵列基板1000的泄露电流，并提升所述阵列基板1000的电性能。
所述第一绝缘层230设于所述基层210上，并覆盖所述有源层220。所述第一绝缘层230可以由绝缘材料沉积而成，所述绝缘材料可为氧化硅、氮化硅或氮氧化硅中的一种。所述第一绝缘层230用于保护以及隔绝所述有源层220。
所述栅极层240设于所述第一绝缘层230上，并与所述有源成相互对应。所述栅极层240由导电材料制备而成，所述导电材料可以为钨、铬、铝、铜等。所述栅极层240用于通过电压产生电场，从而改变导电沟道的厚度，以达到控制所述源漏极层260的电流的目的。
所述第二绝缘层250设于所述第一绝缘层230上，并覆盖所述栅极层240。所述第二绝缘层250可以通过化学气相沉积法沉积而成。所述第二绝缘层250还可以采用介质隔离技术，由绝缘电介质材料制成，所述绝缘电介质材料可以为氧化硅、氮化硅或氮氧化硅中的一种。所述第二绝缘层250用于隔离金属走线，所述金属走线为如所述栅极层240和所述源漏极层260，防止所述栅极层240和所述源漏极层260发生短路。
所述薄膜晶体管结构层200中还包括接触孔270，所述接触孔270从所述第二绝缘层250贯穿至所述第一绝缘层230，并延伸至所述有源层220上。其中，所述接触孔270分别对应于所述有源层220的两端的掺杂区221。所述接触孔270的孔径小于5微米。
所述源漏极层260设于所述第二绝缘层250上。所述源漏极层260可以通过将金属图案化而形成。所述源漏极层260分别通过一所述接触孔270对应连接至所述有源层220的掺杂区221。
所述平坦层300设于所述薄膜晶体管结构层200的第二绝缘层250上，并覆盖所述源漏极层260。所述平坦层300一般采用有机材料制成，其用于将所述薄膜晶体管结构层200平坦化，并保护所述源漏极层260，防止所述源漏极发生短路及腐蚀。
所述钝化层400设于所述平坦层300上，在所述钝化层400与所述平坦层300之间有公共电极500，所述钝化层400用于钝化所述公共电极500层，防止所述公共电极500层发生腐蚀从而出现短路等现象。
在所述平坦层300上具有一第一过孔310，在所述钝化层400上具有一第二过孔410，所述第一过孔310与所述第二过孔410相互对应。所述第一过孔310的孔径小于7微米，所述第二过孔410的孔径小于5微米。
所述像素电极100设于所述钝化层400上，并且所述像素电极100穿过所述第一过孔310和所述第二过孔410与所述源漏极层260连接。
在本发明实施例中，所述像素电极100的两端均采用膨大体设计，但由于在现有技术中所述像素电极100的两端被所述公共电极500的挖孔所覆盖，故而所述像素电极100的膨大体设计的作用效果有限。在本发明实施例中可以将所述公共电极500挖孔缩小来进一步消除暗纹，同时需将所述阵列基板1000中的其他膜层的做进一步调整。其中，所述公共电极500的挖孔孔径小于13微米，所述源漏极层260的走线宽度范围小于10微米，所述平坦层300上的第一过孔310的孔径小于7微米，所述钝化层400上的第二过孔410的孔径小于5微米，所述第二绝缘层250上的接触孔270的孔径小于5微米。
在本发明实施例中，所述阵列基板1000为10次光刻背沟道刻蚀型结构，但是在其他实施例中，所述阵列基板1000还可以为其他结构，例如12次光刻背沟道刻蚀型结构、9次光刻背沟道刻蚀型结构、8次光刻背沟道刻蚀型结构等其他结构，其像素电极100的设计与本发明实施例中10次光刻背沟道刻蚀型结构的阵列基板1000相似，因此不在此做过多赘述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
本发明实施例还提供一种显示装置(图未示)，包括以上所述像素电极100以及所述阵列基板1000，所述显示装置可以为液晶显示器、手机、平板电脑、笔记本电脑、数码相机、导航仪等任何具有显示功能的产品或者部件。
本实施例中提供的一种像素电极100，将其镂空区120的两端的端部122设为膨胀体，端部123设为延伸至所述第二接触部112并形成镂空的缺口，并在所述第二接触部112形成拐角，这种设计使其边缘其余的液晶分子排布更加接近有效显示区域的液晶分子排布，增加背光光源的透过效果，从而改善现有面板的穿透率水准，达到提升对比度和增强续航能力的目的。并且本发明中的一种阵列基板1000，其个膜层中的挖孔根据所述像素电极100的镂空区120的两端部的增大而做出相应的调整，可以进一步消除暗纹，提高背光透过率。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种像素电极，其特征在于，包括
电极区，以及
至少一镂空区，分布于所述电极区之间；其中，所述镂空区具有主体部和位于主体部两端的端部，其中所述主体部具有一宽度；至少一端部为膨胀体，其也具有一宽度，所述主体部的宽度小于所述膨胀体的宽度。
2.如权利要求1所述的像素电极，其特征在于，所述膨胀体为优弧形。
3.如权利要求1所述的像素电极，其特征在于，位于所述主体部的两端的端部均为膨胀体。
4.如权利要求1所述的像素电极，其特征在于，位于所述主体部的两端的端部其中一端为膨胀体，另一端延伸至所述电极区并形成镂空的缺口。
5.如权利要求4所述的像素电极，其特征在于，在所述缺口处，所述电极区形成有拐角，所述拐角的边缘为弧形边缘。
6.一种阵列基板，其特征在于，包括如权利要求1-5中任意一项所述的像素电极。
7.如权利要求6所述的阵列基板，其特征在于，还包括：
薄膜晶体管结构层；
平坦层，设于所述薄膜晶体管结构层上；以及
钝化层，设于所述平坦层上；
所述像素电极设于所述钝化层上。
8.如权利要求7所述的阵列基板，其特征在于，
所述薄膜晶体管结构层中具有源漏极层；
所述平坦层上具有一第一过孔，钝化层上具有一第二过孔，所述第一过孔对应于所述第二过孔，所述像素电极穿过所述第一过孔和所述第二过孔与所述源漏极层连接。
9.如权利要求8所述的阵列基板，其特征在于，所述第一过孔的孔径小于7微米，所述第二过孔的孔径小于5微米。
10.一种显示装置，其特征在于，包括如权利要去1-5中任意一项所述的像素电极。
CN201910557367.6A 2019-06-25 2019-06-25 像素电极、阵列基板及显示装置 Pending CN110275357A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910557367.6A CN110275357A (zh) 2019-06-25 2019-06-25 像素电极、阵列基板及显示装置
US16/607,254 US11366362B2 (en) 2019-06-25 2019-08-22 Pixel electrode, array substrate and device
PCT/CN2019/101901 WO2020258478A1 (zh) 2019-06-25 2019-08-22 像素电极、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910557367.6A CN110275357A (zh) 2019-06-25 2019-06-25 像素电极、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN110275357A true CN110275357A (zh) 2019-09-24

Family

ID=67963171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910557367.6A Pending CN110275357A (zh) 2019-06-25 2019-06-25 像素电极、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US11366362B2 (zh)
CN (1) CN110275357A (zh)
WO (1) WO2020258478A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618564A (zh) * 2019-10-30 2019-12-27 京东方科技集团股份有限公司 电极结构、阵列基板及显示装置
CN111273494A (zh) * 2020-03-27 2020-06-12 武汉华星光电技术有限公司 阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316414A1 (en) * 2004-12-28 2008-12-25 Sharp Kabushiki Kaisha Wiring Figure Pattern of Display Panel
CN101446717A (zh) * 2007-11-07 2009-06-03 海帝士科技公司 Ffs模式lcd及其制造方法
US20100182555A1 (en) * 2009-01-16 2010-07-22 Yohei Kimura Liquid crystal display device and method of manufacturing the same
CN101825812A (zh) * 2003-09-26 2010-09-08 京东方显示器科技公司 边缘场开关液晶显示装置
CN103852942A (zh) * 2012-11-30 2014-06-11 三星显示有限公司 液晶显示器
CN105867037A (zh) * 2016-06-17 2016-08-17 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法及液晶显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194675A (ja) * 2000-01-12 2001-07-19 Hitachi Ltd 液晶表示装置
TW574532B (en) * 2001-07-18 2004-02-01 Au Optronics Corp Method for manufacturing reflective TFT LCD devices with coarse diffusing surfaces
TWI360682B (en) * 2007-06-08 2012-03-21 Wintek Corp Multi-domain liquid crystal display and array subs
US7847905B2 (en) 2007-11-07 2010-12-07 Hydis Technologies Co., Ltd. FFS mode LCD and method of manufacturing the same
JP2009122595A (ja) * 2007-11-19 2009-06-04 Hitachi Displays Ltd 液晶表示装置
JP2013007956A (ja) * 2011-06-27 2013-01-10 Japan Display Central Co Ltd 液晶表示装置
JP6250408B2 (ja) * 2014-01-17 2017-12-20 株式会社ジャパンディスプレイ 液晶表示装置
JP6742738B2 (ja) * 2016-01-26 2020-08-19 株式会社ジャパンディスプレイ 液晶表示装置
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN106054485B (zh) * 2016-08-22 2019-05-31 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
US20200184909A1 (en) * 2016-09-29 2020-06-11 Sharp Kabushiki Kaisha Liquid crystal display device
CN107015406B (zh) * 2017-06-09 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN109521596B (zh) * 2018-12-26 2020-09-01 武汉华星光电技术有限公司 阵列基板、显示面板以及显示面板的控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825812A (zh) * 2003-09-26 2010-09-08 京东方显示器科技公司 边缘场开关液晶显示装置
US20080316414A1 (en) * 2004-12-28 2008-12-25 Sharp Kabushiki Kaisha Wiring Figure Pattern of Display Panel
CN101446717A (zh) * 2007-11-07 2009-06-03 海帝士科技公司 Ffs模式lcd及其制造方法
US20100182555A1 (en) * 2009-01-16 2010-07-22 Yohei Kimura Liquid crystal display device and method of manufacturing the same
CN103852942A (zh) * 2012-11-30 2014-06-11 三星显示有限公司 液晶显示器
CN105867037A (zh) * 2016-06-17 2016-08-17 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法及液晶显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618564A (zh) * 2019-10-30 2019-12-27 京东方科技集团股份有限公司 电极结构、阵列基板及显示装置
US11256146B2 (en) 2019-10-30 2022-02-22 Beijing Boe Display Technology Co., Ltd. Electrode structure, array substrate and display device
CN111273494A (zh) * 2020-03-27 2020-06-12 武汉华星光电技术有限公司 阵列基板及显示装置
CN111273494B (zh) * 2020-03-27 2022-07-12 武汉华星光电技术有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US11366362B2 (en) 2022-06-21
US20210333602A1 (en) 2021-10-28
WO2020258478A1 (zh) 2020-12-30

Similar Documents

Publication Publication Date Title
US10409121B2 (en) Array substrate and display device including the same
CN100363830C (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN102636925B (zh) 液晶显示器
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
US20060278877A1 (en) Thin film transistor array panel and method of manufacturing the same
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
CN103456744A (zh) 阵列基板及其制备方法、显示装置
CN104102057A (zh) 薄膜晶体管阵列面板及其制造方法
CN104035228A (zh) 液晶显示器及其制造方法
CN100395644C (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
KR20070020675A (ko) 액정 표시 장치
CN106356376A (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN105914134A (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN110275357A (zh) 像素电极、阵列基板及显示装置
KR20100094220A (ko) 박막 트랜지스터 표시판
CN102466932B (zh) 液晶面板、tft阵列基板及其制造方法
CN202917490U (zh) 阵列基板和显示装置
CN109270754B (zh) 阵列基板和显示装置
CN106098709B (zh) 阵列基板、显示装置
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN218769536U (zh) 一种高稳定性的氧化物薄膜晶体管阵列基板
CN218769531U (zh) 一种更稳定的氧化物薄膜晶体管阵列基板
CN100492147C (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190924