CN110247646A - 动态短路保护 - Google Patents
动态短路保护 Download PDFInfo
- Publication number
- CN110247646A CN110247646A CN201910168316.4A CN201910168316A CN110247646A CN 110247646 A CN110247646 A CN 110247646A CN 201910168316 A CN201910168316 A CN 201910168316A CN 110247646 A CN110247646 A CN 110247646A
- Authority
- CN
- China
- Prior art keywords
- switch
- resistor
- gate
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004224 protection Effects 0.000 title abstract description 12
- 230000004044 response Effects 0.000 claims abstract description 16
- 230000003071 parasitic effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 20
- 238000012360 testing method Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims 1
- 230000024241 parasitism Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 14
- 230000009467 reduction Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
本公开提供了“动态短路保护”。电路包括串联布置的一对开关和栅极驱动器。响应于通过所述开关中的一个开关的电流的大小超过阈值，所述栅极驱动器通过第一电阻器使所述一个开关的栅极放电。响应于所述开关的寄生电感上的电压变为零，所述栅极驱动器还通过第二电阻器而不是所述第一电阻器使所述栅极放电。
Description
技术领域
本公开涉及开关装置短路保护技术。
背景技术
电源开关广泛用于工业中。它们通常成对使用，并且互补地控制。然而，可能出现诸如短路事件的问题。在这些情况下，开关可能经受可超过开关的额定电流的高电流。及时的高电流切断可以帮助减轻其影响。否则，可能导致开关温度升高。
发明内容
电路包括串联布置的一对开关和栅极驱动器。响应于通过所述开关中的一个开关的电流的大小超过阈值，栅极驱动器通过第一电阻器使所述一个开关的栅极放电，并且响应于开关的寄生电感上的电压变为零，栅极驱动器通过第二电阻器而不是第一电阻器使栅极放电。栅极驱动器可以包括被布置成检测电压的比较器。栅极驱动器可以包括逻辑门，该逻辑门被布置为响应于比较器的输出而切换状态，以通过第二电阻器而不是第一电阻器使栅极放电。第一电阻器的电阻可以小于第二电阻器的电阻。开关可以是晶体管。
测试设备包括一对互补控制开关、与所述开关中的一个开关并联的电感器、以及栅极驱动电路。响应于所述开关中的另一个开关的寄生电感上的电压在短路事件期间变为零，栅极驱动器电路将所述开关中的另一个开关的栅极与第一电阻器断开，并将栅极连接到第二电阻器以改变栅极的放电速率。栅极驱动电路可以包括被布置成检测电压的比较器。栅极驱动电路可以包括逻辑门，该逻辑门被布置为响应于比较器的输出而切换状态，以将所述开关中的另一个开关的栅极与第一电阻器断开，并将栅极连接到第二电阻器。第一电阻器的电阻可小于第二电阻器的电阻。开关可以是晶体管。晶体管可以是绝缘栅双极晶体管。
用于使一对串联连接的开关中的一个开关的栅极放电的方法包括：响应于通过所述开关中的一个开关的电流的大小超过阈值，由控制器通过第一电阻器使所述一个开关的栅极放电，并且响应于开关的寄生电感上的电压变为零，由控制器通过第二电阻器而不是第一电阻器使栅极放电。该方法还可以包括由比较器检测电压。第一电阻器可以小于第二电阻器的电阻。开关可以是晶体管。
附图说明
图1是典型的双脉冲测试电路的示意图。
图2是具有短路保护的双脉冲测试电路的示意图。
图3A是三种不同的栅极关断和栅极电容器放电情况下的模拟栅极到发射极电压与时间的曲线图。
图3B是图3A的三种不同的栅极关断和栅极电容器放电情况下的模拟装置电流与时间的曲线图。
图3C是图3A的三种不同的栅极关断和栅极电容器放电情况下的模拟集电极到发射极电压与时间的曲线图。
图3D是三种不同的栅极关断和栅极电容器放电情况下的被测模拟装置损耗与时间的曲线图。
具体实施方式
本文描述了本公开的各种实施例。然而，所公开的实施例仅仅是示例性的，并且其他实施例可以采用未明确示出或描述的各种和替代形式。附图不一定按比例绘制；一些特征可能会被放大或最小化以示出特定部件的细节。因此，本文中公开的具体结构细节和功能细节不应被解释为是限制性的，而是仅仅作为教导本领域普通技术人员以不同方式采用本发明的代表性基础。如本领域普通技术人员将理解，参考任一附图示出并描述的各种特征可与一个或多个其他附图中示出的特征相组合，以产生未明确示出或描述的实施例。所示出特征的组合提供用于典型应用的代表性实施例。然而，特定应用或实现方式可以期望与本公开的教导一致的特征的各个组合和修改。
参考图1，典型的双脉冲测试电路10包括串联的一对开关12、14(例如，绝缘栅双极晶体管(IGBT))、与所述对并联的电容器16和与开关12并联的电感器18。电路10可用于评估半导体开关性能或栅极驱动器能力。这里，被测装置(DUT)是开关14。
当开关12、14之间的死区时间不足时，或者当噪声错误地触发否则应该关闭的开关12、14中的一个(或两个)的激活时，可能发生短路。无论哪种方式，当发生此故障时，存在两个开关12、14都接通的特定时间段。这产生了短路情况，导致电容器16两端的低阻抗路径，以及通过开关12、14的高电流。因此，电路保护是通常设计在栅极驱动电路中的功能。该功能可需要检测开关12、14是否正经历极高电流(例如，几倍额定电流)并且缓慢地关闭开关14以确保任何电压尖峰不超过开关14的击穿电压。
几种电路保护方法已在工业中使用。去饱和是一种这样的技术，并且在过去几十年中已被广泛使用。许多商业栅极驱动器默认包括此功能。如果IGBT导通成短路，则高电流将导致集电极-发射极电压升至VTrip(预设阈值电压～8V)以上，即使IGBT的栅极正被驱动导通。当IGBT应该导通时，由比较器检测到的高Vce的此异常存在通常被称为去饱和。另外，在比较器输出之后还提供延迟tTrip以允许IGBT的正常导通时间。tTrip被设置为使得Vce在正常导通开关期间有足够的时间降至VTrip以下。
一些缺点包括由于装置完全导通并进入去饱和区域所需的时间，其在关闭故障装置之前需要长的tTrip时间(至少2μs)。如果tTrip设置得太短，将发生错误的去饱和检测。短路由导致高功率的高电流和高电压组成。短路持续时间越长，能量越高。如果能量累积到高值，则IGBT管芯可能由于高损耗/热量而经历问题。通常，最大安全极限为10μs。
集电极电流监测(电流感测装置/电流分流器/电流传感器具有大的固定值保护阈值)是另一种技术。该方法目前正在广泛使用。电流测量方法具有各种类型，诸如使用集成在IGBT的相同管芯上的电流感测装置，或者使用集成在母线中的小电流分流器。与集电极电流监测相关联的商用栅极驱动器使用固定值作为触发保护的参考，然后通过使用大的关断栅极电阻来缓慢关闭。这是为了确保装置不会在如此高的电流值下出现问题，因为关断di/dt保持足够低以避免过压击穿。
相对于去饱和方法，集电极电流监测是更直接的测量，因为它直接测量电流，并且在大多数情况下，它们是非常线性的。去饱和方法是间接的，因为它测量IGBT的集电极-发射极电压，它与电流具有非线性关系。
集电极电流测量方法比集电极-发射极指示更精确。然而，为了避免误触发，关闭装置之前的时间很长，导致高损耗(同时为高电压和高电流)。此外，缓慢关闭以避免过电压也会引入过多的损耗。
因此，希望找到一种简单的方法来缩短短路保护持续时间，减少在该事件期间产生的热量/损耗，并且还确保半导体装置正在其可接受的操作区域内受到保护。
参考图2，双脉冲测试电路110包括串联的一对开关112、114(例如，绝缘栅双极晶体管(IGBT))、与所述对并联的电容器116、以及与开关112并联的电感器118。电路110还包括栅极驱动器120、电阻器122、124、126和电容器128。电阻器122的电阻远小于电阻器124的电阻。栅极驱动器120包括逻辑和预驱动器130、晶体管(p金属氧化物半导体场效应晶体管(p-MOSFET))132、134、逻辑门136、138和比较器140。开关114的寄生电感示为编号元件142。
当栅极驱动器120向开关114发出导通信号时，在该示例中，+15V通过具有低电阻的典型电阻器(未示出)施加到其栅极-发射极，以优化开关速度。因此，当栅极电容器Cge正在充电时，栅极-发射极上的电压斜升。
假设这是短路事件，例如开关112以某种方式无意地接通，则开关114的集电极电流不能停止在负载电流电平，而是由于短路而保持增加。如果没有妥善的解决方案，电流可以达到其原始额定电流的5倍至10倍。在以下仿真研究中，假设的额定电流为300A。可以使用各种方法来检测电流，诸如分流电阻器、电流探头、管芯上电流感测装置等。当检测到电流大于例如1200A(～4X)时，栅极驱动器130给出关断信号，这意味着以通常的方式去除+15V电源。晶体管132、134和逻辑门136、138被布置成使得栅极电容器Cge开始通过电阻器122放电，并且其电压开始降低。
随着栅极电压降低，di/dt也降低。在某一时刻，di/dt达到0。这也是当集电极-发射极电压Vce变得与电容器116上的DC总线电压相同时。该时刻可以由比较器140检测。一个输入是接地参考，并且另一个输入是感测发射极和功率发射极(寄生电感142)上的电压。通过将寄生电感142上的电压(L*di/dt)与接地参考(0)进行比较，可以相对容易地确定di/dt＝0时的时刻。
响应于比较器140的输出指示di/dt＝0，晶体管132、134和逻辑门136、138被布置成自动地从电阻器122切换到电阻器124以轻柔地和缓慢地关闭装置。这是为了将峰值电压过冲维持在可接受的操作区域内。这比可试图监测栅极-发射极电压Vge并且响应于Vge变得小于某个校准阈值而自动从一个电阻器切换到另一个电阻器的其他可能技术更简单和更准确。
图3A至图3D显示三种情况下栅极到发射极电压、装置电流、集电极到发射极电压和装置消耗的损耗分别与时间的迹线：(1)栅极关断和栅极电容器仅通过电阻器122放电(标记为“快速”)，(2)栅极关断和栅极电容器仅通过电阻器124放电(标记为“缓慢”)，以及(3)栅极关断和栅极电容器如上所述首先通过电阻器122放电然后通过电阻器124放电(标记为“建议”)。
参考图3A，仅通过电阻器122的专有放电(“快速”情况)导致如预期的那样最快地降低栅极到发射极电压。仅通过电阻器124的专有放电(“缓慢”情况)和通过电阻器122然后电阻器124放电(“建议”情况)导致相对而言栅极到发射极电压的更稳定的减小。
参考图3B，“快速”情况导致如预期的那样最快地降低装置电流。“缓慢”情况导致最高峰值装置电流和装置电流的最慢减少—再次如预期的那样。“建议”情况导致峰值装置电流小于“缓慢”情况，并且装置电流的降低速率大于“缓慢”情况但小于“快速”情况。
参考图3C，所有三种情况表现出类似的集电极到发射极电压在增加之前下降。然而，“快速”情况导致最大的过冲。因此，在栅极到发射极电压的降低速率和集电极到发射极电压过冲之间存在折衷。在某些情况下，这种过冲可能会超出装置功能。因此，相对于“快速”和“缓慢”情况，“建议”情况在集电极到发射极电压过冲与栅极到发射极电压和装置电流的降低速率之间取得平衡。
参考图3D，“快速”情况导致如预期的那样装置消耗的损耗最小。“缓慢”情况导致装置消耗的损耗最大—再次如预期的那样。“建议”情况导致的损耗大于“快速”情况但小于“缓慢”情况。
所公开的过程、方法、逻辑或策略可以被传送到处理装置、控制器或计算机和/或通过处理装置、控制器或计算机来实现，所述处理装置、控制器或计算机可以包括任何现有的可编程电子控制单元或者专用的电子控制单元。类似地，所述过程、方法、逻辑或策略可以以多种形式被存储为可由控制器或计算机执行的数据和指令，所述多种形式包括但不限于持久地存储在各种类型的制品上的信息，所述制品可包括持久性不可写存储介质诸如ROM装置；以及可变地存储在可写存储介质上的信息，所述可写存储介质诸如为软盘、磁带、CD、RAM装置以及其他磁介质和光学介质。所述过程、方法、逻辑或策略也可以在软件可执行对象中实现。替代性地，它们可使用合适的硬件部件(诸如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)、状态机、控制器或其他硬件部件或装置)或者硬件、软件和固件部件的组合被整体或部分地实现。
说明书中所用的字词为描述性而非限制性的字词，并且应当理解，在不脱离本公开和权利要求的精神和范围的情况下可以做出各种改变。例如，参考双脉冲测试电路解释了本文设想的短路保护架构。然而，这种电路不是唯一的实施形式。例如，所提出的实施例可以与用于短路保护的汽车电力电子模块的成对电源开关或根据需要与其他部件结合使用。且尽管在图2的示例中使用比较器、逻辑门和晶体管来检测寄生电感上的电压并改变从一个电阻器到另一个电阻器的栅极连接，但是可以使用任何合适的电路或设置。还设想了其他布置等。
如先前所述，各种实施例的特征可进行组合以形成可能未明确描述或说明的其他实施例。虽然各种实施例可能已经被描述为就一个或多个所需特性方面相较其它实施例或现有技术实现方式来说提供优点或是优选的，但是本领域的普通技术人员将认识到，一个或多个特征或特性可折衷以实现所需总体***属性，这取决于特定应用和实现方式。这些属性包括但不限于成本、强度、耐久性、寿命周期成本、可销售性、外观、包装、大小、可维修性、重量、可制造性、易组装性等。同样，被描述为就一个或多个特性方面相较其它实施例或现有技术实现方式来说不太期望的实施例不在本公开的范围之外，并且对于特定应用来说可为期望的。
Claims (15)
1.电路，其包括：
串联布置的一对开关；以及
栅极驱动器，所述栅极驱动器被配置为
响应于通过所述开关中的一个开关的电流的大小超过阈值，通过第一电阻器使所述一个开关的栅极放电，以及
响应于所述一个开关的寄生电感上的电压变为零，通过第二电阻器而不是所述第一电阻器使所述栅极放电。
2.如权利要求1所述的电路，其中所述栅极驱动器包括比较器，所述比较器被布置成检测所述电压。
3.如权利要求2所述的电路，其中所述栅极驱动器包括逻辑门，所述逻辑门被布置为响应于所述比较器的输出而切换状态，以通过所述第二电阻器而不是所述第一电阻器使所述栅极放电。
4.如权利要求1所述的电路，其中所述第一电阻器的电阻小于所述第二电阻器的电阻。
5.如权利要求1所述的电路，其中所述开关是晶体管。
6.一种测试设备，其包括：
一对互补控制开关；
与所述开关中的一个开关并联的电感器；以及
栅极驱动电路，所述栅极驱动电路被配置为：响应于所述开关中的另一个开关的寄生电感上的电压在短路事件期间变为零，将所述开关中的所述另一个开关的栅极与第一电阻器断开，并将所述栅极连接到第二电阻器以改变所述栅极的放电速率。
7.如权利要求6所述的设备，其中所述栅极驱动电路包括被布置成检测所述电压的比较器。
8.如权利要求7所述的设备，其中所述栅极驱动电路包括逻辑门，所述逻辑门被布置为响应于所述比较器的输出而切换状态，以将所述开关中的所述另一个开关的所述栅极与所述第一电阻器断开，并将所述栅极连接到所述第二电阻器。
9.如权利要求6所述的设备，其中所述第一电阻器的电阻小于所述第二电阻器的电阻。
10.如权利要求6所述的设备，其中所述开关是晶体管。
11.如权利要求10所述的设备，其中所述晶体管是绝缘栅双极晶体管。
12.一种用于使一对串联连接的开关中的一个开关的栅极放电的方法，其包括：
响应于通过所述开关中的所述一个开关的电流的大小超过阈值，由控制器通过第一电阻器使所述一个开关的栅极放电，以及
响应于所述一个开关的寄生电感上的电压变为零，由所述控制器通过第二电阻器而不是所述第一电阻器使所述栅极放电。
13.如权利要求12所述的方法，其还包括由比较器检测所述电压。
14.如权利要求12所述的方法，其中所述第一电阻器的电阻小于所述第二电阻器的电阻。
15.如权利要求12所述的方法，其中所述开关是晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/917,476 | 2018-03-09 | ||
| US15/917,476 US11115019B2 (en) | 2018-03-09 | 2018-03-09 | Dynamic short circuit protection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110247646A true CN110247646A (zh) | 2019-09-17 |
Family
ID=67701876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910168316.4A Pending CN110247646A (zh) | 2018-03-09 | 2019-03-06 | 动态短路保护 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11115019B2 (zh) |
| CN (1) | CN110247646A (zh) |
| DE (1) | DE102019105715A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018225038A1 (en) * | 2017-06-08 | 2018-12-13 | Nexus Technologies, Inc. | Short-circuit protection for a power semiconductor device |
| EP4391380A1 (en) * | 2022-12-20 | 2024-06-26 | Infineon Technologies Austria AG | Co-packaged controlled overcurrent handling |
| CN117368624B (zh) * | 2023-12-08 | 2024-02-20 | 悦芯科技股份有限公司 | 一种具有主动保护功能可调参数的双脉冲测试储能装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104149A (en) | 1997-02-28 | 2000-08-15 | International Rectifier Corp. | Circuit and method for improving short-circuit capability of IGBTs |
| JP3432425B2 (ja) * | 1998-08-05 | 2003-08-04 | 株式会社東芝 | ゲート回路 |
| CA2759210A1 (en) * | 2009-05-11 | 2010-11-18 | Ss Sc Ip, Llc | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets |
| CN103973277B (zh) | 2013-02-05 | 2017-06-09 | 通用电气公司 | 绝缘栅双极型晶体管的短路保护电路和方法 |
| DK2816728T3 (da) | 2013-06-20 | 2020-10-26 | Abb Schweiz Ag | Aktivt portdrevskredsløb |
| US9435833B2 (en) * | 2014-07-23 | 2016-09-06 | Freescale Semiconductor, Inc. | Resistance detection for integrated circuit driver based on parasitic inductance |
| US9819339B2 (en) | 2015-05-13 | 2017-11-14 | Infineon Technologies Austria Ag | Method and circuit for reducing collector-emitter voltage overshoot in an insulated gate bipolar transistor |
-
2018
- 2018-03-09 US US15/917,476 patent/US11115019B2/en active Active
-
2019
- 2019-03-06 CN CN201910168316.4A patent/CN110247646A/zh active Pending
- 2019-03-06 DE DE102019105715.9A patent/DE102019105715A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102019105715A1 (de) | 2019-09-12 |
| US20190280686A1 (en) | 2019-09-12 |
| US11115019B2 (en) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10700678B2 (en) | Drive control circuit for power semiconductor element | |
| CN108508342B (zh) | 一种igbt短路过流检测电路 | |
| CN1719730B (zh) | 半导体开关控制装置 | |
| EP2899886A1 (en) | Semiconductor drive device and power conversion device using the same | |
| US6097582A (en) | Short circuit protection of IGBTs and other power switching devices | |
| US9887532B2 (en) | Power switch device | |
| EP2882103B1 (en) | Method and apparatus for short circuit protection of power semiconductor switch | |
| CN110247646A (zh) | 动态短路保护 | |
| CN104764988B (zh) | 一种功率器件的失效测试电路和失效测试方法 | |
| US10222422B2 (en) | Short-circuit detection circuits, system, and method | |
| JP5547579B2 (ja) | 試験装置及び試験方法 | |
| US9411016B2 (en) | Testing of a transient voltage protection device | |
| EP2814173A1 (en) | Insulated gate bipolar transistor failure mode detection and protection system and method | |
| JP2007259533A (ja) | 半導体素子の保護回路 | |
| US20130106470A1 (en) | Control device | |
| US9857428B2 (en) | Monitoring device and monitoring method for a switching element | |
| US9595821B2 (en) | Failure detection for switch devices | |
| KR102653766B1 (ko) | 스위칭 멤버를 자동으로 테스트하기 위한 방법 및 장치 | |
| CN107404778B (zh) | 电磁加热烹饪***及其驱动控制电路、检测方法 | |
| KR101596223B1 (ko) | 유도 가열을 수행하는 화상형성장치에서 제 1 스위칭부와 제 2 스위칭부가 직렬로 연결된 하프 또는 풀 브리지 회로를 보호하는 장치 및 방법 | |
| CN102565657B (zh) | 测试装置 | |
| CN106067796B (zh) | 开关设备 | |
| da Cunha et al. | A new combined VGE and VCE based short-circuit detection for high-IC, desat HV-IGBTs and RC-IGBTs | |
| Li et al. | An improved fault protection and identification driving technology for high-voltage high-power IGBT | |
| CN111693841B (zh) | Mosfet管耐受能力测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |