CN110223962A - 封装的半导体器件以及用于制造封装的半导体器件的方法 - Google Patents

封装的半导体器件以及用于制造封装的半导体器件的方法 Download PDF

Info

Publication number
CN110223962A
CN110223962A CN201910156470.XA CN201910156470A CN110223962A CN 110223962 A CN110223962 A CN 110223962A CN 201910156470 A CN201910156470 A CN 201910156470A CN 110223962 A CN110223962 A CN 110223962A
Authority
CN
China
Prior art keywords
metallic carrier
main surface
connection conductor
semiconductor devices
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910156470.XA
Other languages
English (en)
Inventor
R·M·沙勒
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110223962A publication Critical patent/CN110223962A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0214—Biosensors; Chemical sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0278—Temperature sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/02—Analysing fluids
    • G01N29/022—Fluid sensors based on microsensors, e.g. quartz crystal-microbalance [QCM], surface acoustic wave [SAW] devices, tuning forks, cantilevers, flexural plate wave [FPW] devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G01N29/2418—Probes using optoacoustic interaction with the material, e.g. laser radiation, photoacoustics
    • G01N29/2425—Probes using optoacoustic interaction with the material, e.g. laser radiation, photoacoustics optoacoustic fluid cells therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装的半导体器件，包括半导体芯片和半导体封装。半导体封装包括：金属载体，其中半导体芯片布置在金属载体的主表面上；金属盖，该金属盖布置在金属载体上的主表面上，其中金属载体和金属盖构成空腔，并且半导体芯片布置在空腔内；连接导体，该连接导体穿过金属载体从金属载体的主表面延伸到半导体封装的主表面，其中该连接导体与金属载体电绝缘，并且与半导体芯片电连接；连接材料，该连接材料布置在连接导体的第一区域上，用于与外部电路板电和机械连接，其中至少连接导体从金属载体的主表面到连接导体的第一区域的延伸部分被一体地形成。

Description

封装的半导体器件以及用于制造封装的半导体器件的方法
技术领域
本公开一般性地涉及半导体技术。特别地，本公开涉及封装的半导体器件和制造封装的半导体器件的方法。
背景技术
在许多应用中，必须保护包括在半导体器件中的半导体芯片免受外部影响。为此目的，半导体芯片可以被布置在半导体封装中并且通过连接元件被从半导体封装外部电接触。这种封装的半导体器件可以安装在电路板上，其中半导体器件和电路板之间的电连接可以通过连接元件实现。半导体器件制造商正致力于提供改进的封装的半导体器件和制造这种封装的半导体器件的方法。特别地，可能希望提供适合于快速且低成本组装的半导体器件。
发明内容
封装的半导体器件涉及各个方面，包括半导体芯片和半导体封装。半导体封装包括金属载体，其中半导体芯片布置在金属载体的主表面上。此外，半导体封装包括布置在金属载体的主表面上的金属盖，其中金属载体和金属盖构成空腔，并且半导体芯片布置在空腔内。半导体封装还包括连接导体，该连接导体穿过金属载体从金属载体的主表面延伸到半导体封装的主表面，其中连接导体与金属载体电绝缘并且与半导体芯片电连接。此外，半导体封装包括连接材料，该连接材料布置在连接导体的第一区域上，并且用于将连接导体与外部电路板电和机械连接，其中至少连接导体从金属载体的主表面到连接导体的第一区域的延伸部分被一体地形成。
通常，半导体芯片可以包含集成电路、无源电子元件、有源电子元件等。集成电路可以被构造为逻辑集成电路、模拟集成电路、混合信号集成电路、集成电源电路等。半导体芯片可以由单质半导体材料(例如Si等)或复合半导体材料(例如GaN、SiC、SiGe、GaAs等)制成。
特别地，半导体芯片可以是包括检测结构的传感器芯片。传感器芯片尤其可以包含MEMS(微机电***)，该MEMS可以集成在半导体芯片中。MEMS可以包含一个或多个微机械结构，例如桥、膜、悬臂、舌结构等。MEMS可以被配置为捕捉物理变量，例如压力、温度、湿度等。传感器的示例是压力传感器、轮胎压力传感器、气体传感器、湿度传感器等。在特定示例中，传感器芯片可以具有微镜，例如机电操作镜***，该***由可以在光学开关中切换光束的微镜构成。在其他具体示例中，传感器芯片可以包括在功能气体的环境或气氛中工作的光声气体传感器。
嵌入一个或多个微机械结构的传感器芯片可以包括电子电路，该电子电路可以被配置为，处理由微机械结构产生的电信号。替代地或附加地，逻辑(半导体)芯片可以与传感器芯片耦合，其中逻辑芯片可以被配置为，处理由传感器芯片提供的电信号。例如，逻辑芯片可以包含专用集成电路(ASIC)。
金属盖和金属载体可以由金属或金属合金制成，特别是由铁-镍合金或铁-镍-钴合金制成。可以为两个元件选择相同的材料。金属载体可以具有一个或多个孔，该孔从金属载体的主表面延伸到金属载体的相对主表面。连接导体(或多个连接导体)可以布置在孔内。
根据实施例，连接材料包括可焊接材料或导电粘合剂。可焊接材料可以是由焊接材料(例如，锡)制成的连接元件，其不限于任何特定的几何形状。由焊接材料制成的连接元件例如可以是焊球、焊料沉积物、沉积的焊料层、焊料涂层、焊球或焊料凸块。在示例中，焊球形式的连接元件能够通过拾取-和-放置工艺布置在连接导体上。在其他示例中，预成形的焊球可以被软化，通过喷嘴被挤压，并被放置在期望的位置。为了软化焊球，可以例如通过激光来点燃焊球。在其他示例中，可以通过波纹焊在连接导体上沉积焊料涂层。导电粘合剂尤其可以是各向同性导电粘合剂。与可焊接材料相比，导电粘合剂的固化温度可以远低于焊接温度。另外，导电粘合剂基本上可以比可焊接材料构成的焊接更柔韧。
根据实施例，连接导体的从金属载体的主表面到半导体封装的主表面的延伸部分具有恒定的宽度。因此，在平行于金属载体的主表面的方向上或垂直于连接导体的纵向延伸的方向上，对于连接导体的该部分，穿过连接导体的横截面可以是恒定的。特别地，连接导体的所述部分可以被构成为圆柱形，以使得其横截面是圆形。在其他示例中，连接导体的所述部分可以是长方体，以使得其横截面是矩形的。连接导体也可以称为“引线”或“引脚”。特别地，连接导体可以由金属或相关的金属合金制成，例如铜、镍、铝、不锈钢等。
根据实施例，连接导体的端部从半导体封装的主表面突出，并且连接材料布置在连接导体的端部上。在一个示例中，从半导体封装突出的连接导体的端部可以具有与上面描述的从金属载体的主表面延伸到半导体封装的主表面的连接导体的部分相同的几何形状。在示例中，整个连接导体可以构成为单体。
根据实施例，连接导体从半导体封装突出的端部在远离半导体封装的方向上变宽，并且连接材料布置在端部的变宽部分上。例如，连接导体从半导体封装端部突出的端部被构成为钉头形状。钉头形状部分的基面可以是圆形或矩形。通过变宽的端部可确保连接导体和外部电路板之间改进的电和机械连接。
在实施例中，连接导体从半导体封装的主表面突出小于3mm。具体地，连接导体可以从半导体封装的主表面突出小于2.5mm、小于2.0mm、小于1.5mm、小于1.0mm、小于0.9mm、小于0.8mm、小于0.7mm、小于0.6mm、小于0.5mm、小于0.4mm、小于0.3mm、小于0.2mm或小于0.1mm。在一个示例中，连接导体可以不从半导体封装的主表面突出，而可以与半导体封装的主表面齐平地终止或者与半导体封装的主表面构成共同的平面。在其他示例中，连接导体可以缩进到半导体封装或金属载体中。在这种情况下，导电连接材料可以延伸到金属载体中并且与金属载体内的连接导体电接触。然后，连接导体或半导体芯片的电接触可以通过从半导体封装突出的连接材料实现。
根据实施例，封装的半导体器件包括电绝缘层，该电绝缘层布置在与金属载体的第一主表面相对的金属载体的第二主表面上，该电绝缘层使连接材料和金属载体彼此电绝缘。电绝缘层可以具有0.01mm至2.00mm的厚度。
根据实施例，电绝缘层包括电路板材料、焊接掩模、陶瓷材料、玻璃材料、环氧基材料和/或聚酰亚胺。特别地，电路板材料可以是层压板(例如FR-4)。特别地，聚酰亚胺可以是聚酰亚胺薄膜(Kapton)。
根据实施例，封装的半导体器件包括玻璃密封，该玻璃密封布置在连接导体穿过金属载体的延伸部分和金属载体之间，该玻璃密封使金属载体和连接导体彼此电绝缘。特别地，连接导体和玻璃密封之间的连接表面以及金属载体和玻璃密封之间的连接表面可以是气密的，以使得金属载体、金属盖和任何其他部件可以构成气密密封的空腔。
根据实施例，半导体器件是表面安装部件或可表面安装部件。与通孔安装的元件(THT)相比，表面安装部件能够通过可焊接的连接表面直接焊接到电路板上。
根据实施例，空腔是气密密封的。气密密封的空腔尤其对于应当在特定气体环境或气体气氛中操作的应用是必须的。气密密封的空腔中包含的气体可以是保护气体、填充气体或功能气体。在一个示例中，气密密封的空腔可以仅通过金属载体和金属盖构成。在其他例子中，空腔可以由金属载体、金属盖和任何其他部件(例如金属载体中的玻璃窗或玻璃密封)构成。
根据实施例，空腔包含功能气体，并且半导体封装包括光声传感器。
根据实施例，金属盖具有光学窗口，并且半导体芯片被提供用于光学应用。
各个方面涉及一种封装的半导体器件，包括半导体芯片和半导体封装。半导体封装包括金属载体，该金属载体具有第一主表面和与第一主表面相对的第二主表面，其中半导体芯片布置在第一主表面上。此外，半导体封装包括布置在金属载体的第一主表面上的金属盖，其中金属载体和金属盖构成空腔，并且半导体芯片布置在空腔内。半导体封装还包括穿过金属载体从金属载体的第一主表面到金属载体的第二主表面的延伸的连接导体，其中该连接导体与半导体芯片电连接。此外，半导体封装包括布置在金属载体的第二主表面上的重布线层，该重布线层将连接导体与半导体封装的连接元件电连接，其中连接导体和连接元件在垂直于金属载体的主表面的方向上彼此横向错开。
重布线层可以包含金属层或金属线形式的一个或多个导体线路，其可以基本平行于金属载体的第二主表面。导体线路可以执行重新布线的功能，从而将连接导体与封装的半导体器件的外部接触元件电耦合。换句话说，导体线路可以被配置为，使连接导体在半导体器件的其他位置处可用。在多个导体线路之间，可以布置有多个介电层，以使导体线路彼此电隔离。此外，布置在不同层上的金属层可以通过多个贯通接触(或，过孔)彼此电连接。
根据实施例，重布线层具有1μm至1mm的厚度。更具体地，重新布线层可以具有1μm至800μm、1μm至600μm、1μm至400μm或1μm至200μm的厚度。重布线层的厚度取决于其中包含的介电层和导体线路层的数量。在一个示例中，介电层的数量可以在1到3的范围内，并且连同导体线路的层的数量可以在1到4的范围内。
根据实施例，金属载体的厚度小于1mm。更具体地，金属载体可以具有小于800μm或小于600μm的厚度。
各个方面涉及一种制造封装的半导体器件的方法。该方法包括提供金属载体，该金属载体具有第一主表面和与第一主表面相对的第二主表面，其中孔穿过金属载体从第一主表面延伸到第二主表面。此外，该方法包括使用玻璃焊料至少部分地涂覆连接导体。该方法还包括将涂覆有玻璃焊料的连接导体的部分布置在金属载体的孔中。此外，该方法包括加热玻璃焊料材料，从而形成玻璃密封，将连接导体与孔的侧壁连接。此外，该方法包括将连接材料布置在连接导体上，以用于将连接导体与外部电路板电和机械连接。
根据实施例，该方法包括将金属盖焊接到金属载体上，其中半导体芯片布置在金属载体上，由此通过金属载体和金属盖构成气密密封的空腔。特别地，金属盖可以通过电阻焊接附接到金属载体上。在这种情况下，可以将电流脉冲施加到金属盖和金属载体之间的焊接区域，其中发生电峰值效应。待连接元件的材料可以熔化并且可以构成部件之间的牢固连接。电阻焊接可以在室温下进行，其中焊接所需的高温被限制在焊接区域。
根据实施例，将连接材料布置在连接导体上包括拾取和放置工艺或波峰焊接工艺。
涉及各个方面涉及一种制造封装的半导体器件的方法。该方法包括提供半导体封装。半导体封装包括金属载体和布置在金属载体的主表面上的金属盖，其中金属载体和金属盖构成空腔。此外，半导体封装包括布置在金属载体的主表面上和空腔内的半导体芯片。半导体封装还包括穿过金属载体从金属载体的主表面到半导体封装的主表面的延伸的连接导体，其中连接导体与半导体芯片电连接，并且连接导体的端部从半导体封装的主表面突出。此外，该方法包括缩短连接导体的端部。此外，该方法包括将连接材料施加到连接导体的缩短的端部上。
附图说明
附图旨在增强对本公开的各方面的理解。附图示出了实施例，并且与说明书一起用于解释这些方面的原理。附图的元素不一定必须相对于彼此按比例缩放。相同的附图标记表示相应的相同部分。
图1示意性地示出了根据本发明的封装的半导体器件100的侧向剖视图。半导体器件100包括连接导体，在该连接导体上布置有连接材料。
图2示意性地示出了根据本发明的封装的半导体器件200的侧向剖视图。半导体器件200具有与重布线层电连接的连接导体。
图3示意性地示出了根据本公开的封装的半导体器件300的侧面横截面详细视图。半导体器件300包括连接导体，在该连接导体上布置有焊球形式的连接材料。
图4示意性地示出了根据本公开的封装的半导体器件400的侧面横截面详细视图。半导体器件400包括连接导体，在该连接导体上布置有焊料层形式的连接材料。
图5示意性地示出了根据本公开的封装的半导体器件500的侧面横截面详细视图。半导体器件500包括连接导体，在该连接导体上布置有焊球形式的连接材料。
图6示意性地示出了根据本公开的封装的半导体器件600的侧面横截面详细视图。半导体器件600包括连接导体，在该连接导体上布置有焊料层形式的连接材料。
图7示意性地示出了根据本公开的封装的半导体器件700的侧面横截面详细视图。半导体器件700包括具有变宽的端部的连接导体，在该端部上布置有焊料层形式的连接材料。
图8示意性地示出了根据本公开的封装的半导体器件800的侧面横截面详细视图。半导体器件800包括具有变宽的端部的连接导体，在该端部上布置有焊料层形式的连接材料。此外，半导体器件800包括电绝缘层，该电绝缘层使连接材料和半导体器件800的金属载体彼此电绝缘。
图9示意性地示出了根据本公开的封装的半导体器件900的侧面横截面详细视图。半导体器件900包括连接导体，在该连接导体上布置有焊球形式的连接材料。此外，半导体器件900包括电绝缘层，该电绝缘层使连接材料和半导体器件900的金属载体彼此电绝缘。
图10示意性地示出了根据本公开的封装的半导体器件1000的侧面横截面详细视图。半导体器件1000具有与重布线层电连接的连接导体。在重布线层的下侧布置有接触盘。
图11示意性地示出了根据本公开的封装的半导体器件1100的侧面横截面详细视图。半导体器件1100具有与重布线层电连接的连接导体。在重布线层的下侧布置有焊料沉积物。
图12包含图12A至图12C，并且示意性地示出了根据本公开的制造封装的半导体器件1200的方法的横截面侧视图。
图13包含图13A至图13E，并且示意性地示出了根据本公开的制造封装的半导体器件的方法的横截面侧视图。
具体实施方式
在以下详细描述中，参考了附图，在附图中，通过说明的方式，示出了可以实践本公开的具体方面和实施例。在这方面，可以参考所描述的附图的方向使用诸如“顶部”、“底侧”、“前部”、“后部”等方向术语。因为所描述实施例的组件可以定位在不同的方向上，方向术语可以用于说明的目的而不是限制性的。可以使用其他方面，并且可以在不脱离本公开的概念的情况下进行结构或逻辑上的改变。也就是说，以下详细描述不应被解释为限制意义。
图1示意性地示出了根据本发明的封装的半导体器件100的侧向剖视图。半导体器件100包括金属载体2，金属载体2具有上主表面4和相对的下主表面6。在图1的示例中，金属载体2的下主表面6同时对应于半导体器件100或半导体封装的下主表面。一个或多个连接导体8穿过金属载体2从上主表面4延伸到达下主表面6。图1以示例的方式示出了四个连接导体8。在其他示例中，根据应用，连接导体8的数量可以更大或更小。连接导体8从上主表面4到下主表面6的延伸部分可以具有恒定的宽度。在图1的示例中，连接导体8分别从上主表面4和下主表面6突出。在其他示例中，连接导体8可以与相应的主表面齐平地终止，或者也可以缩进在金属载体2中或半导体封装中。
在连接导体8的从金属载体2的下主表面6突出的端部上分别布置连接材料10。连接材料10可以被配置为将连接导体8与外部电路板(未示出)电和机械地连接。由于连接导体8和连接材料10的布置，半导体器件100可以是表面安装部件。在图1中，连接材料10以焊球的形式示例性地示出。在连接导体8穿过金属载体2延伸的部分与金属载体2之间分别布置玻璃密封12。玻璃密封12可以使金属载体2与连接材料10电绝缘和/或可以使金属载体2与连接导体8电绝缘。
半导体器件100具有一个或多个半导体芯片14，其可以布置在金属载体2的上主表面4上。在图1中，示例地示出了两个半导体芯片14。在其他示例中，根据应用，半导体芯片14的数量也可以更大或更小。图1中的两个半导体芯片14例如可以是传感器芯片和逻辑芯片。半导体芯片14可以相互电连接以便彼此通信。半导体芯片14分别与一个或多个连接导体8电连接。因此，半导体芯片14可以通过连接材料10和连接导体8从半导体封装外部电接触。在图1中，半导体芯片14例如通过焊线16与连接导体8电连接。
半导体器件100具有金属盖18，金属盖18布置在金属载体2的上主表面4上。金属载体2和金属盖18可以构成空腔20，其中半导体芯片14布置在空腔20内。特别地，空腔20可以是气密密封的。特别地，可以在空腔20中例如通过保护气体、填充气体或功能气体形成气体气氛或气体环境。半导体器件100可以包括图1中未示出的其他可选组件。例如，可以在半导体芯片14中的一个或两个上沉积材料(例如，圆顶材料)以保护它们免受外部影响。
图2示意性地示出了根据本公开的封装的半导体器件200的侧向剖视图。该半导体器件200包括如图1的半导体器件100的类似的组件部分。与图1相比，半导体器件200包括重布线层22，该重布线层22具有一个或多个介电层24和一个或多个金属层26。重布线层22的厚度d可以在约1μm至约1mm的范围内。更具体地，重布线层22可以具有1μm至800μm、1μm至600μm、1μm至400μm、或1μm至200μm的厚度d。从金属载体2的下主表面6突出的连接导体8可以延伸到重布线层22中，并且与重布线层22内的接触盘或金属层电连接。在一个示例中，连接导体8可以以连接器的方式***重布线层22的通孔中。在其他示例中，连接导体8可以接合或焊接到重布线层22内的接触盘或金属层上。
在重布线层22的下主表面28布置有连接元件30，该连接元件30可以被配置为将半导体器件200与电路板(未示出)电和机械地连接。特别地，连接元件30可以由可焊接材料制成。在图2的示例中，连接元件30以接触盘或“着陆盘”的形式示出。通过重布线层22，可将连接导体8提供到重布线层22的下主表面28上的期望位置处。连接导体8中的至少一个和与该连接导体电连接的连接元件30，在垂直于金属载体2的主表面4和6中任一个的方向上，或者沿垂直于重布线层22的下主表面28的方向上观察，彼此横向错开。特别地，半导体器件200可以是表面安装部件。
图3示意性地示出了根据本公开的封装的半导体器件300的侧面横截面详细视图。例如，图3可以是图1的半导体器件100的细节，为简单起见，半导体器件300的一些组件未示出。图3示出了金属载体2，具有从金属载体2的上主表面4延伸到下主表面6的连接导体8。在连接导体8和金属载体2之间布置有玻璃密封12，以用于电绝缘。在从金属载体2的下主表面6突出的连接导体8上布置有连接材料10。在图3的示例中，连接材料10以焊球的形式呈现，该焊球可以接触连接导体8的下侧和侧表面。焊球例如可以通过拾取和放置工艺而布置在连接导体8上。
图4示意性地示出了根据本公开的封装的半导体器件400的侧面横截面详细视图。半导体器件400可以类似于图3的半导体器件300。与图3的半导体器件300不同，半导体器件400具有焊料层形式的连接材料10，该焊料层例如可以通过波峰焊接工艺沉积在连接导体8上。
图5示意性地示出了根据本公开的封装的半导体器件500的侧面横截面详细视图。半导体器件500可以类似于图3的半导体器件300。与图3的半导体器件300不同，半导体器件500具有缩短的连接导体8，其中连接导体8的下端部的侧表面可以完全被玻璃密封12的材料覆盖。因此，半导体器件500的焊球具有较小的尺寸，并且可以只覆盖连接导体8的底侧。连接导体8的侧表面可以保持为未被连接材料10覆盖。
图6示意性地示出了根据本公开的封装的半导体器件600的侧面横截面详细视图。半导体器件600可以类似于图4的半导体器件400。与图4的半导体器件400不同，半导体器件600具有缩短的连接导体8，其中连接导体8的下端部的侧表面可以完全被玻璃密封12的材料覆盖。因此，半导体器件600的焊料层可以仅覆盖连接导体8的底侧。连接导体8的侧表面可以保持为未被连接材料10覆盖。
图7示意性地示出了根据本公开的封装的半导体器件700的侧面横截面详细视图。连接导体8的从金属载体2或从半导体器件700的半导体封装突出的端部可以在远离金属载体2的下主表面6的方向上变宽。在图7的示例中，连接导体8的端部被构造成钉头形状。当从下方观察时，钉头形部分的基面可以例如具有圆形或矩形形状。特别地，连接材料10可以布置在连接导体8的变宽的部分上。在图7的示例中，焊料层形式的连接材料10覆盖连接导体8的端部的底侧、侧表面和顶侧。在其他示例中，连接材料10也可以仅覆盖端部的底侧或仅覆盖端部的底侧及侧表面。通过变宽的端部，可以在连接导体8的底侧提供扩大的连接区域。由此，可以改善连接导体8与外部电路板(未示出)的电和机械的连接。
图8示意性地示出了根据本公开的封装的半导体器件800的侧面横截面详细视图。半导体器件800可以类似于图7的半导体器件700。与图7的半导体器件700不同，半导体器件800可以另外包括布置在金属载体2的下主表面6上的电绝缘层32。特别地，该绝缘层32可以被配置为，使连接导体8与金属载体2彼此电绝缘和/或使连接材料10和金属载体2彼此电绝缘。该绝缘层32例如可以包括电路板材料(例如，FR-4)、焊接掩模、陶瓷材料、玻璃材料、环氧基材料或聚酰亚胺(例如聚酰亚胺薄膜(Kapton))。
图9示意性地示出了根据本公开的封装的半导体器件900的侧面横截面详细视图。半导体器件900可以类似于图5的半导体器件500。与图5的半导体器件500不同，半导体器件900另外具有电绝缘层32，如已经结合图8所描述的那样。
图10示意性地示出了根据本公开的封装的半导体器件1000的侧面横截面详细视图。例如，图10可以是图2的半导体器件200的细节，为简单起见，未示出半导体器件1000的一些组件。因此，结合图2的半导体器件200做出的陈述可以应用于图10的半导体器件1000。
图11示意性地示出了根据本公开的封装的半导体器件1100的侧面横截面详细视图。半导体器件1100可以类似于图10的半导体器件1000。与图10的半导体器件1000不同，半导体器件1100另外具有连接元件34，该连接元件34可以布置在接触盘(着陆焊盘)30上。在图11的示例中，连接元件34以焊料沉积物的形式示出，其可以被配置为，将半导体器件1100与电路板(未示出)电和机械连接。
图12包含图12A至12C并且示意性地示出了根据本公开的制造封装的半导体器件1200的方法的侧截面图。例如，制造的半导体器件1200可以类似于图1的半导体器件100。
在图12A中，提供半导体封装36。半导体封装36包括金属载体2和布置在金属载体2的上主表面4上的金属盖18，金属载体2和金属盖18构成空腔20。在金属载体2的上主表面4上及在空腔20内布置有半导体芯片14。半导体封装36还包括连接导体8，该连接导体8穿过金属载体2从金属载体2的上主表面4延伸到金属载体2和半导体封装36的下主表面6，其中半导体芯片14分别与连接导体8电连接。连接导体8的端部从半导体封装36的下主表面6突出。在图12中，示例性地示出了两个半导体芯片14和四个连接导体8。在其他示例中，根据应用，半导体芯片和连接导体的数量可以与图12的示例不同。
在图12B中将连接导体8的端部缩短。连接导体8的缩短的端部可以从半导体封装36的下主表面6突出小于3mm。具体地，连接导体8可以从半导体封装36的下主表面6突出小于2.5mm、小于2.0mm、小于1.5mm、小于1.0mm、小于0.9mm、小于0.8mm、小于0.7mm、小于0.6mm、小于0.5mm、小于0.4mm、小于0.3mm、小于0.2mm或小于0.1mm。
在图12C中，将连接材料10布置在从半导体封装36突出的连接导体8的每个端部上。在图12C的示例中，连接材料10以焊球的形式示出。连接材料10可以被配置为，分别将连接导体8或制造的半导体器件1200与外部电路板(未示出)电和机械连接。
图13包含图13A至13E并且示意性地示出了根据本公开的制造封装的半导体器件的方法的侧面剖视图。
在图13A中，提供金属载体2，该金属载体2具有第一主表面4和与第一主表面4相对的第二主表面6。一个或多个孔38穿过金属载体2从第一主表面4延伸到第二主表面6。图13A的截面延伸穿过孔38。在图13A中，示例性示出了金属载体2的四个孔38。在其他示例中，根据应用，孔的数量可以与图13A的示例不同。
在图13B中，使用玻璃焊料40至少部分地涂覆一个或多个连接导体8。由于连接导体8稍后定位在金属载体2的孔38中，所以连接导体8的数量可以特别对应于金属载体2中的孔38的数量。在一个示例中，玻璃焊料40可以以层的形式沉积在连接导体8上。在其他示例中，玻璃焊料40可以以小管或小套管形式套设在连接导体8上。
在图13C中，将涂覆有玻璃焊料40的连接导体8的部分布置在金属载体2的孔38中。在图13C的示例中，连接导体8分别突出超出金属载体2的主表面4和6。在其他示例中，连接导体8不需要突出超出主表面4和6，而是可以与主表面4和6中的一个或两个齐平地终止，或者形成共同的平面。在其他示例中，连接导体8可以缩进金属载体2中的一个或两个主表面4和6。
在图13D中，加热玻璃焊料40，从而构成玻璃密封12。玻璃密封12将相应的连接导体8与相应的孔38的侧壁连接。
在图13E中，将连接材料10布置在连接导体8上，连接导体8被构造用于将连接导体8与外部电路板(未示出)电和机械地连接。连接材料10可以布置在连接导体8上，例如，通过拾取和放置工艺或波峰焊接工艺。
图13中所示的方法可以具有其他的可选步骤，为了简单起见未明确示出这些步骤。例如，在其他步骤中，可以在金属载体2上布置一个或多个半导体芯片(未示出)。在另一步骤中，半导体芯片可以与连接导体8电连接。在又一步骤中，可以将金属盖(未示出)焊接到金属载体上，由此可以通过金属载体和金属盖构成气密密封的空腔。
如这里所使用的，术语“连接”、“耦合”、“电连接”和/或“电耦合”可以不一定意味着组件必须直接连接或耦合在一起。在“连接”、“耦合”、“电连接”或“电耦合”组件之间可以存在中间组件。
此外，在本说明书的意义上可以使用术语“在…上方”(例如基于材料层使用，该材料层被构造为“在”物体表面“上方”或位于物体表面“上方”)，材料层被直接地布置在(例如直接接触)预期表面上(例如构造、沉积等)。例如，术语“在..上方”(例如基于材料层使用，该材料层被构造为或布置在材料层上方)在本文中也可以使用这样的意义，即材料层“间接地”布置在预期表面上(例如构造、沉积等)，例如，一个或多个附加层位于预期表面和材料层之间。
只要在具体实施方式或权利要求中使用术语“有”、“含有”、“具有”、“带有”或其变体，这些术语旨在以类似的方式包括术语“包括”。也就是说，如本文所使用的术语“有”、“含有”、“具有”、“带有”、“包括”等开放式术语，其表示存在所述元素或特征，但不排除其他元素或特征。除非上下文明确暗示不同的理解，否则冠词“一”或“一个”应被理解为包括复数含义以及单数含义。
另外，术语“示例性”在本文中用于表示示例、情况或说明。本文描述为“示例性”的方面或设计不必被理解为具有优于其他方面或设计的优点。更确切地说，“示例性”一词的使用旨在以具体方式表示概念。就本申请而言，术语“或”不是指排他性“或”而是包含性“或”。也就是说，除非另有说明或上下文不允许其他解释，否则“X使用A或B”表示任何自然的包含性排列。也就是说，如果X使用A，X使用B，或者X使用A和B，则在上述每种情况下都满足“X使用A或B”。另外，用于本申请和所附权利要求的冠词“一”可以广义地解释为“一个或多个”，除非明确地陈述或从上下文中清楚地理解仅表示单个数字。此外，A和B等中的至少一个通常表示A或B或A和B。
在本文中，描述了用于生产器件的器件和方法。结合所描述的器件做出的评论也可以应用于相应的方法，反之亦然。例如，当描述器件的特定组件时，用于制造器件的相应方法可以包括以合适的方式提供组件的过程，即使在图中没有明确地描述或示出这样的过程。另外，除非另有明确说明，否则本文描述的各种示例性方面的特征可以彼此组合。
尽管已经参考一个或多个实施方式示出并描述了本公开，但是本领域技术人员将至少部分地基于对本说明书和附图的阅读和理解来进行等同的修改和变化。本公开包括所有这类修改和变化，并且仅受所附权利要求的概念限制。特别地，除非另有说明，否则参考(由上述组件例如元素、资源等执行)各种功能，这些用于描述这些组件的术语旨在对应于任何组件，该组件执行所描述(例如在功能上等同)的组件的指定功能，即使在结构上不等同于所公开的结构，该结构执行本文所述的本公开的示例性实施方式的功能。此外，这样的特征(尽管仅参考各种实施方式之一公开了本公开的特定特征)可以与其他实施的一个或多个其他特征组合，这对于给定或特定应用是期望的和有利的。
附图标记列表
2 金属载体
4 主表面
6 主表面
8 连接导体
10 连接材料
12 玻璃密封
14 半导体芯片
16 焊线
18 金属盖
20 空腔
22 重布线层
24 介电层
26 金属层
28 主表面
30 连接元件
32 绝缘层
34 连接元件
36 半导体封装
38 孔
40 玻璃焊料

Claims (20)

1.一种封装的半导体器件，包括：
半导体芯片；和
半导体封装，包括：
金属载体，其中所述半导体芯片布置在所述金属载体的主表面上，
金属盖，布置在所述金属载体的主表面上，其中所述金属载体和所述金属盖构成空腔，其中所述半导体芯片布置在所述空腔内，
连接导体，所述连接导体穿过所述金属载体、从所述金属载体的主表面延伸到所述半导体封装的主表面，其中所述连接导体与所述金属载体电绝缘并且与所述半导体芯片电连接，以及
连接材料，所述连接材料布置在所述连接导体的第一区域上并用于将所述连接导体与外部电路板进行电和机械连接，其中至少所述连接导体的从所述金属载体的主表面到所述连接导体的第一区域的延伸部分被一体地形成。
2.根据权利要求1所述的封装的半导体器件，其中所述连接材料包括可焊接材料或导电粘合剂。
3.根据权利要求1或2所述的封装的半导体器件，其中所述连接导体的从所述金属载体的主表面到所述半导体封装的主表面的所述延伸部分具有恒定的宽度。
4.根据前述权利要求中任一项所述的封装的半导体器件，其中所述连接导体的端部从所述半导体封装的主表面突出，并且所述连接材料布置在所述连接导体的所述端部上。
5.根据权利要求4所述的封装的半导体器件，其中所述连接导体的从所述半导体封装突出的所述端部在远离所述半导体封装的方向上变宽，并且所述连接材料布置在所述端部的变宽部分上。
6.根据前述权利要求中任一项所述的封装的半导体器件，其中所述连接导体从所述半导体封装的主表面突出小于3mm。
7.根据前述权利要求中任一项所述的封装的半导体器件，包括电绝缘层，所述电绝缘层布置在与所述金属载体的第一主表面相对的所述金属载体的第二主表面上，所述电绝缘层将所述连接材料与所述金属载体彼此电隔离。
8.根据权利要求7所述的封装的半导体器件，其中所述电绝缘层包括电路板材料、焊接掩模、陶瓷材料、玻璃材料、环氧基材料或聚酰亚胺。
9.根据前述权利要求中任一项所述的封装的半导体器件，包括玻璃密封，所述玻璃密封布置在所述连接导体的穿过所述金属载体的所述延伸部分与所述金属载体之间，所述玻璃密封将所述金属载体与所述连接导体彼此电隔离。
10.根据前述权利要求中任一项所述的封装的半导体器件，其中所述半导体器件是表面安装部件。
11.根据前述权利要求中任一项所述的封装的半导体器件，其中所述空腔是气密密封的。
12.根据前述权利要求中任一项所述的半导体器件，其中所述空腔含有功能气体，并且所述半导体封装包含有光声传感器。
13.根据前述权利要求中任一项所述的封装的半导体器件，其中所述金属盖具有光学窗口，并且所述半导体芯片被设计用于光学用途。
14.一种封装的半导体器件，包括：
半导体芯片；和
半导体封装；包括：
金属载体，具有第一主表面和与所述第一主表面相对的第二主表面，其中半导体芯片布置在所述第一主表面上，
金属盖，布置在所述金属载体的第一主表面上，其中所述金属载体和所述金属盖构成空腔，其中半导体芯片布置在所述空腔内，
连接导体，穿过所述金属载体从所述金属载体的第一主表面延伸到所述金属载体的第二主表面，其中所述连接导体与所述半导体芯片电连接，
重配线层，布置在所述金属载体的第二主表面上，所述重配线层将所述连接导体与所述半导体封装的连接元件电连接，其中所述连接导体和所述连接元件在垂直于所述金属载体的主表面的方向上彼此横向错开。
15.根据权利要求14所述的封装的半导体器件，其中所述重布线层具有1μm至1mm的厚度。
16.根据权利要求14或15所述的封装的半导体器件，其中所述金属载体的厚度小于1mm。
17.一种制造封装的半导体器件的方法，该方法包括：
提供金属载体，所述金属载体具有第一主表面和与所述第一主表面相对的第二主表面，其中孔穿过所述金属载体从所述第一主表面延伸到所述第二主表面；
利用玻璃焊料至少部分地涂覆连接导体；
将所述连接导体涂覆有玻璃焊料的部分布置于所述金属载体的所述孔中；
加热所述玻璃焊料，由此形成玻璃密封，所述玻璃密封将所述连接导体与所述孔的侧壁连接；和
将连接材料布置在所述连接导体上，以用于将所述连接导体与外部电路板进行电和机械连接。
18.根据权利要求17所述的方法，包括将金属盖焊接到所述金属载体上，其中半导体芯片布置在所述金属载体上，并且由此通过所述金属载体和所述金属盖形成气密密封的空腔。
19.根据权利要求17所述的方法，其中将所述连接材料布置在所述连接导体上包括拾取和放置工艺或波峰焊接工艺。
20.一种制造封装的半导体器件的方法，其中所述方法包括：
提供半导体封装，其中所述半导体封装包括：
金属载体；
金属盖，布置在所述金属载体的主表面上，所述金属载体和所述金属盖构成空腔；
半导体芯片，布置在所述金属载体的主表面上并且布置在所述空腔内；
连接导体，穿过所述金属载体从所述金属载体的主表面延伸到所述半导体封装的主表面，其中所述连接导体与所述半导体芯片电连接，并且其中所述连接导体的端部从所述半导体封装的主表面突出；
缩短所述连接导体的端部；和
将连接材料施加到所述连接导体所述缩短的端部上。
CN201910156470.XA 2018-03-01 2019-03-01 封装的半导体器件以及用于制造封装的半导体器件的方法 Pending CN110223962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018203101.0 2018-03-01
DE102018203101.0A DE102018203101A1 (de) 2018-03-01 2018-03-01 Gehäuste halbleitervorrichtungen und verfahren zur herstellung gehäuster halbleitervorrichtungen

Publications (1)

Publication Number Publication Date
CN110223962A true CN110223962A (zh) 2019-09-10

Family

ID=67622864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910156470.XA Pending CN110223962A (zh) 2018-03-01 2019-03-01 封装的半导体器件以及用于制造封装的半导体器件的方法

Country Status (3)

Country Link
US (1) US20190270636A1 (zh)
CN (1) CN110223962A (zh)
DE (1) DE102018203101A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11524890B2 (en) * 2019-10-31 2022-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778506B2 (ja) * 1995-02-27 1998-07-23 日本電気株式会社 電子デバイス用パッケージ
JP3891115B2 (ja) * 2001-04-17 2007-03-14 日亜化学工業株式会社 発光装置
US6803520B1 (en) * 2002-05-03 2004-10-12 Bookham Technology Plc High speed to-package external interface
DE10247315B4 (de) * 2002-10-10 2005-12-15 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen - Verdrahtungsträger aus Keramik
KR100604469B1 (ko) * 2004-08-25 2006-07-25 박병재 발광소자와 그 패키지 구조체 및 제조방법
JP2014003062A (ja) * 2012-06-15 2014-01-09 Mitsubishi Electric Corp 光半導体装置

Also Published As

Publication number Publication date
DE102018203101A1 (de) 2019-09-05
US20190270636A1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
JP5894186B2 (ja) パッケージされた電子デバイス
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
CN102956594B (zh) 带有引线框连接的功率覆盖结构
US7868448B2 (en) Electrical component and production thereof
US7202552B2 (en) MEMS package using flexible substrates, and method thereof
CN106098645B (zh) 半导体器件的封装结构
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JP2021121032A (ja) 半導体装置
US20100288525A1 (en) Electronic package and method of manufacture
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
CN103943582A (zh) 具有不同形状因数的端子焊盘的芯片封装体
CN105236346B (zh) Mems芯片封装结构及其制作方法
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
US20090242923A1 (en) Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
WO2008066087A1 (fr) Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
EP2790214B1 (en) Device with a micro- or nanoscale structure
CN104112717A (zh) 晶片封装体及其制造方法
CN110223962A (zh) 封装的半导体器件以及用于制造封装的半导体器件的方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
CN105047615B (zh) Mems传感器的封装结构及封装方法
CN205187843U (zh) Mems芯片封装结构
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination