CN110213143A - 一种1553b总线ip核及监视*** - Google Patents
一种1553b总线ip核及监视*** Download PDFInfo
- Publication number
- CN110213143A CN110213143A CN201910423443.4A CN201910423443A CN110213143A CN 110213143 A CN110213143 A CN 110213143A CN 201910423443 A CN201910423443 A CN 201910423443A CN 110213143 A CN110213143 A CN 110213143A
- Authority
- CN
- China
- Prior art keywords
- word
- bus
- message
- data
- subelement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40026—Details regarding a bus guardian
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种1553B总线IP核,所述IP核包括:集成在FPGA上的总线收发器和主模块;所述总线收发器,用于从1553B总线接收总线消息,转发至主模块;所述主模块,用于对接收的总线消息进行解码处理,分析消息是否正确,获取每条消息的属性信息和原始信息,然后按照包格式打包进行存储。本发明还公开了一种1553B总线监视***,所述***包括:所述IP核和控制模块,所述IP核上还包括:AXI总线转接;所述控制模块用于通过AXI总线转接从主模块中读出存储的数据,并将控制指令和配置信息发送至主模块。本发明的***适用于卫星电子的应用领域,具备轻量级、集成性和相对独立性;可作为IP核挂靠在片上总线协议上,功耗低,相对独立,可迁移复用,利于板内集成多IP核。
Description
技术领域
本发明涉及卫星电子应用领域,特别涉及片上总线协议中的IP核的集成和复用,具体涉及一种1553B总线IP核及监视***。
背景技术
MIL-STD-1553B总线是一种半双工时分制指令/响应型多路传输数据总线,具备高可靠性和高灵活性的特质,以其1Mbps的传输速率,在低速通信传输领域应用广泛。
在航空航天综合电子中,1553B数据总线通常作为数据通道,将卫星、飞船等***中的各个分***关联起来,进行科学数据及控制信息的有效传输。1553B总线拓扑结构如图1所示,A/B路可挂载1个BC(总线控制端),不多于31的RT(远程终端)和1个MT(监视器)。
BC是总线上的消息的启动者,发起通信需求;RT是总线上消息的接受者,接收控制信息和数据,并予以反馈。MT不同于BC和RT之处在于,它不参与通信,可以相对独立工作。
对于功耗和资源有较大限制的航天项目来说,以往的监视器设计并不适用。原因有以下三点:
(1)资源空闲率高。现阶段广泛应用的是总线控制器、远程终端和监视器三合一的融合协议芯片,监视器往往是扩展功能,在融合协议芯片中占用资源本身较少,而工作时只能选择一种模式工作,只选用监视器功能时,会空闲大量资源。
(2)功耗高。考虑独立的监视器设计,大多用于地面检测***中,基于PC端板卡设计较多,同时基于高功耗高速的总线设计为主,如PCI/PCIE总线,功耗较高,不利于设备板内的移植。
(3)集成性能差。大多设计中每条消息结束时均需报告CPU产生中断,与CPU交互频繁,不利于设备板上集成多个IP核。
发明内容
本发明提出了一种适用于卫星电子的应用领域,面向IP集成的1553B总线过滤监视器设计。本发明主要实现的是轻量级的过滤监视器设计,可挂靠在片上总线协议上,适用于卫星电子设备板的实际应用;选择性地存储1553B总线信息,抛弃出错、超时等差错消息;将收到的总线信息打包为消息块的格式,存储多条消息后,以存储回放为处理模式,减少中断产生,降低与处理器的依赖程度,利于多个IP核的集成工作,也更适应卫星与地面通讯的延时存储和下传回放的工作模式。
为了实现上述目的,本发明提出了一种1553B总线IP核,所述IP核包括:集成在FPGA上的总线收发器和主模块;
所述总线收发器,用于从1553B总线接收总线消息,转发至主模块;
所述主模块,用于对接收的总线消息进行解码处理,分析消息是否正确,获取每条消息的属性信息和原始信息,然后按照包格式打包进行存储。
作为上述装置的一种改进,所述主模块包括:配置单元、两路解码器、通道选择单元、协议处理单元和存储单元;
所述配置单元:用于接收处理器发送的配置信息,提供发生中断接口、读使能接口及读数据接口;
所述解码器:用于接收1553B总线传输的差分曼彻斯特II型码,进行串并转换及字有效性校验;所述字有效性校验包含同步头校验、奇偶校验及曼彻斯特码校验;
所述通道选择单元:用于从两个解码器中选择一路有效数据,发送至协议处理单元;
所述协议处理单元:用于划分消息的起始和结束,记录监听时标,分析消息正确与否并产生描述字,按照设计的包格式生成消息的存储内容;所述包格式包括:属性信息和原始信息;所述属性信息记录消息来临的时标、消息计数、包长、数据字个数、响应间隔及描述字;所述原始信息按照命令字-状态字-数据字的固定存储方式进行存放;
所述存储单元:用于采用循环缓存模式对协议处理单元发送的数据进行存储。
作为上述装置的一种改进,所述存储单元为FIFO。
作为上述装置的一种改进,所述协议处理单元按照处理流程划分为:命令字分析子单元,响应间隔子单元,接收状态字子单元,接收数据字子单元和打包存储子单元;
所述命令字分析子单元:用于通过分析命令字得出工作模式;更新描述字中的工作模式的相应标志位;下一步进入响应间隔子单元;所述工作模式为:普通通信模式、广播通信模式或方式通信模式;还用于判断是否存在非法传输命令:非法方式命令,保留方式命令,非法广播命令和非法方式广播命令;方式命令的错误在命令字分析子单元中处于方式通信模式时判断;广播命令的错误在命令字分析子单元处于广播通信模式时判断;
所述响应间隔子单元,用于监控字间隔时间及收到下个消息字的中转任务;若接收到非数据字,进入接收状态字子单元;若接收到数据字,进入接收数据字子单元;超出响应间隔则进入打包存储子单元;还用于判断是否存在无响应:超出协议要求的响应时间以及数据字多发导致的状态字无响应错误;还用于判断命令字为接收指令时的数据字多发错误;
所述接收状态字子单元,用于接收状态字或第二个命令字,根据接收的字的收发位和地址位来进行判断:若命令字为发送指令,且接收的字与命令字地址位匹配及两个字时间上存在符合协议的响应间隔,则判断为状态字,更新描述字中RT->BC工作模式的标志位,之后根据是否需要接收数据字转入接收数据字子单元或打包存储子单元;若命令字为接收指令,且接收的字与命令字地址位不匹配及两个字之间无间隔,则判断为第二个命令字,更新描述字中RT->RT工作模式的标志位,之后转入响应间隔子单元;若两个字之间存在时间间隔且地址位不匹配,则认为该字为新一条消息的命令字,抛弃已经记录的命令字,转入命令字分析子单元;还用于记录状态字显示有差错的情况;还用于在状态字产生字错误时,记录响应无效导致的超时响应;
所述接收数据字子单元,用于完成接收数据字的多个循环,记录数据字个数,监控每个数据字等待时间;还用于判断消息长度是否错误;所述错误包括:数据字多发和数据字少发;
所述打包存储子单元,用于将所得属性信息及原始信息按照包格式逐字存入FIFO中,记录为消息结束。
本发明还提供了一种1553B总线监视***,其特征在于,所述***包括:上述的IP核和控制模块,所述IP核上还包括:AXI总线转接;
所述控制模块,用于通过AXI总线转接从主模块中读出存储的数据,并将控制指令和配置信息发送至主模块。
作为上述***的一种改进,所述AXI总线转接设置五个供控制模块读取的寄存器,包括:使能寄存器,中断产生寄存器,中断擦除寄存器,FIFO计数寄存器和FIFO读数寄存器。
作为上述***的一种改进,所述控制模块包括:控制单元、中断处理单元和读取FIFO值单元;
所述控制单元,用于控制整个主模块的上电、断电和复位;
所述中断处理单元,用于擦除中断;
所述读取FIFO值单元;用于采用中断读取或随时读取的方式读取FIFO的数据。
作为上述***的一种改进,所述中断读取为:当消息达到FIFO半满时,产生中断,控制模块响应中断读取FIFO中存储数据。
作为上述***的一种改进,所述随时读取为:当控制模块有读取请求且主模块未产生中断时,通过FIFO计数寄存器获取FIFO中消息字个数,然后读取FIFO中数据。
本发明的优势在于:
1、本发明提出了一种面向IP集成的1553B总线过滤监视器设计,适用于卫星电子的应用领域,具备轻量级、集成性和相对独立性的特点:
①轻量级。采用过滤消息监听模式,记录完整正确消息和错误消息的属性,减轻存储负荷,降低功耗;
②集成性。适用于片上总线通信协议,作为AMBA总线里AXI的外设之一进行工作,实现一块设备板内拥有多种相对独立工作的各子***;
③相对独立性。减少中断产生,将每条消息生成消息块,存储多条消息后进行一次读取回放,降低CPU占用率;
2、针对如今低功耗集成性强卫星电子发展现状,本发明提供了一种面向IP集成的1553B总线监视器,可作为IP核挂靠在片上总线协议上,功耗低,相对独立,可迁移复用,利于板内集成多IP核。
附图说明
图1为1553B总线拓扑结构;
图2为本发明的面向IP集成的1553B总线监视***的示意图;
图3为本发明的包格式示意图;
图4为本发明的主模块监听的工作流程图;
图5为本发明的***测试框图;
图6为本发明的产生一次中断后读取信息的显示图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的说明。
实施例1
本发明的实施1提出了一种1553B总线IP核,包含主模块;主模块可单独工作,并可灵活挂靠在多种片上总线协议上,本发明提供AXI片上总线的设计流程,便于最终的测试及其他总线控制的迁移应用。主模块实现1553B过滤监听的功能,将接收到的信息打包存储后,提供消息输出接口和消息控制接口。
如图2所示,MT为主模块,MT通过1553B总线收发器接收总线消息,处理后对每条消息添加属性信息,打包存储入FIFO中,各单元的功能如下所述:
(1)配置单元:包含AXI总线从模块的配置,HPI-AXI桥转换,提供中断反馈及读接口。
(2)A/B路解码器:接收总线传输的差分曼彻斯特II型码,进行串并转换及字有效性校验(包含同步头校验、奇偶校验及曼彻斯特码校验)。
(3)通道选择单元:两路数据只有一路有效,选择后进行处理。
(4)协议处理单元:MT设计的核心,划分消息的起始和结束,记录监听时标,分析消息正确与否并产生描述字,有记录信息及分析过滤的作用。
(5)FIFO:采用循环缓存模式,产生存储器半满中断,容量大小可调。
为了进一步细化MT的功能需求,以及方便后续地面端的解帧解包处理,需要自定义MT的监听范围及存储格式。MT可监听到正确的信息传输内容,同时能够识别常见的五大类错误传输。正确的通信传输为包含广播方式、命令方式在内的等十种,错误传输形式包含字无效、消息长度错误、非法传输命令、响应时间超时以及状态字差错指示。
MT的监听范围用自定义的描述字来表示,代表每条消息的内容属性,每位的含义如表1所示,反映通信方式以及是否有错误产生。MT对接收到的每条消息需打包后存储入FIFO中,包格式的定义如图3所示。经处理后所存储的信息包含生成信息和原始消息块。生成信息为MT记录的消息来临的时标、计数、响应间隔及描述字等信息。原始消息块则按照命令字-状态字-数据字的固定存储方式进行存放。固定146F为每个包的起始信息。
表1描述字定义
MT工作流程:
MT主要是基于1553B总线的消息监听模式来展开分析工作的。根据1553B总线规定,命令字和状态字的同步头是一样的,通过解码器无法分辨。因此,传入协议处理模块时,只能判断出数据字。MT工作流程主要分为三部分:命令字的分析、接收状态字和接收数据字。
①命令字分析:命令字为一条消息的开始,因此第一个字默认为命令字。通过判断,得出下一步MT工作模式,可进入普通通信方式(BC->RT、RT->BC及RT-RTs),广播通信模式及方式通信模式。
②接收状态字:完成监控响应时间及接收状态字的任务,同时判断RT状态字是否与命令字匹配。可进入RT->RT通信模式,接收数据字模式或打包存储模式。
③接收数据字:完成接收数据字的多个循环,记录数据字个数,监控数据字等待时间。
详细过程如下:
1553B总线上正确的信息传输形式共有十种,如表1所示,按照命令字(cmd)和状态字(status)个数的不同,将其分为4大类(表1内分类后的括号内即为各字的个数,消息字时序均以命令字开始)。MT对收到的每条消息的起止划分就是以此为基础进行的。
表2:十种信息传输形式
协议处理单元按照流程划分,可分为所述协议处理单元按照处理流程划分为:命令字分析子单元,响应间隔子单元,接收状态字子单元,接收数据字子单元和打包存储子单元;
所述命令字分析子单元:用于通过分析命令字得出工作模式;更新描述字中的工作模式的相应标志位,下一步进入响应间隔子单元;所述工作模式为:普通通信模式、广播通信模式或方式通信模式;
所述响应间隔子单元,用于监控字间隔时间及收到下个消息字的中转任务;若接收到非数据字,进入接收状态字子单元,;若接收到数据字,进入接收数据字子单元;超出响应间隔则进入打包存储子单元;
所述接收状态字子单元,用于接收状态字或第二个命令字,根据收到的字的收发位和地址位来判断,若命令字为发送指令,且接收的字与命令字地址位匹配及两个字时间上存在符合协议的响应间隔,则判断为状态字,更新描述字中RT->BC工作模式的标志位,之后根据是否需要接收数据字转入接收数据字子单元或打包存储子单元;若若命令字为接收指令,且接收的字与命令字地址位不匹配及两个字之间无间隔,则判断为第二个命令字,更新描述字中RT->RT工作模式的标志位,之后转入响应间隔子单元;若两个字之间存在时间间隔且地址位不匹配,则认为该字为新一条消息的命令字,抛弃已经记录的命令字,转入命令字分析子单元。
所述接收数据字子单元,用于完成接收数据字的多个循环,记录数据字个数,监控每个数据字等待时间;
所述打包存储子单元,用于将所得属性信息及原始信息按照包格式逐字存入FIFO中,同时将FIFO已存个数存入FIFO计数寄存器中,记录为消息结束。
协议处理单元具体工作流程示意图见图4,,其中广播命令和方式命令并未详细画出,其工作模式可融合在该流程示意图中。比如,总线消息为广播BC->RTs命令,则经过命令字解析-响应间隔-接收数据字之后,直接转入打包存储步骤。
该协议处理单元对于常见的五大类错误的模块设计如下,五大类分别为字校验、消息长度错误、远程响应超时、非法传输命令及状态字差错指示记录。
字校验:对于奇偶校验位错误和曼彻斯特码错误进行记录,在双路解码器模块进行识别;若命令字正确,状态字或数据字出错,则将该出错的状态字或数据字记为0,后续不再监听,直到遇到下一个命令字;若命令字出错,则只记录该属性信息,原始信息不记录。
消息长度错误:包括数据字多发和数据字少发;数据字多发的修改为:为发送指令时,接收数据字子单元之后,设置数据字多发单元来识别,之后转入打包存储子单元;为接收指令时,识别在响应间隔子单元内,接收到数据字导致数据字总和超出命令字的要求;数据字少发的修改为:在接收数据字子单元内,监测数据字来临时间,无数据字来临或数据字之间不连续则少发;
远程响应超时:包含无响应和错误线路响应;无响应主要体现在响应间隔子单元内,超出协议要求的响应时间,以及数据字多发导致的状态字无响应;以及体现在接受状态字子单元内,状态字产生字错误时,响应无效导致的超时响应;错误线路响应主要体现在通道选择模块内,命令字和状态字分别处于A、B两路。
非法传输命令:包含非法方式命令,保留方式命令,非法广播命令和非法方式广播命令。关于方式命令的错误在命令字分析子单元中的方式通信模式处判断;关于广播命令的错误在命令字分析子单元中的广播通信模式处判断。
状态字差错指示记录:记录下状态字显示有差错的情况,属于总线内部差错显示。
实施例2
本发明的实施例2提供了一种包含上述IP核的一种1553B总线监视***,该***还包括运行在上位机上的控制模块;所述IP核上还包括:AXI总线转接;
FPGA上的AXI总线转接即为通讯连接模块,通讯连接模块可对FIFO中的消息进行读操作,读回存储的数据。通讯连接模块是在主模块的基础上添加片上***协议接口等功能,控制模块,用于控制主模块的工作开始和结束,读取存储的1553B总线信息,完成与CPU的对接通信。
在该通讯接口设计中,上位机发送的控制信号通过HPI接口完成信息收发,信息通过HPI转AXI桥实现对IP核的控制。上位机控制整个载荷通讯板的上电、复位和中断。上位机发出启动MT工作的命令后,MT开始监听总线数据,该监听进程无需上位机参与。
上位机除控制主模块启动关闭外,只需中断处理模块和读取FIFO值模块。因此,AXI总线转接只需设置五个寄存器供上位机读取,分别为:使能寄存器,中断产生寄存器,中断擦除寄存器,FIFO计数寄存器和FIFO读数寄存器。
读取FIFO值模块提供两种读取模式,分别是中断读取和随时读取。(1)中断读取。当消息达到FIFO半满时,产生中断,上位机响应中断读取FIFO中存储数据。(2)当处理完一条消息后,描述字寄存器和消息长度寄存器存入新的分析数据,更新存储每条消息属性信息的寄存器。
本发明的***主要做了以下三点改进:
1、容错机制提高方案:
1553B总线传输过程中,若总线通信中,错误消息方式超出正常情况下MT所能监控的范围,会出现乱序行为。产生该问题的主要原因是:对于监视器而言,无法区分状态字和命令字(这里统称CMD),多数情况下体现在命令字和状态字的地址不匹配问题上。为提高***容错性,需要考虑如何花费较少的代价将协议处理时序拉回正常时序,以方便接收下条消息。
举例来说,若BC发出一条指令字,RT在未回应时,BC隔了若干微秒时间又发出下一条指令字。对于监视器而言,会将第二条指令字视为状态字进行处理,对此本发明的解决方案为:只采用最后接收的CMD为下一条消息的起始命令字,不记录乱序CMD。
2、间隔时间准确性:
考虑到监视器并不参与1553B通讯的互动,监视器设计需避免长时间监听而影响后续消息的采集。本发明在处理每条消息时,需要有单独的存储状态来存储消息。若消息传输错误导致监视器长时间等待下一个字的到来,将会没有时间存储消息而影响其接收下一条消息。
本发明解决方案为:利用字同步头识别后即刻产生的指示信号来减少等待时间。举例来说,若数据字多发,等待完整收到数据字需20us,利用该信号只需3us即可判断有无多发。同时,考虑到消息间隔不少于4us,本发明设置错误状态下的等待时长,比如数据字少发时,等待时长达到4us后不再监听。
3、覆盖率完善性:
本发明囊括常见五大类错误的识别。描述字中错误位可出现多位同时置1的情况,如数据字少发与远程响应超时位同时置位。这五类错误也包含了描述字未指明的错误,如字连续性错误(该错误被当作数据字少发的一种存入描述字的相应标志位处)和RT响应另一路总线错误(该错误被当作RT超时响应处理)。
本发明的***采用Verilog Hdl硬件语言编写,功能仿真和时序仿真在软件Libero Soc v11.8及ModelSim 10.5c中进行验证。
测试框图如图5所示。测试采用的FPGA型号为Actel公司的A3PE3000,处理器为龙芯1E芯片。输入信号来源为DDC公司的全功能1553B板卡,耦合变压器为B-3226,总线收发芯片采用HOLT公司的HI-1568。消息通过FPGA板处理后,通过MOXA交换机经USB口传入PC端,PC机端采用VxWorks操作***控制处理器收发指令,编写上位机程序,在串口调试软件SecureCRT上打印读取数据,将监控器输出数据与DDC自带监视器进行比对。FPGA板工作频率为32MHz,经PLL分频后产生16M且相位一致的时钟信号,为MT提供工作频率,便于后续跨时钟域采样问题。
验证方式分差错通信和无差错通信。差错通信的验证方式如表2所示。该验证方式根据GJB 5186.6-2005标准制定。验证信息包括:
(1)无差错通信方式:BC->RT、RT->BC、RT-RT、不带数据字的方式命令、带数据字的发送方式命令、带数据字的接收方式命令、广播BC->RT,广播RT->RTs,不带数据字的广播方式命令和带数据字的广播方式命令。
(2)差错通信方式:包含字无效、非法传输命令、消息长度错误、响应超时及状态字差错指示记录。
表2MT差错通信验证方式
测试时,设置FIFO大小为16K。在上位机端采用轮询方式查询有无中断触发,若有中断,读取记录FIFO内缓存个数的寄存器(若为N),触发FIFO读信号N次,并经串口打印(为了便于查看信息,在测试阶段,间隔一定时间查询记录FIFO内缓存个数的寄存器是否有值,有值即读取并打印)。经测试后,表明正确通信和表3所示的差错通信方式均可以被检测到并记录下来。如图6所示,为一次测试FPGA中断产生后,打印出来的数据,图中红框标出来的为一条消息的完整记录信息,146f为包头,4000为生成的描述字,0824为命令字,0800为数据字,1004代表该条信息共包含4个数据字,分别为最后四位数据0020,0021,0022及0023。与DDC公司的全功能BU-65570板卡比较,总线接收的信息保持一致。
经实际测试后,验证该监视***实现了设计功能。可集成在片上总线协议中,完成了集成性的要求;可正确监听总线上的信息,判断正常通信和差错通信,实现了独立性较强、与融合芯片相比资源利用低的设计目标。为后续1553B总线错误排查及分析提供了良好的技术支持。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,对本发明的技术方案进行修改或者等同替换,都不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种1553B总线IP核,其特征在于,所述IP核包括:集成在FPGA上的总线收发器和主模块;
所述总线收发器,用于从1553B总线接收总线消息,转发至主模块;
所述主模块,用于对接收的总线消息进行解码处理,分析消息是否正确,获取每条消息的属性信息和原始信息,然后按照包格式打包进行存储。
2.根据权利要求1所述的1553B总线IP核,其特征在于,所述主模块包括:配置单元、两路解码器、通道选择单元、协议处理单元和存储单元;
所述配置单元:用于接收处理器发送的配置信息,提供发生中断接口、读使能接口及读数据接口;
所述解码器:用于接收1553B总线传输的差分曼彻斯特II型码,进行串并转换及字有效性校验;所述字有效性校验包含同步头校验、奇偶校验及曼彻斯特码校验;
所述通道选择单元:用于从两个解码器中选择一路有效数据,发送至协议处理单元;
所述协议处理单元:用于划分消息的起始和结束,记录监听时标,分析消息正确与否并产生描述字,按照设计的包格式生成消息的存储内容;所述包格式包括:属性信息和原始信息;所述属性信息记录消息来临的时标、消息计数、包长、数据字个数、响应间隔及描述字;所述原始信息按照命令字-状态字-数据字的固定存储方式进行存放;
所述存储单元:用于采用循环缓存模式对协议处理单元发送的数据进行存储。
3.根据权利要求2所述的1553B总线IP核,其特征在于,所述存储单元为FIFO。
4.根据权利要求3所述的1553B总线IP核,其特征在于,所述协议处理单元按照处理流程划分为:命令字分析子单元,响应间隔子单元,接收状态字子单元,接收数据字子单元和打包存储子单元;
所述命令字分析子单元:用于通过分析命令字得出工作模式;更新描述字中的工作模式的相应标志位;下一步进入响应间隔子单元;所述工作模式为:普通通信模式、广播通信模式或方式通信模式;还用于判断是否存在非法传输命令:非法方式命令,保留方式命令,非法广播命令和非法方式广播命令;方式命令的错误在命令字分析子单元中处于方式通信模式时判断;广播命令的错误在命令字分析子单元处于广播通信模式时判断;
所述响应间隔子单元,用于监控字间隔时间及收到下个消息字的中转任务;若接收到非数据字,进入接收状态字子单元;若接收到数据字,进入接收数据字子单元;超出响应间隔则进入打包存储子单元;还用于判断是否存在无响应:超出协议要求的响应时间以及数据字多发导致的状态字无响应错误;还用于判断命令字为接收指令时的数据字多发错误;
所述接收状态字子单元,用于接收状态字或第二个命令字,根据接收的字的收发位和地址位来进行判断:若命令字为发送指令,且接收的字与命令字地址位匹配及两个字时间上存在符合协议的响应间隔,则判断为状态字,更新描述字中RT->BC工作模式的标志位,之后根据是否需要接收数据字转入接收数据字子单元或打包存储子单元;若命令字为接收指令,且接收的字与命令字地址位不匹配及两个字之间无间隔,则判断为第二个命令字,更新描述字中RT->RT工作模式的标志位,之后转入响应间隔子单元;若两个字之间存在时间间隔且地址位不匹配,则认为该字为新一条消息的命令字,抛弃已经记录的命令字,转入命令字分析子单元;还用于记录状态字显示有差错的情况;还用于在状态字产生字错误时,记录响应无效导致的超时响应;
所述接收数据字子单元,用于完成接收数据字的多个循环,记录数据字个数,监控每个数据字等待时间;还用于判断消息长度是否错误;所述错误包括:数据字多发和数据字少发;
所述打包存储子单元,用于将所得属性信息及原始信息按照包格式逐字存入FIFO中,记录为消息结束。
5.一种1553B总线监视***,其特征在于,所述***包括:权利要求1-4之一所述的IP核和控制模块,所述IP核上还包括:AXI总线转接;
所述控制模块,用于通过AXI总线转接从主模块中读出存储的数据,并将控制指令和配置信息发送至主模块。
6.根据权利要求5所述的1553B总线监视***,其特征在于,所述AXI总线转接设置五个供控制模块读取的寄存器,包括:使能寄存器,中断产生寄存器,中断擦除寄存器,FIFO计数寄存器和FIFO读数寄存器。
7.根据权利要求6所述的1553B总线监视***,其特征在于,所述控制模块包括:控制单元、中断处理单元和读取FIFO值单元;
所述控制单元,用于控制整个主模块的上电、断电和复位;
所述中断处理单元,用于擦除中断;
所述读取FIFO值单元,用于采用中断读取或随时读取的方式读取FIFO的数据。
8.根据权利要求7所述的1553B总线监视***,其特征在于,所述中断读取为:当消息达到FIFO半满时,产生中断,控制模块响应中断读取FIFO中存储数据。
9.根据权利要求7所述的1553B总线监视***,其特征在于,所述随时读取为:当控制模块有读取请求且主模块未产生中断时,通过FIFO计数寄存器获取FIFO中消息字个数,然后读取FIFO中数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910423443.4A CN110213143B (zh) | 2019-05-21 | 2019-05-21 | 一种1553b总线ip核及监视*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910423443.4A CN110213143B (zh) | 2019-05-21 | 2019-05-21 | 一种1553b总线ip核及监视*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110213143A true CN110213143A (zh) | 2019-09-06 |
CN110213143B CN110213143B (zh) | 2021-04-09 |
Family
ID=67788005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910423443.4A Active CN110213143B (zh) | 2019-05-21 | 2019-05-21 | 一种1553b总线ip核及监视*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110213143B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851390A (zh) * | 2019-09-29 | 2020-02-28 | 北京航天长征飞行器研究所 | 一种基于fpga实现4m 1553b总线协议的方法及*** |
CN111078492A (zh) * | 2019-10-25 | 2020-04-28 | 芯创智(北京)微电子有限公司 | 一种SoC内部总线的状态监控***及方法 |
CN112346092A (zh) * | 2020-10-27 | 2021-02-09 | 中国空间技术研究院 | 卫星电源控制器的内总线***和通信方法 |
CN112564772A (zh) * | 2020-12-03 | 2021-03-26 | 中国空间技术研究院 | 一种卫星数据采集*** |
CN113051204A (zh) * | 2019-12-27 | 2021-06-29 | 中车大连电力牵引研发中心有限公司 | 串行背板总线通信方法及*** |
CN113177011A (zh) * | 2021-06-06 | 2021-07-27 | 北京国电高科科技有限公司 | 航天器数据解析应用方法 |
CN114124609A (zh) * | 2021-09-30 | 2022-03-01 | 山东盖特航空科技有限公司 | 一种基于1553b总线的通信装置及通信方法 |
CN114201429A (zh) * | 2021-09-03 | 2022-03-18 | 北京航天长征飞行器研究所 | 一种基于dsp的1553b总线通讯***及方法 |
CN114546917A (zh) * | 2022-01-29 | 2022-05-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种fpga侧辅助ip*** |
CN114968365A (zh) * | 2022-07-27 | 2022-08-30 | 广州智慧城市发展研究院 | 适配器寄存器单元及包含其的主机适配器电路 |
CN115955273A (zh) * | 2022-11-15 | 2023-04-11 | 航天新长征大道科技有限公司 | 一种光通信总线监听记录板卡 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102035658A (zh) * | 2010-11-26 | 2011-04-27 | 北京航空航天大学 | 一种高速1553b光纤总线ip核 |
CN102647320A (zh) * | 2012-04-09 | 2012-08-22 | 中国电子科技集团公司第五十八研究所 | 适用于高速1553总线协议控制的集成电路 |
CN102831096A (zh) * | 2012-08-17 | 2012-12-19 | 中国科学院空间科学与应用研究中心 | 一种1553b总线协议ip核 |
CN102929623A (zh) * | 2012-10-24 | 2013-02-13 | 北京空间机电研究所 | 一种fpga软件ip核生成*** |
CN103077147A (zh) * | 2012-12-31 | 2013-05-01 | 北京石竹科技股份有限公司 | 一种基于链表的全功能1553b总线ip核 |
-
2019
- 2019-05-21 CN CN201910423443.4A patent/CN110213143B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102035658A (zh) * | 2010-11-26 | 2011-04-27 | 北京航空航天大学 | 一种高速1553b光纤总线ip核 |
CN102647320A (zh) * | 2012-04-09 | 2012-08-22 | 中国电子科技集团公司第五十八研究所 | 适用于高速1553总线协议控制的集成电路 |
CN102831096A (zh) * | 2012-08-17 | 2012-12-19 | 中国科学院空间科学与应用研究中心 | 一种1553b总线协议ip核 |
CN102929623A (zh) * | 2012-10-24 | 2013-02-13 | 北京空间机电研究所 | 一种fpga软件ip核生成*** |
CN103077147A (zh) * | 2012-12-31 | 2013-05-01 | 北京石竹科技股份有限公司 | 一种基于链表的全功能1553b总线ip核 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851390A (zh) * | 2019-09-29 | 2020-02-28 | 北京航天长征飞行器研究所 | 一种基于fpga实现4m 1553b总线协议的方法及*** |
CN110851390B (zh) * | 2019-09-29 | 2021-07-09 | 北京航天长征飞行器研究所 | 一种基于fpga实现4m 1553b总线协议的方法及*** |
CN111078492A (zh) * | 2019-10-25 | 2020-04-28 | 芯创智(北京)微电子有限公司 | 一种SoC内部总线的状态监控***及方法 |
CN113051204A (zh) * | 2019-12-27 | 2021-06-29 | 中车大连电力牵引研发中心有限公司 | 串行背板总线通信方法及*** |
CN112346092A (zh) * | 2020-10-27 | 2021-02-09 | 中国空间技术研究院 | 卫星电源控制器的内总线***和通信方法 |
CN112564772A (zh) * | 2020-12-03 | 2021-03-26 | 中国空间技术研究院 | 一种卫星数据采集*** |
CN113177011A (zh) * | 2021-06-06 | 2021-07-27 | 北京国电高科科技有限公司 | 航天器数据解析应用方法 |
CN113177011B (zh) * | 2021-06-06 | 2024-06-11 | 北京国电高科科技有限公司 | 航天器数据解析应用方法 |
CN114201429A (zh) * | 2021-09-03 | 2022-03-18 | 北京航天长征飞行器研究所 | 一种基于dsp的1553b总线通讯***及方法 |
CN114124609A (zh) * | 2021-09-30 | 2022-03-01 | 山东盖特航空科技有限公司 | 一种基于1553b总线的通信装置及通信方法 |
CN114124609B (zh) * | 2021-09-30 | 2023-03-14 | 山东盖特航空科技有限公司 | 一种基于1553b总线的通信装置及通信方法 |
CN114546917A (zh) * | 2022-01-29 | 2022-05-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种fpga侧辅助ip*** |
CN114968365A (zh) * | 2022-07-27 | 2022-08-30 | 广州智慧城市发展研究院 | 适配器寄存器单元及包含其的主机适配器电路 |
CN114968365B (zh) * | 2022-07-27 | 2022-10-28 | 广州智慧城市发展研究院 | 适配器寄存器单元及包含其的主机适配器电路 |
CN115955273A (zh) * | 2022-11-15 | 2023-04-11 | 航天新长征大道科技有限公司 | 一种光通信总线监听记录板卡 |
Also Published As
Publication number | Publication date |
---|---|
CN110213143B (zh) | 2021-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110213143A (zh) | 一种1553b总线ip核及监视*** | |
CN100481056C (zh) | 总线***及其方法 | |
CN101169771B (zh) | 一种axi内部总线的外部接口装置及其数据传输方法 | |
CN105357147B (zh) | 一种高速高可靠的片上网络适配单元 | |
CN101102305B (zh) | 管理网络信息处理的***和方法 | |
CN1608255B (zh) | 使用包括扩展类型/扩展长度字段的分组头部的计算机***中的代理之间的通信事务类型 | |
CN102495920B (zh) | 一种FPGA用基于PCIe的集成化逻辑分析模块 | |
CN103077147B (zh) | 一种基于链表的全功能1553b总线ip核 | |
CN104298579B (zh) | 一种逻辑芯片以及包含该逻辑芯片的板卡装置 | |
CN111800226B (zh) | 一种基于硬件仲裁的边带管理电路及方法 | |
CN108132910A (zh) | ***互连以及具有***互连的片上*** | |
CN101529404B (zh) | 用于时间戳消息的方法 | |
US20140013011A1 (en) | Debug architecture | |
CN202948447U (zh) | 基于PCI总线的串行Rapid IO协议控制器 | |
US20110164692A1 (en) | Apparatus and method for converting protocol interface | |
CN101706747A (zh) | 一种可编程逻辑的信息处理方法、装置和*** | |
US7359994B1 (en) | Split-transaction bus decoder | |
US7254115B1 (en) | Split-transaction bus intelligent logic analysis tool | |
CN102761488A (zh) | 一种高速全双工交换以太网控制器 | |
CN104572515B (zh) | 跟踪模块、方法、***和片上***芯片 | |
CN106126452B (zh) | 基于IIC协议的Linux操作***与裸机通信的方法 | |
CN101938453A (zh) | 一种实现中央处理器与以太网进行数据传输的装置与方法 | |
CN114970428A (zh) | 用于SoC中Flexray总线控制器的验证***及方法 | |
CN108984324A (zh) | Fpga硬件抽象层 | |
Guo et al. | A SPI interface module verification method based on UVM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |