CN110166891A - 音频处理电路、音频模组及电子设备 - Google Patents
音频处理电路、音频模组及电子设备 Download PDFInfo
- Publication number
- CN110166891A CN110166891A CN201910483359.1A CN201910483359A CN110166891A CN 110166891 A CN110166891 A CN 110166891A CN 201910483359 A CN201910483359 A CN 201910483359A CN 110166891 A CN110166891 A CN 110166891A
- Authority
- CN
- China
- Prior art keywords
- audio
- signal
- processing circuit
- unit
- frequency processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2430/00—Signal processing covered by H04R, not provided for in its groups
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
本申请公开了一种音频处理电路,包括:振荡器、信号处理单元、音频转换单元、时钟分频器;振荡器、信号处理单元以及音频转换单元依次连接;信号处理单元用于对接收到的音频数据进行数字信号处理,得到第一音频信号,并将该第一音频信号传输至音频转换单元;时钟分频器的输入端与振荡器连接,时钟分频器的输出端与音频转换单元连接;振荡器用于产生主时钟信号,时钟分频器用于根据该主时钟信号产生目标时钟频率,并将该目标时钟频率提供给音频转换单元;音频转换单元至少包括采样率转换单元和数模转换器,该采样率转换单元用于将第一音频信号的采样率转换为目标时钟频率,得到第二音频信号,该数模转换器用于对第二音频信号进行数模转换并输出。
Description
技术领域
本申请属于音频技术领域,尤其涉及一种音频处理电路、音频模组及电子设备。
背景技术
相关技术中,音频处理电路一般可以包括振荡器、音频锁相环(Phase
Locked Loop,PLL)、信号处理单元、数模转换器(Digital to Analog Converter,DAC)、模拟滤波器以及功放等器件。其中,振荡器用于产生主时钟信号,音频锁相环与振荡器连接,该音频锁相环用于根据振荡器产生的主时钟信号为数模转换器等音频信号处理器件提供音频时钟信号。然而,音频锁相环PLL存在诸如抖动、噪声等问题,这些问题使得最终输出的音频质量较差。
发明内容
本申请实施例提供一种音频处理电路、音频模组及电子设备,可以提高音频输出质量。
本申请实施例提供以下技术方案:
一种音频处理电路,其特征在于,包括:振荡器、信号处理单元、音频转换单元、时钟分频器;
所述振荡器、所述信号处理单元以及所述音频转换单元依次连接;
所述信号处理单元用于对接收到的音频数据进行数字信号处理,得到第一音频信号,并将所述第一音频信号传输至所述音频转换单元;
所述时钟分频器的输入端与所述振荡器连接,所述时钟分频器的输出端与所述音频转换单元连接;
所述振荡器用于产生主时钟信号,所述时钟分频器用于根据所述主时钟信号产生目标时钟频率,并将所述目标时钟频率提供给所述音频转换单元;
所述音频转换单元至少包括采样率转换单元和数模转换器,所述采样率转换单元用于将所述第一音频信号的采样率转换为所述目标时钟频率,得到第二音频信号,所述数模转换器用于对所述第二音频信号进行数模转换并输出。
一种音频模组,其特征在于,所述音频模组包括音频处理电路和***锁相环,所述音频处理电路为本实施例提供的音频处理电路,所述***锁相环连接至所述音频处理电路的振荡器,所述***锁相环用于根据所述振荡器的主时钟信号产生第一时钟频率,所述第一时钟频率用于提供给所述音频模组中除音频转换单元及信号处理单元之外的其它处理单元以进行工作。
一种电子设备,其特征在于,所述电子设备包括音频处理电路,所述音频处理电路为本实施例提供的音频处理电路。
本申请实施例提供的音频处理电路、音频模组及电子设备,由于其未使用音频锁相环PLL来提供用于音频处理的时钟频率,而是由时钟分频器来提供用于音频转换单元使用的时钟频率,因此本实施例可以消除因音频锁相环PLL存在的诸如抖动、噪声等问题对最终输出的音频质量的不利影响,从而提高音频的输出质量。
在进行下文的具体实施方式之前,对在本专利文档中使用的某些词语和短语进行定义是有利的:术语“包括”及其派生表达表示包括但不限于;术语“或”是包括性含义,表明和/或;短语“与……相关联”和“与此相关联”及其派生表达可表示包括、被包括其中、与……互连、含有、被含于其中、连接到或与……连接、耦接到或与……耦接、可与……通信、与……协作、交错、并置、紧邻、粘结到或与……粘结、具有、具有……的性质等;以及术语“控制器”表示控制至少一个操作的任何装置、***或其部分,这种装置可在硬件、固件或软件或者至少两个的一些组合中实施的装置。应注意,与任何特定控制器相关联的功能可以在本地或远程进行分布式或集中式布置。本专利文档中提供了某些词语和短语的定义,所属领域的技术人员应理解,在许多情况下(如果不是多数情况的话),这些定义适用于对此类定义的词语和短语的先前和未来使用。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
为了更完整地理解本申请及其有益效果,下面将结合附图来进行以下说明,其中在下面的描述中相同的附图标号表示相同部分。
图1是相关技术中的音频处理电路的结构示意图。
图2是本申请实施例提供的音频处理电路的第一种结构示意图。
图3是本申请实施例提供的音频处理电路的第二种结构示意图。
图4是本申请实施例提供的音频处理电路的第三种结构示意图。
图5是本申请实施例提供的音频处理电路的第四种结构示意图。
图6是本申请实施例提供的音频处理电路的第五种结构示意图。
图7是本申请实施例提供的音频处理电路的第六种结构示意图。
图8是本申请实施例提供的音频模组的结构示意图。
图9是本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情况下可以互换。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
在本专利文档中,下文论述的各附图以及用来描述本申请公开的原理的各实施例仅用于说明,而不应解释为限制本申请公开的范围。所属领域的技术人员将理解,本申请的原理可在任何适当布置的装置中实施。将详细说明示例性实施方式,在附图中示出了这些实施方式的实例。此外,将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。
尽管诸如“第一”、“第二”等术语可用来描述各实施方式,但此类部件不必限于上述术语。上述术语仅用于区分不同部件。例如,在不脱离示例性实施方式的范围的情况下,第一元件可被称为第二元件,类似地,第二元件可被称为第一元件。本文中所用的术语“和/或”包括所列相关条目中的一个或多个条目的任何和所有组合。
本申请说明书中使用的术语仅用来描述特定实施方式,而并不意图显示本申请的概念。除非上下文中有明确不同的意义,否则,以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中,应理解,诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作、部件、部分或其组合,而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作、部件、部分或其组合的可能性。附图中的相同参考标号指代相同元件。
请参阅图1,图1为相关技术中的音频处理电路的结构示意图。音频处理电路100可以包括振荡器12、音频锁相环13、信号处理单元16、音频转换单元10、***锁相环14、数据传输单元15等。
其中,振荡器12可以用于产生主时钟信号。振荡器12产生的主时钟信号被馈送至音频锁相环13和***锁相环14。
音频锁相环13可以根据主时钟信号产生一时钟频率,该时钟频率可以提供给音频转换单元10,用于音频转换单元10的工作。
***锁相环14可以根据主时钟信号产生另一时钟频率,该另一时钟频率可以提供给除音频转换单元10、信号处理单元16之外的其它功能单元工作。
数据传输单元15用于从外部接收音频数据。该音频数据可以是诸如音乐歌曲、语音等数据。在一些实施例中,数据传输单元15可以是诸如蓝牙单元等。可以理解的是,数据传输单元15也可以是其它用于传输数据的单元,例如NFC等,本申请实施例对此不做具体限定。
数据传输单元15可以将接收到的音频数据传输给信号处理单元16。信号处理单元16可以对接收到的该音频数据进行各种类型的数字信号处理(Digital SignalProcessing)。常见的数字信号处理可以包括分析、变换、滤波等。
经过信号处理单元16处理的音频数据可以被馈送至数模转换器17进行数模转换。即,将音频数据由数字信号转换为模拟信号。即,数模转换器17可以输出模拟信号。
数模转换器17输出的模拟信号可以被馈送到模拟滤波器18。模拟滤波器18可以对该模拟信号进行去除高频等处理,并将经过处理的模拟信号馈送至功放19进行输出。
在一些实施例中,功放19可以是诸如扬声器等器件。即,经过模拟滤波器18处理的模拟信号可以被馈送至扬声器进行播放。
由上可知,在图1所示的结构中,由音频锁相环13为音频转换单元10提供用于工作的时钟频率。然而,由于音频锁相环13锁定信号的低频率和典型的锁相环PLL噪声问题等,将使得音频锁相环提供给音频转换单元10的时钟频率受到不利影响。数模转换器17对时钟噪声和抖动非常敏感。锁相环PLL抖动会移动信号的有效采样时间,从而导致调制边带和失真。这些问题会降低最终输出的音频信号的动态范围和信噪比,从而导致最终输出的音频质量较差。
在本申请实施例中,请参阅图2,图2为本申请实施例提供的音频处理电路的第一种结构示意图。
本申请实施例提供的音频处理电路200可以包括振荡器22、信号处理单元26、音频转换单元20以及时钟分频器21。
其中,振荡器22、信号处理单元26以及音频转换单元20依次连接。
信号处理单元26用于对接收到的音频数据进行数字信号处理,得到第一音频信号,并将该第一音频信号传输至音频转换单元20。
时钟分频器21的输入端可以与振荡器22连接,时钟分频器21的输出端可以与音频转换单元20连接。
振荡器22可以用于产生主时钟信号,时钟分频器21可以用于根据该主时钟信号产生目标时钟频率,并将该目标时钟频率提供给音频转换单元20工作。
在本申请实施例中,音频转换单元20至少可以包括采样率转换单元23和数模转换器27。采样率转换单元23可以用于将从信号处理单元26处接收到的第一音频信号的采样率转换为目标时钟频率,从而得到第二音频信号。该第二音频信号可以被馈送至数模转换器27。数模转换器27可以用于对该第二音频信号进行数模转换并输出。
需要说明的是,采样率转换单元主要的功能在于对信号的采样率进行转换。采样率转换是改变离散信号的采样率以获得原始连续信号的新离散表示的过程。
可以理解的是,在本申请实施例中,由于未使用音频锁相环PLL来提供用于音频处理的时钟频率,而是由时钟分频器来提供用于音频转换单元使用的时钟频率,因此本实施例可以消除因音频锁相环PLL存在的诸如抖动、噪声等问题对最终输出的音频质量的不利影响,从而提高音频的输出质量。
另外,由于本实施例不需要使用音频锁相环,因此本实施例还可以降低成本。
在一些实施方式中,本实施例中的数模转换器27可以是使用Delta Sigma调制的数模转换器。Delta Sigma调制的数模转换器可以将高分辨率(较多比特位宽)数字输入信号编码为较低分辨率(较少比特位宽)但较高采样率的数字信号,然后再将该信号映射到电压。
在一些实施方式中,本实施例中的采样率转换单元可以为基于分数倍转换的单元。即,采样率转换单元可以对采样率进行非整数倍的频率转换。当然,采样率转换单元也还可以对采样率进行整数倍的频率转换。
请参阅图3,图3为本申请实施例提供的音频处理电路的第二种结构示意图。本实施例提供的音频处理电路200还可以包括模拟滤波器28。该模拟滤波器28可以连接至数模转换27。即,模拟滤波器28的输入端连接至数模转换器27的输出端。
数模转换器27对经过采样率转换得到的第二音频信号进行处理后,可以输出多级噪声整形信号。该模拟滤波器28可以用于对该多级噪声整形信号进行平滑处理,例如去除该多级噪声整形信号的高频等。在对该多级噪声整形信号进行处理后,该模拟滤波器28可以输出第三音频信号。
请参阅图4,图4为本申请实施例提供的音频处理电路的第三种结构示意图。本实施例提供的音频处理电路200还可以功放29。功放29可以连接至模拟滤波器28。即,功放29的输入端可以连接至模拟滤波器28的输出端。功放29可以用于播放第三音频信号。
在一些实施方式中,功放29可以是诸如扬声器等音频播放器件。
请参阅图5,图5为本申请实施例提供的音频处理电路的第四种结构示意图。本实施例提供的音频处理电路200还可以包括数据传输单元25。数据传输单元25可以用于从外部接收音频数据,并将接收到的音频数据馈送至信号处理单元26进行数字信号处理。
如图6所示,图6为本申请实施例提供的音频处理电路的第五种结构示意图。在一些实施方式中,数据传输单元25可以是蓝牙单元。
当然,在其它实施方式中,数据传输单元还可以是诸如近场通信单元NFC(NearField Communication)、红外线传输单元等近距离无线传输单元。
请参阅图7,图7为本申请实施例提供的音频处理电路的第六种结构示意图。
音频处理电路200可以包括音频转换单元20、时钟分频器21、振荡器22、信号处理单元26以及蓝牙单元251。
音频转换单元20包括采样率转换单元23、数模转换器27、模拟滤波器28以及功放29等部件。
其中,振荡器22、信号处理单元26、采样率转换单元23、数模转换器27、模拟滤波器28以及功放29依次连接。
时钟分频器21的输入端与振荡器22连接,时钟分频器21的输出端与音频转换单元20连接。
蓝牙单元251与信号处理单元26连接。
在本实施例中,振荡器22可以产生主时钟信号,例如该主时钟信号的频率为26MHz。时钟分频器21用于根据主时钟信号产生目标时钟频率,例如时钟分频器21将主时钟信号整数分频为6.5MHz。时钟分频器21产生的目标时钟频率用于提供给音频转换单元20中的器件工作使用。例如,该目标时钟频率可以提供给数模转换器27工作使用。其中,当数模转换器27为使用Delta Sigma调制的数模转换器,6.5MHz的时钟频率适用于数模转换器27,即6.5MHz的时钟频率是数模转换器27的合适频率。
蓝牙单元251用于从音频处理电路的外部接收音频数据。该音频数据可以是诸如歌曲等音频文件。
蓝牙单元251可以将接收到的音频数据馈送至信号处理单元26。信号处理单元26可以用于对接收到的音频数据进行各种数字信号处理,例如数字信号的分析、变换、滤波等,从而得到第一音频信号。
信号处理单元26可以将第一音频信号馈送至采样率转换单元23。采样率转换单元23可以将从信号处理单元26处接收到的第一音频信号的采样率转换为目标时钟频率,从而得到第二音频信号,并将该第二音频信号馈送至数模转换器27。
例如,在一些实施例中,蓝牙单元251接收到音频数据的采样率可以是44.1KHz。那么,第一音频信号的采样率为44.1KHz,采样率转换单元23可以将第一音频信号的采样率由44.1KHz转换为6.5MHz,从而使经过采样率转换得到的第二音频信号的采样率与数模转换器27的时钟频率一致,便于数模转换处理。
数模转换器27可以是使用Delta Sigma调制的数模转换器。数模转换器27可以对从采样率转换单元23处接收到的第二音频信号进行数模转换,从而得到模拟信号,例如多级噪声整形信号。经数模转换得到的模拟信号可以被馈送至模拟滤波器28。
模拟滤波器28可以对接收到的模拟信号进行平滑处理,例如去除模拟信号中的高频,从而得到第三音频信号。该第三音频信号可以被馈送至功放29。
功放29可以是诸如扬声器等音频播放器件。功放29可以对接收到的第三音频信号进行播放。
在本申请实施例中,由于未使用音频锁相环PLL来提供用于音频处理的时钟频率,而是由时钟分频器来提供用于音频转换单元使用的时钟频率,因此本实施例可以消除因音频锁相环PLL存在的诸如抖动、噪声等问题对最终输出的音频质量的不利影响,从而提高音频的输出质量。另外,由于本申请实施例不需要使用音频锁相环,因此本实施例还可以降低成本。
请参阅图8,图8为本申请实施例提供的音频模组的结构示意图。音频模组300可以包括音频处理电路200和***锁相环34。
该音频处理电路200可以是本实施例提供的音频处理电路。
该***锁相环34可以连接至音频处理电路200的振荡器22。该***锁相环34可以根据振荡器22的主时钟信号产生另一时钟频率,该另一时钟频率可以提供给除音频转换单元20、信号处理单元26之外的其它功能单元工作。
本申请实施例还提供一种电子设备,该电子设备可以包括音频处理电路,该音频处理电路可以是本实施例提供的音频处理电路200。
请参阅图9,图9为本申请实施例提供的电子设备400的结构示意图。电子设备400可以包括音频处理电路200、显示单元401、处理器402、存储器403、电源404。本领域技术人员可以理解,图9中示出的电子设备400的结构并不构成对电子设备400的限定。电子设备400可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
显示单元401可用于显示由用户输入到电子设备400的信息或提供给用户的信息以及电子设备400的各种图形用户接口。这些图形用户接口可以由图形、文本、图标、视频和其任意组合来构成。显示单元401可包括显示面板。
处理器402是电子设备400的控制中心。处理器402利用各种接口和线路连接整个电子设备400的各个部分,通过运行或执行存储在存储器403内的应用程序,以及调用存储在存储器403内的数据,执行电子设备400的各种功能和处理数据,从而对电子设备400进行整体监控。
存储器403可用于存储应用程序和数据。存储器403存储的应用程序中包含有可执行程序代码。应用程序可以实现各种功能。处理器402通过运行存储在存储器403的应用程序,从而执行各种功能应用以及数据处理。在一种实施方式中,存储器403可以包括只读存储器和随机存取存储器。
电源404用于给电子设备400的各个部件供电。在一些实施例中,电源404可以通过电源管理***与处理器403逻辑相连,从而通过电源管理***实现管理充电、放电、以及功耗管理等功能。
此外,电子设备100还可以包括近场通信模块、无线保真模块、摄像头模块、蓝牙模块、传感器模块、输入输出模块、全球定位***等,在此不再赘述。
为了促进理解一个或多个示例性实施例,参考了附图中示出的示例性实施例,并且使用具体语言来描述这些实施例。然而,此具体语言并不意图限制本申请的概念的范围,而是示例性实施例应被理解为涵盖所属领域的技术人员一般了解的所有示例性实施例。
词语“机构”、“元件”、“方式”和“配置”是泛指,并且不限于机械或物理实施例,而是可包括与处理器等相结合的软件程序。
本文示出和描述的特定实施例是本申请的示例性实例,而并不意图以任何方式限制本申请的范围。为简洁起见,传统电子设备、控制***、软件开发和***的其他功能方面(以及***的单个操作部件中的部件)可不详细描述。此外,各附图中示出的连接线或连接器意图表示各元件之间的示例性功能关系和/或物理或逻辑连接。应注意,实际装置中可存在许多替代或额外的功能关系、物理连接或逻辑连接。此外,除非元件被具体描述为“必要的”或“关键的”,否则,并没有零件或部件对于实践本申请而言是必不可少的。在技术方面,本文中使用的词语“包括”、“具有”等表达开放性含义。
在描述本申请的概念的过程中使用了术语“一”和“所述”以及类似的词语(尤其是在所附的权利要求书中),应该将这些术语解释为既涵盖单数又涵盖复数。此外,除非本文中另有说明,否则在本文中叙述数值范围时仅仅是通过快捷方法来指代属于相关范围的每个独立的值,而每个独立的值都并入本说明书中,就像这些值在本文中单独进行了陈述一样。另外,除非本文中另有指明或上下文有明确的相反提示,否则本文中所述的所有方法的步骤都可以按任何适当次序加以执行。本申请的改变并不限于描述的步骤顺序。除非另外主张,否则使用本文中所提供的任何以及所有实例或示例性语言(例如,“例如”)都仅仅为了更好地说明本申请的概念,而并非对本申请的概念的范围加以限制。在不脱离精神和范围的情况下,所属领域的技术人员将易于明白多种修改和适应。
应理解,本文所述的示例性实施方式应仅被认为是描述性的,而并不用于限制。在每个示例性实施方式中对特征或方面的描述通常应被视作适用于其他示例性实施例中的类似特征或方面。尽管参考示例性实施例描述了本申请,但可建议所属领域的技术人员进行各种变化和更改。本申请意图涵盖所附权利要求书的范围内的这些变化和更改。
Claims (10)
1.一种音频处理电路,其特征在于,包括:振荡器、信号处理单元、音频转换单元、时钟分频器;
所述振荡器、所述信号处理单元以及所述音频转换单元依次连接;
所述信号处理单元用于对接收到的音频数据进行数字信号处理,得到第一音频信号,并将所述第一音频信号传输至所述音频转换单元;
所述时钟分频器的输入端与所述振荡器连接,所述时钟分频器的输出端与所述音频转换单元连接;
所述振荡器用于产生主时钟信号,所述时钟分频器用于根据所述主时钟信号产生目标时钟频率,并将所述目标时钟频率提供给所述音频转换单元;
所述音频转换单元至少包括采样率转换单元和数模转换器,所述采样率转换单元用于将所述第一音频信号的采样率转换为所述目标时钟频率,得到第二音频信号,所述数模转换器用于对所述第二音频信号进行数模转换并输出。
2.根据权利要求1所述的音频处理电路,其特征在于,所述数模转换器为使用DeltaSigma调制的数模转换器。
3.根据权利要求1所述的音频处理电路,其特征在于,所述音频处理电路还包括模拟滤波器,所述模拟滤波器连接至所述数模转换器;
所述数模转换器对所述第二音频信号进行处理后输出多级噪声整形信号,所述模拟滤波器用于对所述多级噪声整形信号进行平滑处理,输出第三音频信号。
4.根据权利要求3所述的音频处理电路,其特征在于,所述音频处理电路还包括功放,所述功放连接至所述模拟滤波器,所述功放用于播放所述第三音频信号。
5.根据权利要求1所述的音频处理电路,其特征在于,所述采样率转换单元为基于分数倍转换的单元。
6.根据权利要求1所述的音频处理电路,其特征在于,所述音频处理电路还包括数据传输单元,所述数据传输单元用于从外部接收音频数据。
7.根据权利要求6所述的音频处理电路,其特征在于,所述数据传输单元至少包括蓝牙单元。
8.根据权利要求7所述的音频处理电路,其特征在于,所述振荡器产生的主时钟信号的频率为26MHz,所述目标时钟频率为6.5MHz。
9.一种音频模组,其特征在于,所述音频模组包括音频处理电路和***锁相环,所述音频处理电路为权利要求1至8中任一项所述的音频处理电路,所述***锁相环连接至所述音频处理电路的振荡器,所述***锁相环用于根据所述振荡器的主时钟信号产生第一时钟频率,所述第一时钟频率用于提供给所述音频模组中除音频转换单元及信号处理单元之外的其它处理单元以进行工作。
10.一种电子设备,其特征在于,所述电子设备包括音频处理电路,所述音频处理电路为权利要求1至8中任一项所述的音频处理电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910483359.1A CN110166891A (zh) | 2019-06-04 | 2019-06-04 | 音频处理电路、音频模组及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910483359.1A CN110166891A (zh) | 2019-06-04 | 2019-06-04 | 音频处理电路、音频模组及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110166891A true CN110166891A (zh) | 2019-08-23 |
Family
ID=67627671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910483359.1A Pending CN110166891A (zh) | 2019-06-04 | 2019-06-04 | 音频处理电路、音频模组及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110166891A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114253896A (zh) * | 2021-12-07 | 2022-03-29 | 苏州上声电子股份有限公司 | 一种用于i2s音频总线的时钟生成方法及*** |
CN114696842A (zh) * | 2020-12-31 | 2022-07-01 | 成都鼎桥通信技术有限公司 | 信号处理方法、装置、设备及计算机可读存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534600A (zh) * | 2003-01-29 | 2004-10-06 | 索尼株式会社 | 再现信号波形处理装置 |
CN101770769A (zh) * | 2008-12-26 | 2010-07-07 | 雅马哈株式会社 | 频带划分装置 |
CN201570282U (zh) * | 2009-12-08 | 2010-09-01 | 深圳市七彩虹科技发展有限公司 | 具有低时基抖动的媒体播放器 |
US20110016344A1 (en) * | 2004-05-28 | 2011-01-20 | Melanson John L | Audio clocking in video applications |
CN207939497U (zh) * | 2018-03-23 | 2018-10-02 | 深圳市摩雅电子有限公司 | 一种音频解码SoC芯片的内部时钟架构 |
CN109412626A (zh) * | 2011-09-01 | 2019-03-01 | 华为技术有限公司 | 针对具有rf电路的***生成数字时钟 |
-
2019
- 2019-06-04 CN CN201910483359.1A patent/CN110166891A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534600A (zh) * | 2003-01-29 | 2004-10-06 | 索尼株式会社 | 再现信号波形处理装置 |
US20110016344A1 (en) * | 2004-05-28 | 2011-01-20 | Melanson John L | Audio clocking in video applications |
CN101770769A (zh) * | 2008-12-26 | 2010-07-07 | 雅马哈株式会社 | 频带划分装置 |
CN201570282U (zh) * | 2009-12-08 | 2010-09-01 | 深圳市七彩虹科技发展有限公司 | 具有低时基抖动的媒体播放器 |
CN109412626A (zh) * | 2011-09-01 | 2019-03-01 | 华为技术有限公司 | 针对具有rf电路的***生成数字时钟 |
CN207939497U (zh) * | 2018-03-23 | 2018-10-02 | 深圳市摩雅电子有限公司 | 一种音频解码SoC芯片的内部时钟架构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114696842A (zh) * | 2020-12-31 | 2022-07-01 | 成都鼎桥通信技术有限公司 | 信号处理方法、装置、设备及计算机可读存储介质 |
CN114253896A (zh) * | 2021-12-07 | 2022-03-29 | 苏州上声电子股份有限公司 | 一种用于i2s音频总线的时钟生成方法及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11175633B2 (en) | System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL) | |
US6832194B1 (en) | Audio recognition peripheral system | |
JP6013596B2 (ja) | マルチフォーマットデジタルオーディオインターフェース | |
US8751026B2 (en) | Audio data receiving apparatus, audio data receiving method, and audio data transmission and receiving system | |
JP6362277B2 (ja) | マルチフォーマットオーディオシステムにおけるロック保証のための確率的方法に基づく汎用同期エンジン | |
US20210248294A1 (en) | Application specific integrated circuit link | |
CN102449911B (zh) | 其各个部分以不同取样速率进行操作的数字锁相环路 | |
US8964922B2 (en) | Adaptive frequency synthesis for a serial data interface | |
CN110166891A (zh) | 音频处理电路、音频模组及电子设备 | |
CN104601148B (zh) | 数字电压斜坡发生器 | |
US20140270253A1 (en) | Flexible Clocking for Audio Sample Rate Converter in a USB System | |
US7711974B1 (en) | SCLK auto-detection and generation in various serial port modes | |
US20070069939A1 (en) | Controlled sampling module and method for use therewith | |
US7221725B2 (en) | Host interface data receiver | |
CN101420294A (zh) | 一种时钟锁相环控制方法及装置 | |
CN101395806A (zh) | Fm传送器 | |
US6201486B1 (en) | Pre-processing of multiple sample rates sources to simplify and improve multi-channel DAC design | |
JP2009153009A (ja) | クロック発生回路 | |
US6703958B2 (en) | Analog-to-digital converter | |
CN101803201B (zh) | 自适应动态范围控制 | |
CN100454804C (zh) | 数字信号发送***及方法、发送装置及方法、接收装置及方法 | |
CN115278456A (zh) | 一种音响设备及音频信号处理方法 | |
US6911927B2 (en) | Over-sampling digital-to-analog converter with variable sampling frequencies | |
US7193547B2 (en) | DAC/ADC system | |
CN110310635A (zh) | 语音处理电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |