CN110166009A - 一种输入耐压保护架构 - Google Patents
一种输入耐压保护架构 Download PDFInfo
- Publication number
- CN110166009A CN110166009A CN201910360268.9A CN201910360268A CN110166009A CN 110166009 A CN110166009 A CN 110166009A CN 201910360268 A CN201910360268 A CN 201910360268A CN 110166009 A CN110166009 A CN 110166009A
- Authority
- CN
- China
- Prior art keywords
- input
- amplifier
- voltage
- operational amplifier
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45269—Complementary non-cross coupled types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/441—Protection of an amplifier being implemented by clamping means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明揭示了一种应用于高压运放的高输入幅度、高线性度的输入耐压保护结构，包括主体运放、辅助运放和输入级耐压保护电路三部分，其中主体运放为高压通用运放，辅助运放为单极差分运放，共源极接简并电阻Rbias。此外辅助运放和主体运放的正负输入端接法一致，均由输入级耐压保护电路所保护，并同时接收处理输入信号。输入级耐压保护电路由两个NMOS管和钳位电路组成，其中NMOS管可承受较高电压，其栅源电压Vgs由辅助运放关联提供。应用本发明的输入耐压保护架构，将输入耐压保护电路中NMOS偏置电平与主体运放相隔离，极大地缓解了输入电压对主体运放性能的影响，有效扩展了输入信号的电压范围，提升了主体运放的线性度等处理信号的能力。
Description
技术领域
本发明涉及一种BCD工艺设计中运放输入性能提升技术，尤其涉及一种应用于高压运放的高输入幅度、高线性度的输入耐压保护架构。
背景技术
运放（Operational Amplifier，简称OPA）是运算放大器的简称。它曾是模拟计算机的基础部件而得名。采用IC工艺制作的通用运算放大器，除具有很高的增益和较高输入阻抗的特点之外，还具有精巧、廉价和使用灵活等优点。在实际电路中，通常结合反馈网络共同组成功能模块，在有源滤波器、开关电容电路、数-模和模-数转换器、直流信号放大、波形的产生和变换，以及信号处理等方面得到十分广泛应用。
如图1所示，是一种高压BCD工艺中运放常用的输入对管保护电路，保护电路由两个电阻和钳位电路组成。输入共模电平变化的影响由主体运放自身性能确定。当输入差模电平较小，钳位电路关闭，漏电流很小，运放可对输入信号进行适当处理。当输入差模电平超过了钳位电路的阈值电平，那么钳位电路开启，电流流过电阻形成电压降。压差越大，输入电流越大，电阻压降越大，因此VIP和VIN之间的压差范围受到较大的限制。
如图2所示，是关于高压工艺中差分对管保护电路的已有专利。电阻换成了NMOS管，且Gate电平由偏置Vbias提供，其值Vbias=VIN_IN与VIP_IN较低值+Vgs（M0_A/M0_B）+I*Rbias，即关联差分对管（作为运放主体）本身。在输入共模电平较高时，偏置Vbias也较高，运放的电流源M1过早地进入线性区，运放性能不可避免地受到影响。输入信号的共模电压范围依旧受限。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的旨在提出一种输入耐压保护架构，以扩展输入电压范围，改善主体运放电流源M1的工作状态，提高运放信号处理能力。
为了达到上述目的，本发明所采用的技术解决方案为，一种输入耐压保护架构，其特征在于：所述架构由主体运放、辅助运放和输入级耐压保护电路三部分相接构成，其中所述主体运放为PMOS输入共源极的一种差分运放，由电流源M1提供偏置；
所述辅助运放为PMOS输入共源极串接简并电阻Rbias的另一种差分运放，由电流源M2提供偏置；
所述输入级耐压保护电路由钳位电路和两个NMOS管组成，其中两个NMOS管的栅极相接于简并电阻Rbias和电流源M2之间的偏置Vbias，钳位电路接于两个NMOS管的源极之间，且一个NMOS管的漏极接输入信号VIP、源极转发信号VIP_IN接入主体运放对应正极的PMOS管的栅极和辅助运放对应正极的PMOS管的栅极，另一个NMOS管的漏极接输入信号VIN、源极转发信号VIN_IN接入主体运放对应负极的PMOS管的栅极和辅助运放对应负极的PMOS管的栅极。
进一步地，所述辅助运放设为单极差分运放，两个PMOS管的漏极均负载接地。
进一步地，所述钳位电路为一个或一个以上二极管或晶体管串联组成。
进一步地，输入共模电平低至满足辅助运放的电流源M2工作于饱和区，两个NMOS管均工作于线性区，输入差模信号低于钳位电路开启阈值，钳位电路关闭，主体运放和辅助运放均工作于放大区并无失真处理输入信号。
进一步地，输入共模电平低至满足辅助运放的电流源M2工作于饱和区，且差模电平增大到钳位电路开启，输入级耐压保护电路中两个NMOS管的栅极和源极电平随输入信号VIN、VIP中较小者变化，其中输入电压较低侧的NMOS管导通，输入信号传输至主体运放和辅助运放，输入电压较高侧的NMOS管处于半开启状态，等效电阻相对较大，限制输入电流并承载部分输入电压。
进一步地，输入共模电平升高至满足辅助运放的电流源M2退出饱和区、进入线性区，主体运放的电流源M1漏极电平比电流源M2漏极电平低I*Rbias，主体运放的电流源M1处于饱和区，主体运放工作于放大区并接收处理输入信号。
应用本发明的电路结构设计，具备突出的实质性特点和显著的进步性：该应用于高压运放的输入耐压保护架构，引入了一级辅助差分运放及源极接简并电阻，将输入耐压保护电路中NMOS偏置电平与主体运放相隔离，改善了主体运放的工作状态，扩展了输入电压范围，提升了主体运放的线性度等处理信号的能力。
附图说明
图1是现有高压BCD工艺中常用的输入对管保护电路示意图。
图2是已有改进后高压工艺差分对管保护电路示意图。
图3是本发明应用于高压运放的输入耐压保护架构的电路示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有技术对高压BCD工艺中运放输入对管保护方面的不足进行了综合分析，结合自身经验和创造性劳动，致力于对该电路性能全方位优化寻求突破，创新提出了一种应用于高压运放的高输入幅度、高线性度的输入耐压保护结构，引入隔离主体运放的技术解决方案，有利于提升主体运放的输入电压范围和线性度等处理信号的能力。
为更具象化地理解，如图3所示，该应用于高压运放的高输入幅度、高线性度的输入耐压保护架构示意图。作为本发明的创新设计要点，其包含输入级耐压保护电路、辅助运放和主体运放三个主要部分。其中主体运放为高压通用运放，辅助运放为可选为单极差分运放或同类差分输入对管；该辅助运放和主体运放的正负输入端接法一致，均由输入级耐压保护电路所保护，同时接收处理输入信号。而输入级耐压保护电路由两个NMOS管和钳位电路组成，NMOS管可承受较高电压，其栅极电平由输入信号VIP/VIN（较低者）、辅助运放输入管的Vgs和偏置电阻Rbias压降共同确定。
结合图3所示具体来看，上述主体运放输入级为共源极接电流源M1的一对PMOS管，即PMOS管M0_A、M0_B。上述辅助运放输入级为共源极串接简并电阻Rbias和电流源M2的另一对PMOS管M0_A1、M0_B1，两个PMOS管的漏极均负载接地。且PMOS管M0_A和PMOS管M0_A1的栅极均与输入级耐压保护电路的转发信号VIP_IN相接，PMOS管M0_B和PMOS管M0_B1的栅极均与输入级耐压保护电路的转发信号VIN_IN相接。其中电流源M1和电流源M2均为晶体管，两个电流源共源相接于电源电压Vdd，共栅相接于偏置电压Vpbias，主体运放和辅助运放分别接入各自对应电流源的漏极。
上述输入级耐压保护电路由钳位电路和两个NMOS管组成，其中两个NMOS管的共栅极相接于简并电阻Rbias和电流源M2之间的偏置Vbias。钳位电路接于两个NMOS管的源极之间。且其中一个NMOS管的漏极接输入信号VIP、源极转发信号VIP_IN接入主体运放和辅助运放的正极输入端，另一个NMOS管的漏极接输入信号VIN、源极转发信号VIN_IN接入主体运放和辅助运放的负极输入端。钳位电路由一个及上一个以上二极管或晶体管串联组成。
当输入共模电平及差模电平都较小时，即满足输入耐压保护电路中NMOS管的Vgs较大，两者均工作于线性区，等效电阻小，钳位电路呈关闭状，则此输入范围下主体运放和辅助运放均工作于放大区，可对输入信号进行无失真处理。
当输入共模电平较小，差模电平较大，即输入共模电平低至满足辅助运放的电流源M2工作于饱和区，且差模电平增大到钳位电路开启，由于输入级耐压保护电路中两个NMOS管的栅极电平随输入信号VIN、VIP中较小者变化，则主体运放和辅助运放均工作于放大区。比较而言，输入电压较低侧NMOS的Vgs较大，NMOS导通，等效电阻小，信号可传输到运放输入端；由于漏电流和钳位电路的作用，输入电压较高侧NMOS的Vgs较小，等效电阻大，一方面限制了输入电流，另一方面承载了较高的输入电压。这样能很好地保护运放差分输入对管，扩展了输入差模电压范围，一般该压差范围可达到电源电压Vdd。
当输入共模愈来愈大，NMOS管栅极电平即偏置Vbias将进一步提升，辅助运放电流源M2的Vds逐渐减小。当输入共模超过一定阈值，电流源M2退出饱和区，进入线性区。由于晶体管沟道调制效应的影响，偏置电流I同步减小，Vbias上升速度减慢，NMOS管Vgs逐渐减小，输入等效电阻增大。同时，电流源M1的Vds也逐渐减小，但仍工作于饱和区，主体运放仍然可以有效接收并处理输入信号。
当然，如果输入共模电平继续增加I*Rbias，电流源M1也开始进入线性区，主体运放性能将受到影响。但相对于采用辅助运放隔离共模电平升压前的设计方案，该高压运放的输入共模电压幅度得以显著提升。
综上结合图示的实施例详述，应用本发明的电路结构设计，具备突出的实质性特点和显著的进步性：该应用于高压运放的输入耐压保护架构，引入了一级辅助差分运放及源极接简并电阻，将输入耐压保护电路中NMOS偏置电平与主体运放相隔离，改善了主体运放的工作状态，扩展了输入电压范围，提升了主体运放的线性度等处理信号的能力。
以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。
Claims (6)
1.一种输入耐压保护架构，其特征在于：所述架构由主体运放、辅助运放和输入级耐压保护电路三部分相接构成，其中所述主体运放为PMOS输入共源极的一种差分运放，由电流源M1提供偏置；
所述辅助运放为PMOS输入共源极串接简并电阻Rbias的另一种差分运放，由电流源M2提供偏置；
所述输入级耐压保护电路由钳位电路和两个NMOS管组成，其中两个NMOS管的栅极相接于简并电阻Rbias和电流源M2之间的偏置Vbias，钳位电路接于两个NMOS管的源极之间，且一个NMOS管的漏极接输入信号VIP、源极转发信号VIP_IN接入主体运放对应正极的PMOS管的栅极和辅助运放对应正极的PMOS管的栅极，另一个NMOS管的漏极接输入信号VIN、源极转发信号VIN_IN接入主体运放对应负极的PMOS管的栅极和辅助运放对应负极的PMOS管的栅极。
2.根据权利要求1所述的输入耐压保护架构，其特征在于：所述辅助运放设为单极差分运放，两个PMOS管的漏极均负载接地。
3.根据权利要求1所述的输入耐压保护架构，其特征在于：所述钳位电路为一个或一个以上二极管或晶体管串联组成。
4.根据权利要求1所述的输入耐压保护架构，其特征在于：输入共模电平低至满足辅助运放的电流源M2工作于饱和区，两个NMOS管均工作于线性区，输入差模信号低于钳位电路开启阈值，钳位电路关闭，主体运放和辅助运放均工作于放大区并无失真处理输入信号。
5.根据权利要求1所述的输入耐压保护架构，其特征在于：输入共模电平低至满足辅助运放的电流源M2工作于饱和区，且差模电平增大到钳位电路开启，输入级耐压保护电路中两个NMOS管的栅极和源极电平随输入信号VIN、VIP中较小者变化，其中输入电压较低侧的NMOS管导通，输入信号传输至主体运放和辅助运放，输入电压较高侧的NMOS管处于半开启状态，等效电阻相对较大，限制输入电流并承载部分输入电压。
6.根据权利要求1所述的输入耐压保护架构，其特征在于：输入共模电平升高至满足辅助运放的电流源M2退出饱和区、进入线性区，主体运放的电流源M1漏极电平比电流源M2漏极电平低I*Rbias，主体运放的电流源M1处于饱和区，主体运放工作于放大区并接收处理输入信号。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910360268.9A CN110166009B (zh) | 2019-04-30 | 2019-04-30 | 一种输入耐压保护架构 |
| US17/042,381 US11316483B2 (en) | 2019-04-30 | 2019-12-09 | Input voltage endurance protection architecture |
| PCT/CN2019/124020 WO2020220682A1 (zh) | 2019-04-30 | 2019-12-09 | 输入耐压保护架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910360268.9A CN110166009B (zh) | 2019-04-30 | 2019-04-30 | 一种输入耐压保护架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110166009A true CN110166009A (zh) | 2019-08-23 |
| CN110166009B CN110166009B (zh) | 2022-05-13 |
Family
ID=67633222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910360268.9A Active CN110166009B (zh) | 2019-04-30 | 2019-04-30 | 一种输入耐压保护架构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11316483B2 (zh) |
| CN (1) | CN110166009B (zh) |
| WO (1) | WO2020220682A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111682870A (zh) * | 2020-07-08 | 2020-09-18 | 湖南国科微电子股份有限公司 | 一种接收器架构及接收器集成芯片 |
| WO2020220682A1 (zh) * | 2019-04-30 | 2020-11-05 | 思瑞浦微电子科技（苏州）股份有限公司 | 输入耐压保护架构 |
| CN114281141A (zh) * | 2021-12-24 | 2022-04-05 | 思瑞浦微电子科技(上海)有限责任公司 | 差分对管保护电路 |
| CN115664356A (zh) * | 2022-12-08 | 2023-01-31 | 江苏润石科技有限公司 | 一种高压输入级差分对管保护电路 |
| CN116346047A (zh) * | 2021-12-24 | 2023-06-27 | 圣邦微电子（北京）股份有限公司 | 轨到轨运算放大器及其输入级结构 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100053031A (ko) * | 2008-11-12 | 2010-05-20 | (주)에이디테크놀로지 | 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼 |
| US20120032944A1 (en) * | 2010-02-01 | 2012-02-09 | Panasonic Corporation | Operational amplifier circuit, signal driver, display device, and offset voltage adjusting method |
| CN102412840A (zh) * | 2011-09-21 | 2012-04-11 | 香港应用科技研究院有限公司 | 超低电压的自动调零的多阶段高速cmos比较器 |
| US20130033324A1 (en) * | 2011-08-04 | 2013-02-07 | Mediatek Inc. | Amplifier and associated receiver |
| CN103036516A (zh) * | 2012-12-31 | 2013-04-10 | 东南大学 | 低电源电压高共模抑制比运算放大器 |
| CN202906840U (zh) * | 2012-06-13 | 2013-04-24 | 郭耀辉 | 一种避免射频功率放大器集电极或漏极功率控制饱和失效的电路 |
| CN103414441A (zh) * | 2013-08-21 | 2013-11-27 | 中国电子科技集团公司第二十四研究所 | 输出共模电压稳定的开环放大器 |
| CN105024658A (zh) * | 2015-06-10 | 2015-11-04 | 思瑞浦微电子科技（苏州）有限公司 | 一种差分对管的保护电路 |
| CN107147296A (zh) * | 2017-05-31 | 2017-09-08 | 青岛大学 | 一种带下拉有源钳位支路的隔离型dc‑dc升压变换器 |
| CN107154786A (zh) * | 2017-04-11 | 2017-09-12 | 东南大学 | 一种低电压轨到轨运算跨导放大器 |
| CN107508567A (zh) * | 2017-08-29 | 2017-12-22 | 南京邮电大学南通研究院有限公司 | 一种低电压跨导恒定轨到轨差分放大器 |
| CN108880488A (zh) * | 2018-06-29 | 2018-11-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 差分对管的保护电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153400A (ja) * | 2002-10-29 | 2004-05-27 | Nec Electronics Corp | 電圧増幅回路 |
| US9391574B2 (en) * | 2012-06-01 | 2016-07-12 | Forza Silicon Corporation | Power supply regulation for programmable gain amplifier used in a CMOS image sensor |
| US9194566B2 (en) | 2012-06-08 | 2015-11-24 | Lg Innotek Co., Ltd. | Lamp unit and vehicle lamp apparatus using the same |
| CN103036515A (zh) | 2012-12-24 | 2013-04-10 | 苏州硅智源微电子有限公司 | 转换速率指标改善的运算放大器 |
| CN103956983B (zh) * | 2014-05-06 | 2016-11-02 | 电子科技大学 | 一种具有嵌位功能的误差放大器 |
| CN107786172A (zh) * | 2016-08-31 | 2018-03-09 | 江苏绿扬电子仪器集团有限公司 | 运算放大器输入端保护电路 |
| CN110166009B (zh) * | 2019-04-30 | 2022-05-13 | 思瑞浦微电子科技（苏州）股份有限公司 | 一种输入耐压保护架构 |
-
2019
- 2019-04-30 CN CN201910360268.9A patent/CN110166009B/zh active Active
- 2019-12-09 WO PCT/CN2019/124020 patent/WO2020220682A1/zh active Application Filing
- 2019-12-09 US US17/042,381 patent/US11316483B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100053031A (ko) * | 2008-11-12 | 2010-05-20 | (주)에이디테크놀로지 | 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼 |
| US20120032944A1 (en) * | 2010-02-01 | 2012-02-09 | Panasonic Corporation | Operational amplifier circuit, signal driver, display device, and offset voltage adjusting method |
| US20130033324A1 (en) * | 2011-08-04 | 2013-02-07 | Mediatek Inc. | Amplifier and associated receiver |
| CN102412840A (zh) * | 2011-09-21 | 2012-04-11 | 香港应用科技研究院有限公司 | 超低电压的自动调零的多阶段高速cmos比较器 |
| CN202906840U (zh) * | 2012-06-13 | 2013-04-24 | 郭耀辉 | 一种避免射频功率放大器集电极或漏极功率控制饱和失效的电路 |
| CN103036516A (zh) * | 2012-12-31 | 2013-04-10 | 东南大学 | 低电源电压高共模抑制比运算放大器 |
| CN103414441A (zh) * | 2013-08-21 | 2013-11-27 | 中国电子科技集团公司第二十四研究所 | 输出共模电压稳定的开环放大器 |
| CN105024658A (zh) * | 2015-06-10 | 2015-11-04 | 思瑞浦微电子科技（苏州）有限公司 | 一种差分对管的保护电路 |
| CN107154786A (zh) * | 2017-04-11 | 2017-09-12 | 东南大学 | 一种低电压轨到轨运算跨导放大器 |
| CN107147296A (zh) * | 2017-05-31 | 2017-09-08 | 青岛大学 | 一种带下拉有源钳位支路的隔离型dc‑dc升压变换器 |
| CN107508567A (zh) * | 2017-08-29 | 2017-12-22 | 南京邮电大学南通研究院有限公司 | 一种低电压跨导恒定轨到轨差分放大器 |
| CN108880488A (zh) * | 2018-06-29 | 2018-11-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 差分对管的保护电路 |
Non-Patent Citations (2)
| Title |
|---|
| A. RAZZAGHI等: "A 10-b, 1-GSample/s track-and-hold amplifier using SiGe BiCMOS technology", 《IEEE》 * |
| 江浩等: "适用于高速高分辨率ADC的CMOS运算放大器设计", 《福建电脑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020220682A1 (zh) * | 2019-04-30 | 2020-11-05 | 思瑞浦微电子科技（苏州）股份有限公司 | 输入耐压保护架构 |
| US11316483B2 (en) | 2019-04-30 | 2022-04-26 | 3Peak Inc. | Input voltage endurance protection architecture |
| CN111682870A (zh) * | 2020-07-08 | 2020-09-18 | 湖南国科微电子股份有限公司 | 一种接收器架构及接收器集成芯片 |
| CN114281141A (zh) * | 2021-12-24 | 2022-04-05 | 思瑞浦微电子科技(上海)有限责任公司 | 差分对管保护电路 |
| CN114281141B (zh) * | 2021-12-24 | 2023-03-14 | 思瑞浦微电子科技(上海)有限责任公司 | 差分对管保护电路 |
| CN116346047A (zh) * | 2021-12-24 | 2023-06-27 | 圣邦微电子（北京）股份有限公司 | 轨到轨运算放大器及其输入级结构 |
| CN115664356A (zh) * | 2022-12-08 | 2023-01-31 | 江苏润石科技有限公司 | 一种高压输入级差分对管保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020220682A1 (zh) | 2020-11-05 |
| CN110166009B (zh) | 2022-05-13 |
| US20220045651A1 (en) | 2022-02-10 |
| US11316483B2 (en) | 2022-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110166009A (zh) | 一种输入耐压保护架构 | |
| CN103219951B (zh) | 一种采用噪声抵消技术的低功耗低噪声放大器 | |
| CN101826844B (zh) | 一种功率放大器和基于功率放大器的信号放大方法 | |
| CN104124924B (zh) | 一种线性化共栅cmos低噪声放大器电路 | |
| CN106341090B (zh) | 一种功率放大电路 | |
| CN104539242B (zh) | 电流复用低噪声放大器 | |
| CN107786173A (zh) | 功率放大电路 | |
| CN105305981B (zh) | 一种线性化宽带低噪声放大器 | |
| CN103219952B (zh) | 一种采用噪声抵消技术的宽带低噪声放大器 | |
| CN107508567B (zh) | 一种低电压跨导恒定轨到轨差分放大器 | |
| CN104124932B (zh) | 射频功率放大模块 | |
| CN105529994B (zh) | 带有增益自举功能的跨阻放大器 | |
| CN103346741A (zh) | 一种双路噪声抵消型电流复用低噪声放大器 | |
| CN104467714B (zh) | 一种运算放大器电路、运算放大器以及包络跟随电源 | |
| CN106026928B (zh) | 一种低电压单平衡电流复用无源混频器 | |
| CN105048973B (zh) | 带有offset和动态直流恢复的跨阻放大器 | |
| CN106559042A (zh) | 应用于低电压下的低噪声放大器 | |
| CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
| KR20120125811A (ko) | 전력 증폭기 | |
| CN110034737A (zh) | 功率放大电路 | |
| Pornpromlikit et al. | A 33-dBm 1.9-GHz silicon-on-insulator CMOS stacked-FET power amplifier | |
| CN107911085A (zh) | 一种Ku波段低噪声放大器 | |
| CN104617890B (zh) | 调整射频放大器线性度的电路设计 | |
| CN107508563A (zh) | 一种自适应线性度增强低噪声放大器 | |
| CN101662261B (zh) | 一种高线性度折叠混频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |