CN110165025A - 发光二极管芯片、发光二极管及其制作方法 - Google Patents

发光二极管芯片、发光二极管及其制作方法 Download PDF

Info

Publication number
CN110165025A
CN110165025A CN201910247447.1A CN201910247447A CN110165025A CN 110165025 A CN110165025 A CN 110165025A CN 201910247447 A CN201910247447 A CN 201910247447A CN 110165025 A CN110165025 A CN 110165025A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
emitting diode
light
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910247447.1A
Other languages
English (en)
Inventor
尹灵峰
吴志浩
高艳龙
魏柏林
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910247447.1A priority Critical patent/CN110165025A/zh
Publication of CN110165025A publication Critical patent/CN110165025A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管芯片、发光二极管及其制作方法，属于半导体技术领域。发光二极管芯片包括衬底、未掺杂半导体层、N型半导体层、有源层、P型半导体层、N型电极、P型电极和隔水层，未掺杂半导体层、N型半导体层、有源层、P型半导体层依次层叠在衬底上，P型半导体层的第一边缘区域设有延伸至N型半导体层的第一凹槽，N型电极设置在第一凹槽内的N型半导体层上，P型电极设置在P型半导体层的非边缘区域上，P型半导体层的第二边缘区域设有至少延伸至未掺杂半导体层的第二凹槽，隔水层至少铺设在第二凹槽的底面上。本发明可以有效避免P型半导体层正下方的N型半导体层被腐蚀，大大改善发光二极管芯片的腐蚀情况。

Description

发光二极管芯片、发光二极管及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片、发光二极管及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。1993年在日本日亚化工工作的中村修二发明了基于宽禁带半导体材料氮化镓(GaN)和氮化铟镓(InGaN)的具有商业应用价值的蓝光LED。这类LED得到了广泛应用，目前生产的白光LED大部分就是通过在蓝光LED上覆盖一层淡黄色荧光粉涂层制成的。
现有的LED主要包括芯片和封装支架。芯片为LED的核心组件，包括衬底、未掺杂氮化镓层、N型氮化镓层、氮化铟镓和氮化镓交替层叠形成的有源层、P型氮化镓层、N型电极和P型电极；未掺杂氮化镓层、N型氮化镓层、有源层、P型氮化镓层依次层叠在衬底上，P型氮化镓层的部分边缘区域设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型氮化镓层上，P型电极设置在P型氮化镓层上。封装支架包括固定支架、散热基座、焊盘和电极引脚；散热基座和焊盘设置在固定支架的同一表面上，衬底设置在散热基座上，N型电极和P型电极分别通过电线与不同的焊盘连接，芯片、焊盘、固定支架设置散热基座和焊盘的表面上覆盖有荧光粉，并且荧光粉包裹在电线外，电极引脚与焊盘连接并向远离荧光粉的方向延伸。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
在极端环境下，如温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的高温潮湿负电环境，现有的LED很容易被完全腐蚀，无法满足极端环境的使用要求。
发明内容
本发明实施例提供了一种发光二极管芯片、发光二极管及其制作方法，能够解决解决现有技术无法在极端环境下使用的问题。所述技术方案如下：
第一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、未掺杂半导体层、N型半导体层、有源层、P型半导体层、N型电极、P型电极和隔水层；所述未掺杂半导体层、所述N型半导体层、所述有源层、所述P型半导体层依次层叠在所述衬底上；所述P型半导体层的第一边缘区域设有延伸至所述N型半导体层的第一凹槽，所述N型电极设置在所述第一凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层的非边缘区域上；所述P型半导体层的第二边缘区域设有至少延伸至所述未掺杂半导体层的第二凹槽，所述隔水层至少铺设在所述第二凹槽的底面上；所述P型半导体层的第二边缘区域和所述P型半导体层的第一边缘区域围成所述P型半导体层的整个边缘区域，所述P型半导体层的边缘区域为自所述P型半导体层的侧面向所述P型半导体层的中心延伸的区域，所述P型半导体层的侧面垂直于所述P型半导体层设置在所述有源层上的表面。
可选地，所述第二凹槽在自所述P型半导体层的侧面向所述P型半导体层的中心延伸的方向上的宽度w为1μm～4μm。
可选地，所述隔水层包括依次层叠的氮化硅层和二氧化硅层。
进一步地，所述隔水层还铺设在所述第二凹槽的侧面上。
更进一步地，所述第二凹槽的侧面与所述第二凹槽的底面之间的夹角α为95°～115°。
可选地，所述第二凹槽的底面为具有至少两个台阶的台阶状结构，所述台阶状结构中各个台阶的高度在自所述P型半导体层的侧面向所述P型半导体层的中心延伸的方向上逐渐增大。
进一步地，所述台阶状结构中台阶的数量为2个～5个。
第二方面，本发明实施例提供了一种发光二极管，所述发光二极管包括固定支架、荧光粉、散热基座、焊盘、电极引脚和如第一方面提供的发光二极管芯片，所述散热基座和所述焊盘固定设置在所述固定支架的同一表面上，所述衬底固定设置在所述散热基座上，所述N型电极和所述P型电极分别通过电线与不同的所述焊盘连接，所述荧光粉覆盖在所述发光二极管芯片、所述焊盘、所述固定支架设置所述散热基座和所述焊盘的表面上并包裹在所述电线外，所述电极引脚与所述焊盘连接并向远离所述荧光粉的方向延伸。
第三方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次生长未掺杂半导体层、N型半导体层、有源层、P型半导体层；
在所述P型半导体层的第一边缘区域开设延伸至所述N型半导体层的第一凹槽；
在所述第一凹槽内的N型半导体层上设置N型电极，在所述P型半导体层的非边缘区域上设置P型电极；
在所述P型半导体层的第二边缘区域上开设至少延伸至所述未掺杂半导体层的第二凹槽，所述P型半导体层的第二边缘区域和所述P型半导体层的第一边缘区域围成所述P型半导体层的整个边缘区域，所述P型半导体层的边缘区域为自所述P型半导体层的侧面向所述P型半导体层的中心延伸的区域，所述P型半导体层的侧面垂直于所述P型半导体层设置在所述有源层上的表面；
至少在所述第二凹槽的底面上铺设隔水层，得到所述发光二极管芯片。
第四方面，本发明实施例提供了一种发光二极管的制作方法，所述制作方法包括：
采用如第三方面提供的制作方法制作发光二极管芯片；
将散热基座和焊盘分别固定设置在固定支架的同一表面上，并将电极引脚与所述焊盘连接；
将所述发光二极管芯片的衬底固定设置在所述散热基座上，并通过电线将所述发光二极管芯片的N型电极和P型电极分别与不同的焊盘连接；
在所述发光二极管芯片、所述焊盘、所述固定支架设置所述散热基座和所述焊盘的表面上、以及所述电线外形成荧光粉，所述电极引脚向远离所述荧光粉的方向延伸。
本发明实施例提供的技术方案带来的有益效果是：
LED在温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境下，水汽会沿着发光二极管芯片的侧壁向上渗透，从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片。本发明实施例通过在发光二极管芯片的边缘区域中，除N型电极的设置区域之外的区域上开设至少延伸到未掺杂半导体层的第二凹槽，并将隔水层至少铺设在第二凹槽的底面上，水汽沿着发光二极管芯片的侧壁向上渗透时无法接触到P型半导体层正下方的N型半导体层，也无法从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片，可以大大降低发光二极管芯片被腐蚀的概率，有效改善发光二极管芯片的腐蚀情况，使其能够应用于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的主视图；
图2是本发明实施例提供的一种发光二极管芯片的俯视图；
图3是本发明实施例提供的隔水层的结构示意图；
图4是本发明实施例提供的第二凹槽的主视图；
图5是本发明实施例提供的第二凹槽的俯视图；
图6是本发明实施例提供的另一种发光二极管芯片的结构示意图；
图7是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；
图8是本发明实施例提供的一种发光二极管的结构示意图；
图9是本发明实施例提供的另一种发光二极管的结构示意图；
图10是本发明实施例提供的一种发光二极管的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
随着LED的应用领域越来越广，对LED的性能要求也越来越高。例如，LED原来仅应用于日常照明，因此仅需要LED适用于温度在25℃左右、湿度在50％左右、芯片的P型电极接入电源正极、同时芯片的N型电极接入电源负极的一般环境即可。现在LED的应用范围大大扩展，可能还需要LED适用于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的高温潮湿负电环境。而与一般环境相比，现有的LED在高温潮湿高负环境下很快被完全腐蚀，根本无法满足极端环境的使用要求，也无法发现导致LED被完全腐蚀的原因。
为了解决LED无法满足极端环境使用要求的问题，发明人将k*n个LED置于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的高温潮湿负电环境下进行试验，k≥10且k为正整数，n≥3且n为正整数。其中，k可以根据现有LED在高温潮湿负电环境下被完全腐蚀的时间进行设定，n可以根据试验可靠性的要求进行设定。在整个试验过程中，将所有LED分k次分别从高温潮湿负电环境中取出，每次取出的LED数量均为n，相邻两次取出LED的间隔时间相同，并从取出的LED中拆出LED芯片，观察LED芯片是否被腐蚀以及腐蚀的区域。如果所有观察到被腐蚀的LED芯片数量达到设定阈值，则提前中止本次试验，并且还可以将高温潮湿负电环境中剩下的所有LED取出，从中拆出LED芯片并观察是否被腐蚀以及腐蚀的区域，以确认腐蚀区域是否与达到设定阈值的LED芯片一致。
例如，将1000个LED置于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的高温潮湿负电环境下，并对每个LED持续通电，使每个LED一直处在工作状态开始试验。试验开始一个小时之后，从1000个LED中取出10个LED拆出LED芯片并观察LED芯片是否被腐蚀以及腐蚀的区域，剩下990个LED继续置于高温潮湿负电环境下工作。试验开始两个小时之后，从990个LED中取出10个LED拆出LED芯片并观察LED芯片是否被腐蚀以及腐蚀的区域，剩下980个LED继续置于高温潮湿负电环境下工作……试验开始一百个小时之后，取出最后剩下的10个LED拆出LED芯片并观察LED芯片是否被腐蚀以及腐蚀的区域。
假设试验开始二十个小时之后，从810个LED中取出10个LED拆出LED芯片并观察LED是否被腐蚀以及腐蚀的区域，此时观察到被腐蚀的LED芯片数量达到设定阈值50个，因此中止本次试验，即停止向剩下的800个LED通电，并从高温潮湿负电环境下取出剩下的800个拆出LED芯片，观察LED是否被腐蚀以及腐蚀的区域。
经过上述试验，发明人观察到，所有被腐蚀的LED芯片中，LED芯片的侧壁都有被腐蚀，并且P型半导体层正下方的N型半导体层的腐蚀深度达到最大，在LED芯片的侧壁上形成凹坑。发明人由此推断出，当LED处于高温潮湿负电环境中时，受到封装支架密封性的限制，会有水汽进入封装支架内。水汽在进入封装支架内之后，从散热基座处开始渗水，并沿着LED芯片的侧壁向上渗透。当水汽渗透到P型半导体层正下方的N型半导体层时，开始腐蚀LED芯片，导致LED芯片的侧壁上形成凹坑，最终造成整个LED芯片被完全腐蚀。
本发明实施例提供了一种发光二极管芯片。图1为本发明实施例提供的一种发光二极管芯片的主视图，图2为本发明实施例提供的一种发光二极管芯片的俯视图。参见图1和图2，该发光二极管芯片包括衬底10、未掺杂半导体层21、N型半导体层22、有源层23、P型半导体层24、N型电极31、P型电极32和隔水层40。未掺杂半导体层21、N型半导体层22、有源层23和P型半导体层24依次层叠在衬底10上。P型半导体层24的第一边缘区域设有延伸至N型半导体层22的第一凹槽100，N型电极31设置在第一凹槽100内的N型半导体层22上，P型电极32设置在P型半导体层24的非边缘区域上。P型半导体层24的第二边缘区域设有延伸至衬底10的第二凹槽200，隔水层40铺设在第二凹槽200的底面210上。
在本实施例中，P型半导体层24的第一边缘区域和P型半导体层24的第二边缘区域围成P型半导体层24的整个边缘区域，P型半导体层24的边缘区域为自P型半导体层24的侧面向P型半导体层24的中心延伸(图2箭头A、B、C、D所示方向)的区域，P型半导体层24的侧面垂直于P型半导体层24设置在有源层23上的表面。
LED在温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境下，水汽会沿着发光二极管芯片的侧壁向上渗透，从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片。本发明实施例通过在发光二极管芯片的边缘区域中，除N型电极的设置区域之外的区域上开设延伸到衬底的第二凹槽，并将隔水层至少铺设在第二凹槽的底面上，水汽沿着发光二极管芯片的侧壁向上渗透时无法接触到P型半导体层正下方的N型半导体层，也无法从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片，可以大大降低发光二极管芯片被腐蚀的概率，有效改善发光二极管芯片的腐蚀情况，使其能够应用于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境。
另外，N型电极的设置区域保留在发光二极管芯片的边缘区域，即N型电极所在的N型半导体层位于发光二极管芯片的边缘区域，水汽会沿着发光二极管芯片的侧壁向上渗透到N型电极所在的N型半导体层，但是此部分与衬底、未掺杂半导体层一样，不容易被水汽腐蚀，因此不会造成发光二极管芯片被腐蚀。同时利用发光二极管芯片的边缘区域设置N型电极，可以避免占用较多的有源层面积，保证发光二极管芯片的发光亮度。
可选地，如图1所示，第二凹槽200在自P型半导体层24的侧面向P型半导体层24的中心延伸的方向上的宽度w可以为1μm～4μm。当第二凹槽的宽度为1μm～4μm时，一方面，发光二极管芯片的腐蚀情况大为改善；另一方面，占用的有源层面积较少，对发光二极管芯片的发光亮度影响可以忽略不计。
在实际应用中，第二凹槽的宽度也可以小于1μm或者大于4μm，此时对发光二极管芯片的腐蚀情况也具有一定的改善作用。
需要说明的是，发光二极管芯片一般由外延片切割而成，外延片切割之前会在芯片边缘上形成延伸至衬底的隔离槽，以便沿着隔离槽的延伸方向切割外延片。而本发明中的第二凹槽与隔离槽是不一样的，隔离槽形成在发光二极管芯片(包括第一凹槽)之外，在沿着隔离槽的延伸方向切割外延片之后，隔离槽会随之消失。而本发明中的第二凹槽形成发光二极管芯片内部(与第一凹槽一样设置在发光二极管芯片的边缘)，在将外延片切割成芯片之后，第二凹槽会保留在发光二极管芯片上。也就是说，本发明的第二凹槽是除切割芯片的隔离槽之外额外设置的凹槽。
示例性地，如图1所示，第二凹槽200在从未掺杂半导体层21向P型半导体层24延伸的方向上的深度h1可以为4μm～8μm。当第二凹槽的深度为4μm～8μm，可以有效避免水汽沿着发光二极管芯片的侧壁向上渗透到P型半导体层正下方的N型半导体层上，发光二极管芯片的腐蚀情况改善效果较好。
图3为本发明实施例提供的隔水层的结构示意图。参见图3，可选地，隔水层40可以包括依次层叠的氮化硅层41和二氧化硅层42。氮化硅层与第二凹槽的底面贴合较为紧密，可以有效避免水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上，改善发光二极管芯片的腐蚀情况；同时在氮化硅层上层叠二氧化硅层，可以避免氮化硅层太厚而吸收较多的光线，影响发光二极管芯片的发光亮度。
进一步地，二氧化硅层42的厚度可以为氮化硅层41的厚度的3倍～5倍，既可以有效改善发光二极管芯片的腐蚀情况，又不会影响发光二极管芯片的发光亮度。
示例性地，氮化硅层41的厚度可以为40nm～60nm，氮化硅层可以紧密贴合在第二凹槽的表面上。
二氧化硅层42的厚度可以为160nm～240nm，发光二极管芯片的发光亮度较高。
例如，氮化硅层41的厚度为50nm，二氧化硅层42的厚度为200nm，此时绝水、绝缘、保护的效果都很好。
进一步地，如图1所示，隔水层40还可以铺设在第二凹槽200的侧面220上。对第二凹槽的侧面也进行保护，可以进一步避免水汽与P型半导体层正下方的N型半导体层接触。而且氮化镓、氮化硅、二氧化硅的折射率逐渐减小，可以减少折射率相差较大而出现的全反射，增加发光二极管芯片的出光效率。
在实际应用中，隔水层40可以铺设在发光二极管芯片除N型电极和P型电极之外的整个表面上。
更进一步地，如图1所示，第二凹槽200的侧面与第二凹槽200的底面之间的夹角α可以为95°～115°。当第二凹槽的侧面与第二凹槽的底面之间的夹角为95°～115°时，有利于氮化硅层和二氧化硅层铺设在第二凹槽的侧面上，同时对有源层的占用面积较小，发光二极管芯片的发光亮度基本没有影响。
在实际应用中，第二凹槽的侧面与第二凹槽的底面之间的夹角可以小于95°，也可以大于115°，此时都可以改善发光二极管芯片的腐蚀情况。
图4为本发明实施例提供的第二凹槽的主视图，图5为本发明实施例提供的第二凹槽的俯视图。参见图4和图5，可选地，第二凹槽200的底面210可以为具有至少两个台阶210a的台阶状结构，台阶状结构中各个台阶210a的高度H在自P型半导体层24的侧面向P型半导体层24的中心延伸的方向上逐渐增大。通过将第二凹槽的底面设计为台阶状，可以有效增加水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上的难度，进一步避免P型半导体层正下方的N型半导体层被腐蚀。
在实际应用中，也可以台阶状结构中各个台阶210a的高度H在自P型半导体层24的侧面向P型半导体层24的中心延伸的方向上逐渐减小，此时也可以增加水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上的难度，改善发光二极管芯片的腐蚀情况。
进一步地，台阶状结构中台阶210a的数量可以为2个～5个。当台阶状结构中台阶的数量可以为2个～5个时，可以有效避免水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上，同时兼顾实现的难度和成本。
在实际应用中，台阶状结构中台阶的数量也可以大于5个，此时也可以增加水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上的难度，有效改善发光二极管芯片的腐蚀情况。
在实现过程中，可以利用光刻技术和刻蚀技术(激光刻蚀技术或者干法刻蚀技术)在第二凹槽的底面上形成台阶状结构。
进一步地，台阶状结构中各个台阶210a的宽度D可以相等(如图4和图5所示)，也可以在自P型半导体层24的侧面向P型半导体层24的中心延伸的方向上逐渐增大，都可以有效增加水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上的难度，避免P型半导体层正下方的N型半导体层被腐蚀。
在实际应用中，台阶状结构中各个台阶210a的宽度在自P型半导体层24的侧面向P型半导体层24的中心延伸的方向上逐渐减小，此时也可以增加水汽沿着第二凹槽的底面渗透到P型半导体层正下方的N型半导体层上的难度。
可选地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。N型电极31和P型电极32的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。
进一步地，N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为1018/cm3～1019/cm3，优选为5*1018/cm3。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，该发光二极管芯片还可以包括透明导电层，透明导电层设置在P型半导体层上。
进一步地，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)、氧化锌(ZnO)、氧化锌锡(ZTO)、镓掺杂的氧化锌透明导电玻璃(GZO)中的一种。
本发明实施例提供了另一种发光二极管芯片。图6为本发明实施例提供的另一种发光二极管芯片的结构示意图。参见图6，该发光二极管芯片包括衬底10、未掺杂半导体层21、N型半导体层22、有源层23、P型半导体层24、N型电极31、P型电极32和隔水层40。未掺杂半导体层21、N型半导体层22、有源层23和P型半导体层24依次层叠在衬底10上。P型半导体层24的第一边缘区域设有延伸至N型半导体层22的第一凹槽100，N型电极31设置在第一凹槽100内的N型半导体层22上，P型电极32设置在P型半导体层24的非边缘区域上。P型半导体层24的第二边缘区域设有延伸至未掺杂半导体层21的第二凹槽200，隔水层40铺设在第二凹槽200的底面210上。
LED在温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境下，水汽会沿着发光二极管芯片的侧壁向上渗透，从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片。本发明实施例通过在发光二极管芯片的边缘区域中，除N型电极的设置区域之外的区域上开设延伸到未掺杂半导体层的第二凹槽，并将隔水层至少铺设在第二凹槽的底面上，水汽沿着发光二极管芯片的侧壁向上渗透时无法接触到P型半导体层正下方的N型半导体层，也无法从P型半导体层正下方的N型半导体层开始腐蚀发光二极管芯片，可以大大降低发光二极管芯片被腐蚀的概率，有效改善发光二极管芯片的腐蚀情况，使其能够应用于温度为50℃～100℃、湿度为50％～95％、芯片的P型电极接入电源负极、同时芯片的N型电极接入电源正极的极端环境。
另外，N型电极的设置区域保留在发光二极管芯片的边缘区域，即N型电极所在的N型半导体层位于发光二极管芯片的边缘区域，水汽会沿着发光二极管芯片的侧壁向上渗透到N型电极所在的N型半导体层，但是此部分与衬底、未掺杂半导体层一样，不容易被水汽腐蚀，因此不会造成发光二极管芯片被腐蚀。同时利用发光二极管芯片的边缘区域设置N型电极，可以避免占用较多的有源层面积，保证发光二极管芯片的发光亮度。
需要说明的是，图6所示的发光二极管芯片与图1所示的发光二极管芯片基本相同，不同之处仅在于第二凹槽的开设深度，图1所示的发光二极管芯片中第二凹槽开设至衬底，而图6所示的发光二极管芯片第二凹槽仅开设至未掺杂半导体层。由于图6所示的发光二极管芯片中第二凹槽的开设深度小于图1所示的发光二极管芯片中第二凹槽的开设深度，因此图6所示的发光二极管芯片在实现上更为方便，实现成本较低。
相应地，如图6所示，第二凹槽200在从未掺杂半导体层21向P型半导体层24延伸的方向上的深度h2可以为3μm～6μm。当第二凹槽的深度为3μm～6μm，可以有效避免水汽沿着发光二极管芯片的侧壁向上渗透到P型半导体层正下方的N型半导体层上，发光二极管芯片的腐蚀情况改善效果较好。
本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1或图6所示的发光二极管芯片。图7为本发明实施例提供的一种发光二极管芯片的制作方法的流程图。参见图7，该制作方法包括：
步骤101：在衬底上依次生长未掺杂半导体层、N型半导体层、有源层、P型半导体层。
示例性地，该步骤101可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长未掺杂半导体层、N型半导体层、有源层、P型半导体层。
步骤102：在P型半导体层的第一边缘区域开设延伸至N型半导体层的第一凹槽。
示例性地，该步骤102可以包括：
采用光刻技术和干法刻蚀技术在P型半导体层的第一边缘区域开设延伸至N型半导体层的第一凹槽。
步骤103：在第一凹槽内的N型半导体层上设置N型电极，在P型半导体层的非边缘区域上设置P型电极。
示例性地，该步骤103可以包括：
采用光刻技术和物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在第一凹槽内的N型半导体层上设置N型电极，在P型半导体层的非边缘区域上设置P型电极。
步骤104：在P型半导体层的第二边缘区域上开设至少延伸至未掺杂半导体层的第二凹槽。
在本实施例中，P型半导体层的第二边缘区域和P型半导体层的第一边缘区域围成P型半导体层的整个边缘区域，P型半导体层的边缘区域为自P型半导体层的侧面向P型半导体层的中心延伸的区域，P型半导体层的侧面为P型半导体层平行于P型半导体层的层叠方向的表面。
示例性地，该步骤104可以包括：
采用光刻技术和干法刻蚀技术在P型半导体层的第二边缘区域上开设至少延伸至未掺杂半导体层的第二凹槽。
步骤105：至少在第二凹槽的底面上铺设隔水层，得到发光二极管芯片。
示例性地，该步骤105可以包括：
采用PVD技术至少在第二凹槽的底面上铺设隔水层，得到发光二极管芯片。
在实际应用中，在铺设隔水层之后，会对得到的产品进行切割，然后再得到若干相互独立的发光二极管芯片。
本发明实施例提供了一种发光二极管。图8为本发明实施例提供的一种发光二极管的结构示意图，图9为本发明实施例提供的另一种发光二极管的结构示意图。参见图8和图9，该发光二极管包括固定支架51、荧光粉52、散热基座53、焊盘54、电极引脚55和如图1或图6所示的发光二极管芯片300，散热基座53和焊盘54固定设置在固定支架51的同一表面上，衬底10固定设置在散热基座53上，N型电极31和P型电极32分别通过电线400与不同的焊盘54连接，荧光粉52覆盖在发光二极管芯片300、焊盘54、固定支架51设置散热基座53和焊盘54的表面上并包裹在电线400外，电极引脚55与焊盘54连接并向远离荧光粉52的方向延伸。
本发明实施例提供了一种发光二极管的制作方法，适用于制作图8或图9所示的发光二极管。图10为本发明实施例提供的一种发光二极管的制作方法的流程图。参见图10，该制作方法包括：
步骤201：制作发光二极管芯片。
示例性地，该步骤201可以采用图7所示的制作方法制作发光二极管芯片。
步骤202：将散热基座和焊盘分别固定设置在固定支架的同一表面上，并将电极引脚与焊盘连接。
步骤203：将发光二极管芯片的衬底固定设置在散热基座上，并通过电线将发光二极管芯片的N型电极和P型电极分别与不同的焊盘连接。
步骤204：在发光二极管芯片、焊盘、固定支架设置散热基座和焊盘的表面上、以及电线外形成荧光粉，电极引脚向远离荧光粉的方向延伸。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括衬底(10)、未掺杂半导体层(21)、N型半导体层(22)、有源层(23)、P型半导体层(24)、N型电极(31)、P型电极(32)和隔水层(40)；所述未掺杂半导体层(21)、所述N型半导体层(22)、所述有源层(23)、所述P型半导体层(24)依次层叠在所述衬底(10)上；所述P型半导体层(24)的第一边缘区域设有延伸至所述N型半导体层(22)的第一凹槽(100)，所述N型电极(31)设置在所述第一凹槽(100)内的N型半导体层(21)上，所述P型电极(32)设置在所述P型半导体层(24)的非边缘区域上；所述P型半导体层(24)的第二边缘区域设有至少延伸至所述未掺杂半导体层的第二凹槽(200)，所述隔水层(40)至少铺设在所述第二凹槽(200)的底面(210)上；所述P型半导体层(24)的第二边缘区域和所述P型半导体层(24)的第一边缘区域围成所述P型半导体层(24)的整个边缘区域，所述P型半导体层(24)的边缘区域为自所述P型半导体层(24)的侧面向所述P型半导体层(24)的中心延伸的区域，所述P型半导体层(24)的侧面垂直于所述P型半导体层(24)设置在所述有源层(23)上的表面。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第二凹槽(200)在自所述P型半导体层(24)的侧面向所述P型半导体层(24)的中心延伸的方向上的宽度w为1μm～4μm。
3.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述隔水层(40)包括依次层叠的氮化硅层(41)和二氧化硅层(42)。
4.根据权利要求3所述的发光二极管芯片，其特征在于，所述隔水层(40)还铺设在所述第二凹槽(200)的侧面(220)上。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述第二凹槽(200)的侧面(220)与所述第二凹槽(200)的底面(210)之间的夹角α为95°～115°。
6.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述第二凹槽(200)的底面(210)为具有至少两个台阶(210a)的台阶状结构，所述台阶状结构中各个台阶(210a)的高度在自所述P型半导体层(24)的侧面向所述P型半导体层(24)的中心延伸的方向上逐渐增大。
7.根据权利要求6所述的发光二极管芯片，其特征在于，所述台阶状结构中台阶(210a)的数量为2个～5个。
8.一种发光二极管，其特征在于，所述发光二极管包括固定支架(51)、荧光粉(52)、散热基座(53)、焊盘(54)、电极引脚(55)和如权利要求1～7任一项所述的发光二极管芯片(300)，所述散热基座(53)和所述焊盘(54)固定设置在所述固定支架(51)的同一表面上，所述衬底(10)固定设置在所述散热基座(53)上，所述N型电极(31)和所述P型电极(32)分别通过电线(400)与不同的所述焊盘(54)连接，所述荧光粉(52)覆盖在所述发光二极管芯片(300)、所述焊盘(54)、所述固定支架(51)设置所述散热基座(53)和所述焊盘(54)的表面上并包裹在所述电线(400)外，所述电极引脚(55)与所述焊盘(54)连接并向远离所述荧光粉(52)的方向延伸。
9.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长未掺杂半导体层、N型半导体层、有源层、P型半导体层；
在所述P型半导体层的第一边缘区域开设延伸至所述N型半导体层的第一凹槽；
在所述第一凹槽内的N型半导体层上设置N型电极，在所述P型半导体层的非边缘区域上设置P型电极；
在所述P型半导体层的第二边缘区域上开设至少延伸至所述未掺杂半导体层的第二凹槽，所述P型半导体层的第二边缘区域和所述P型半导体层的第一边缘区域围成所述P型半导体层的整个边缘区域，所述P型半导体层的边缘区域为自所述P型半导体层的侧面向所述P型半导体层的中心延伸的区域，所述P型半导体层的侧面垂直于所述P型半导体层设置在所述有源层上的表面；
至少在所述第二凹槽的底面上铺设隔水层，得到所述发光二极管芯片。
10.一种发光二极管的制作方法，其特征在于，所述制作方法包括：
采用如权利要求9所述的制作方法制作发光二极管芯片；
将散热基座和焊盘分别固定设置在固定支架的同一表面上，并将电极引脚与所述焊盘连接；
将所述发光二极管芯片的衬底固定设置在所述散热基座上，并通过电线将所述发光二极管芯片的N型电极和P型电极分别与不同的焊盘连接；
在所述发光二极管芯片、所述焊盘、所述固定支架设置所述散热基座和所述焊盘的表面上、以及所述电线外形成荧光粉，所述电极引脚向远离所述荧光粉的方向延伸。
CN201910247447.1A 2019-03-29 2019-03-29 发光二极管芯片、发光二极管及其制作方法 Pending CN110165025A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910247447.1A CN110165025A (zh) 2019-03-29 2019-03-29 发光二极管芯片、发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910247447.1A CN110165025A (zh) 2019-03-29 2019-03-29 发光二极管芯片、发光二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN110165025A true CN110165025A (zh) 2019-08-23

Family

ID=67638827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910247447.1A Pending CN110165025A (zh) 2019-03-29 2019-03-29 发光二极管芯片、发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN110165025A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129973A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体発光素子の製造方法
CN106784218A (zh) * 2016-12-13 2017-05-31 华灿光电（浙江）有限公司 一种led芯片及其制作方法
CN209766464U (zh) * 2019-03-29 2019-12-10 华灿光电(苏州）有限公司 发光二极管芯片、发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129973A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体発光素子の製造方法
CN106784218A (zh) * 2016-12-13 2017-05-31 华灿光电（浙江）有限公司 一种led芯片及其制作方法
CN209766464U (zh) * 2019-03-29 2019-12-10 华灿光电(苏州）有限公司 发光二极管芯片、发光二极管

Similar Documents

Publication Publication Date Title
CN105489721B (zh) 一种含有反射层的led倒装芯片及其制备方法
CN105591002B (zh) 一种含有反射层的led倒装芯片及其制备方法
CN207705238U (zh) 一种高压发光二极管
US10714656B2 (en) Light-emitting device
TW201135978A (en) Light emitting device, method of manufacturing the same
CN104465920A (zh) 第iii族氮化物半导体发光器件
CN102428580B (zh) 发光二极管和发光二极管灯以及照明装置
KR20090106301A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP2013171982A (ja) 半導体発光素子及びその製造方法
CN105489742B (zh) 一种led倒装芯片及其制备方法
CN114361310B (zh) 紫外发光二极管芯片及其制备方法
WO2011135888A1 (ja) 半導体発光素子、半導体発光素子の保護膜及びその作製方法
CN104813487B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
TW201230319A (en) Optoelectronic semiconductor chip
WO2021184310A1 (zh) 发光二极管
CN109378376A (zh) 一种发光二极管结构
CN108305921B (zh) 一种垂直结构led芯片及其制备方法
TW201034252A (en) Light emitting device
CN105393369B (zh) 光电子半导体芯片
KR20130066308A (ko) 발광소자
CN110165025A (zh) 发光二极管芯片、发光二极管及其制作方法
CN209766464U (zh) 发光二极管芯片、发光二极管
CN111463329A (zh) 一种led芯片及其制作方法
CN205319180U (zh) 一种含有反射层的led倒装芯片
WO2007027035A1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination