CN110164838B - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN110164838B
CN110164838B CN201910088578.XA CN201910088578A CN110164838B CN 110164838 B CN110164838 B CN 110164838B CN 201910088578 A CN201910088578 A CN 201910088578A CN 110164838 B CN110164838 B CN 110164838B
Authority
CN
China
Prior art keywords
load current
current connection
substrate
pressure
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910088578.XA
Other languages
English (en)
Other versions
CN110164838A (zh
Inventor
I·博根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN110164838A publication Critical patent/CN110164838A/zh
Application granted granted Critical
Publication of CN110164838B publication Critical patent/CN110164838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明涉及一种功率半导体装置，其具有基板(6)、布置在基板(6)上并导电地连接于基板(6)的功率半导体元件(24)、导电的第一负载电流元件(4)、导电的第一负载电流连接元件(2)和压力装置(7)，其中，压力装置(7)在基板(6)的法线方向(N)上将第一负载电流连接元件(2)的第一接触装置(2a)压靠于基板(6)的导电的第一接触区域(6b’)，并且将第一负载电流连接元件(2)的第二接触装置(2b)压靠于第一负载电流元件(4)，并因此使得第一负载电流连接元件(2)与基板(6)的第一接触区域(6b’)以及与第一负载电流元件(4)间形成分别的导电压力接触连接。

Description

功率半导体装置
技术领域
本发明涉及一种功率半导体装置。
背景技术
DE103013209431A1公开了一种功率半导体装置，其基板通过负载电流元件而导电地连接于链路电容器，所述负载电流元件导电地压力接触连接于基板。
在功率半导体装置中，技术上希望将负载电流元件及其与基板的电连接设计为尽可能低电感，以便电气设备(如链路电容器)可以例如通过负载电流元件而以低电感方式导电地连接于基板。在功率半导体装置的操作期间，由于温度升高的较大变化，负载电流元件可以在相对较大的程度上膨胀和再次收缩，因此，保证负载电流元件与基板的导电连接是可靠的(特别是低电感的)，从长远来看是一个技术挑战。
发明内容
本发明的目的是提供一种功率半导体装置，其中，功率半导体装置的至少一个负载电流元件以可靠的方式导电地连接于该功率半导体装置的基板。
该目的通过功率半导体装置实现，该功率半导体装置具有：基板、布置在基板上并导电地连接于基板的功率半导体元件、导电的第一负载电流元件、导电的第一负载电流连接元件和压力装置，其中压力装置在基板的法线方向上将第一负载电流连接元件的第一接触装置压靠于基板的导电的第一接触区域，并将第一负载电流连接元件的第二接触装置压靠于第一负载电流元件，从而使第一负载电流连接元件分别与基板的第一接触区域和第一负载电流元件导电压力接触连接。
证明有利的是，功率半导体装置具有导电的第二负载电流元件、导电的第二负载电流连接元件和非导电的绝缘元件，其中，压力装置在基板的法线方向上将第二负载电流连接元件的第一接触装置压靠于基板的导电的第二接触区域，该第二接触区域以与基板的第一接触区域电绝缘的方式布置，并且压力装置将第二负载电流连接元件的第二接触装置压靠于第二负载电流元件，并因此使得第二负载电流连接元件与基板的第二接触区域以及与第二负载电流元件间形成相应的导电压力接触连接，其中第一负载电流连接元件的至少一个区域和第二负载电流连接元件的区域在基板法线的方向上彼此上下布置，并且绝缘元件的第一区域布置在第一负载电流连接元件和第二负载电流连接元件之间。这使得可以以可靠的低电感的方式将电气设备(如链路电容器)导电地连接至例如功率半导体装置的基板。
此外，证明有利的是，绝缘元件的第二区域布置在第一负载电流元件和第二负载电流元件之间，因为这增加了功率半导体装置的电绝缘强度。
进一步，证明有利的是，相应的负载电流连接元件的第二接触装置相应的压靠相应负载电流元件的前侧，该前侧连接相应的负载电流元件的两个主侧。这实现了第一负载电流元件和第二负载电流元件与基板间非常低电感的导电连接。
此外，证明有利的是，相应的负载电流连接元件为U形设计，其中相应的第一接触装置的相应前侧(该前侧连接相应的第一接触装置的两个主侧)压靠于基板的相应接触区域，并且相应的第二接触装置的相应前侧(该前侧连接相应的第二接触装置的两个主侧)压靠于相应的负载电流元件。这实现了第一负载电流元件和第二负载电流元件与基板间的极低电感的导电连接。
进一步，证明有利的是，压力装置具有在基板的法线方向上压靠于第一负载电流连接元件的第一压力元件，因为这实现了第一负载电流连接元件上的有针对性的压力引入。
就此而言，证明有利的是，压力装置具有第一弹簧元件，该第一弹簧元件在基板的法线方向上压靠于第一压力元件。因此，基本恒定的压力可靠地施加在第一压力元件上。
此外，证明有利的是，压力装置具有在基板的法线方向上压靠于第二负载电流连接元件的第二压力元件，因为这实现了在第二负载电流连接元件上有针对性的引入压力。
就此而言，证明有利的是，压力装置具有第二弹簧元件，该第二弹簧元件在基板的法线方向上压靠于第二压力元件。因此，基本恒定的压力可靠地施加在第二压力元件上。
此外，证明有利的是，第二负载电流连接元件具有在相对于基板的法线方向的垂直方向上凸出超过第一负载电流连接元件的第一凸出部，其中通过第二压力元件压靠第一凸出部，第二压力元件在基板的法线方向上压靠于第二负载电流连接元件。因此，可以以简单的方式压靠布置在第一负载电流连接元件下方的第二负载电流连接元件。
进一步，证明有利的是，绝缘元件具有第一通道，第二压力元件的一部分穿过第一通道。由于第一通道而延展电蠕变路径的延伸，从而增加功率半导体装置的电绝缘强度。
此外，证明有利的是：绝缘元件具有保持元件，保持元件以形状适配的方式而将绝缘元件连接于第一负载电流连接元件和第二负载电流连接元件；或者通过以材料接合的方式连接于第一负载电流连接元件和第二负载电流连接元件的绝缘元件，绝缘元件与第一负载电流连接元件和第二负载电流连接元件一起形成结构单元，因为绝缘元件然后以特别简单的方式连接于第一负载电流连接元件和第二负载电流连接元件。
此外，证明有利的是，压力装置具有板，该板压靠于相应的压力元件，因为可以通过板以特别简单的方式压靠相应的压力元件。
进一步，证明有利的是，相应的弹簧元件设计成板的相应的弹簧区域的形式，弹簧区域通过引入板的至少一个槽形成，因为相应的弹簧元件因此以特别简单的方式设计。
此外，证明有利的是，第一负载电流元件和第二负载电流元件彼此电绝缘，其中功率半导体装置具有链路电容器，其电气第一端子导电地连接于第一负载电流元件，并其电气第二端子与第二负载电流元件导电连接。
附图说明
下面参考以下的附图解释本发明的示例性实施例，其中：
图1示出了根据本发明的功率半导体装置的立体剖面图；
图2示出了图1的详细视图；
图3示出了第一负载电流连接元件、第二负载电流连接元件以及绝缘元件的立体剖面图；以及
图4示出了第一负载电流连接元件、第二负载电流连接元件、绝缘元件和压力元件的立体剖面图。
具体实施方式
图1示出了根据本发明的功率半导体装置1的立体剖面图，图2示出了布置在图1右侧的功率半导体装置1的区域的详细视图。图3和图4示出了第一负载电流连接元件2和第二负载电流连接元件3以及绝缘元件8的立体剖面图，其中图4另外示出了压力元件9、10和10'的立体剖面图。
应当注意的是，在示例性实施例中，借助于功率半导体装置1将DC电压逆变为3相AC电压，或者将3相AC电压整流为DC电压。
根据本发明的功率半导体装置1具有基板6，基板6上布置有与基板导电连接的功率半导体元件24。优选的，各个功率半导体元件24是功率半导体开关或二极管的形式。在此情况下，功率半导体开关通常为晶体管形式(例如，IGBT(绝缘栅双极晶体管)或MOSFET(金属氧化物半导体场效应晶体管))或晶闸管形式。基板6具有不导电的绝缘层6a(其可以设计为例如陶瓷体或塑料层)以及施加到绝缘层6a第一侧的导电的、结构化的第一导电层6b，该导电层由于其结构而在绝缘层6a上形成彼此间隔开的导电接触区域。所述接触区域以彼此电绝缘的方式布置在绝缘层6a上。优选地，基板6具有施加在绝缘层6a第二侧的、导电的、优选为非结构化的第二导电层6c，其中绝缘层6a布置在结构化的第一导电层6b和第二导电层6c之间。基板6可被设计成例如直接覆铜基板(DCB基板)、活性金属钎焊基板(AMB基板)或绝缘金属基板(IMS)。功率半导体元件24优选地以材料接合的方式(例如通过焊接或烧结层)导电地连接于基板6的接触区域。在示例性实施例中，功率半导体元件24通过例如导电膜复合物(图1和图2中未示出)而电互联，以形成例如半桥电路(其可以用于例如整流或逆变电压和电流)。此外，功率半导体装置1可以进一步具有冷却装置22或底板，基板6布置在冷却装置22或底板上。
功率半导体装置1具有导电的第一负载电流元件4，用于在功率半导体装置1操作期间承载负载电流。此外，功率半导体装置1具有导电的第一负载电流连接元件2和压力装置7。第一负载电流连接元件2具有第一接触装置2a和第二接触装置2b，第一接触装置2a和第二接触装置2b彼此间通过第一负载电流连接元件2的中间部相互连接。
第一负载电流连接元件2优选为一体式成型，例如为多次弯曲的金属板元件。压力装置7在基板6的法线N方向将第一负载电流连接元件2的第一接触装置2a压靠于基板6的导电的第一接触区域6b'，并且同时将第一负载电流连接元件2的第二接触装置2b压靠于第一负载电流元件4。这导致第一负载电流连接元件2与基板6的第一接触区域6b'的导电压力接触连接，并导致第一负载电流连接元件2与第一负载电流元件4的导电压力接触连接。
优选地，功率半导体装置1具有导电的第二负载电流元件5、导电的第二负载电流连接元件3和不导电的绝缘元件8。第二负载电流连接元件3具有第一接触装置3a和第二接触装置3b，第一接触装置3a和第二接触装置3b彼此间通过第二负载电流连接元件3的中间部相互连接。第二负载电流连接元件3优选的为一件式成型，例如为多次弯曲的金属板元件。压力装置7在基板6的法线N方向将第二负载电流连接元件3的第一接触装置3a压靠于基板6的导电的第二接触区域6b”(该第二接触区域以与基板6的第一接触区域6b'电绝缘的方式布置)，并将第二负载电流连接元件3的第二接触装置3b压靠于第二负载电流元件5。这导致第二负载电流连接元件3与基板6的第二接触区域6b”的导电压力接触连接，并且导致第二负载电流连接元件3与第二负载电流元件5的导电压力接触连接，其中第一负载电流连接元件2的至少一个区域2c和第二负载电流连接元件3的一个区域3c在基板6的法线方向N上彼此上下布置。绝缘元件8的第一区域8a布置在第一负载电流连接元件2和第二负载电流连接元件3之间。绝缘元件8的第二区域8b优选地布置在第一负载电流元件4和第二负载电流元件5之间。
通过两个压力接触连接，对应的负载电流元件4或5借助于对应的负载电流连接元件2或3分别导电地连接于基板6，在功率半导体装置1的操作期间，考虑到温度升高的较大变化，负载电流元件4和负载电流元件5可以在相对较大的程度上膨胀和再次收缩，因此，在相应的负载电流连接元件2或3与基板6的导电材料接合连接(例如焊接或烧结连接)的情况下，或在相应的负载电流连接元件2或3与相应的负载电流元件4或5的材料接合连接或螺纹连接的情况下，在导电连接位置不会产生很大的机械负载。因此，通过相应的负载电流连接元件2或3，相应的负载电流元件4或5以可靠的方式而导电地连接于功率半导体装置1的基板6。
应该注意的是，优选地，各个接触装置2a、2b、3a和3b沿基板6的法线方向N延伸。
在这种情况下，与控制电流相比，流过负载电流元件4和5的负载电流通常具有较高的电流强度，例如，当功率半导体元件被设计为功率半导体开关时，其用于致动功率半导体元件。在示例性实施例中，第一负载电流元件4和第二负载电流元件5被设计为在功率半导体装置1操作期间具有DC电位的负载电流元件，也即DC电压负载电流元件。因此，功率半导体装置1操作期间，第一负载电流元件4可以具有正电压电位，第二负载电流元件5可以具有负电压电位，反之亦然。然而，应注意的是，第一负载电流元件4也可以设计为在功率半导体装置1的操作期间具有AC电压电位的负载电流元件，也即AC电压负载电流元件。图1的左侧示出了另一个被设计为AC电压负载电流元件的第一负载电流元件4'。
第一负载电流元件4和第二负载电流元件5以彼此电绝缘的方式布置，并与布置在第一负载电流元件4和第二负载电流元件5之间的非导电的绝缘层13(例如塑料膜)一起优选地形成DC链路电路母线15。功率半导体装置1具有链路电容器14，其电气第一端子14a导电地连接于第一负载电流元件4，并且其电气第二端子14b导电地连接于第二负载电流元件5。绝缘元件8的第二区域8b优选地与绝缘层13重叠。
由于第一负载电流连接元件2和第二负载电流连接元件3在基板6的法线方向N上彼此堆叠，并且绝缘元件8的一部分布置在第一负载电流连接元件和第二负载电流连接元件3之间，该布置仅具有低电感，以使得功率半导体装置1的第一负载电流元件4和第二负载电流元件5以低电感的方式导电地连接于基板6。
第一负载电流连接元件2的第二接触装置2b优选的压靠第一负载电流元件4的前侧4c，该前侧连接第一负载电流元件4的两个主侧4a和4b。
第二负载电流连接元件3的第二接触装置3b优选地压靠第二负载电流元件5的前侧5c，该前侧5c连接第二负载电流元件5的两个主侧5a和5b。
这实现了第一负载电流元件4和第二负载电流元件5与基板6的非常低电感的导电连接。
第一负载电流连接元件2优选为U形设计，其中，第一负载电流连接元件2的第一接触装置2a的前侧2a”'压靠基板6的第一接触区域6b'，该前侧连接第一接触装置2a的两个主侧2a'和2a”，并且第一负载电流连接元件2的第二接触装置2b的前侧2b”'压靠第一负载电流元件4，该前侧连接第二接触装置2b的两个主侧2b'和2b”。
第二负载电流连接元件3优选为U形设计，其中第二负载电流连接元件3的第一接触装置3a的前侧3a”'压靠基板6的第二接触区域6b”，该前侧连接第一接触装置3a的两个主侧3a'和3a”，第二负载电流连接元件3的第二接触装置3b的前侧3b”'压靠第二负载电流元件5，该前侧连接第二接触装置3b的两个主侧3b'和3b”。
这实现了第一负载电流元件4和第二负载电流元件5与基板6的极低电感的导电连接。
应该注意的是，在本发明中，在U形设计元件的情况下，一起形成U形的两个部件不一定必须具有相同的长度，而是也可以具有不同的长度。
压力装置7优选地具有第一压力元件9，该第一压力元件在基板6的法线方向N上压靠第一负载电流连接元件2。第一压力元件9在基板6的法线方向N上将第一负载电流连接元件2压靠于基板6。此外，压力装置7优选地具有第一弹簧元件11a，其在基板6的法线方向N上压靠第一压力元件9，并因此将第一压力元件9压靠于第一负载电流连接元件2。压力装置7进一步优选的具有第二压力元件10，其在基板6的法线方向N上压靠第二负载电流连接元件3。第二压力元件10在基板6的法线方向N上将第二负载电流连接元件3压靠于基板6。相应的压力元件9或压力元件10优选地由塑料构成。压力装置7进一步优选地具有第二弹簧元件11b，其在基板6的法线方向N上压靠第二压力元件10，并因此将第二压力元件10压靠于第二负载电流连接元件3。在示例性实施例中，如图4中的示例所示，压力装置7具有另外的第二压力元件10'，其在基板6的法线方向N上压靠第二负载电流连接元件3。该另外的第二压力元件10'在基板6的法线方向N上将第二负载电流连接元件3压靠于基板6。在这种情况下，压力装置7具有另外的第二弹簧元件，其在基板6的法线方向N上压靠另外的第二压力元件10'，并因此将另外的第二压力元件10'压靠于第二负载电流连接元件3。相应的弹簧元件优选地由金属形成。
压力装置7优选地具有板11，其优选地由金属制成，所述板11压靠相应的压力元件9、10或10'。相应的弹簧元件11a或11b优选地设计成板11的相应弹簧区域11a'或11b'的形式，弹簧区域通过引入板11中的至少一个槽17或18形成。然而，应注意的是，相应的弹簧元件11a或11b也可以例如以螺旋弹簧或多次弯曲的片状元件的形式存在。
第二负载电流连接元件3优选地具有第一凸出部20，该第一凸出部20在相对于基板6的法线方向N的垂直方向上凸出超过第一负载电流连接元件2(参见图4)。通过第二压力元件10压靠第一凸出部20，第二压力元件10在基板6的法线方向N上压靠第二负载电流连接元件3。在示例性实施例中，第二负载电流连接元件3具有第二凸出部21，该第二凸出部21在相对于基板6的法线方向N的垂直方向上凸出超过第一负载电流连接元件2。通过另外的第二压力元件10'压靠第二凸出部21，另外的第二压力元件10'在基板6的法线方向N上压靠第二负载电流连接元件3。
如图1和图2中的示例所示，压力元件可以借助腹板16a彼此连接，并因此可以一起形成结构单元16。压力元件可以与腹板16a一体形成。
绝缘元件8优选地具有第一通道8c'，第二压力元件10的一部分穿过第一通道8c'。在本示例性实施例中，绝缘元件8具有第二通道8c”，另外的第二压力元件10'的一部分穿过第二通道8c”。
绝缘元件8优选地具有保持元件8d，其以形状适配的方式将绝缘元件8连接于第一负载电流连接元件2和第二负载电流连接元件3。可选地，通过绝缘元件8以材料接合的方式连接到第一负载电流连接元件2和第二负载电流连接元件3，绝缘元件8与第一负载电流连接元件2和第二负载电流连接元件3一起形成结构单元。弹性的绝缘元件8可以由例如交联的硅橡胶形成。
在本示例性实施例中，压力装置7具有产生压力的压力产生装置12，所述压力朝向基板6而沿基板6的法线方向N作用到相应的负载电流连接元件2和3。压力产生装置12优选地为至少一个螺钉12的形式。该至少一个螺钉12优选地通过压力装置7的压力传递装置23，沿基板6的法线方向N而朝向基板6压靠于板11。在本示例性实施例中，将该至少一个螺钉12拧入冷却装置22。
在最简单的情况下，当压力装置7相对于地球中心而布置于各个负载电流连接元件之上时，由地心引力产生的所需的压力沿基板6的法线方向N而在朝向基板6的方向上按压压力装置7，因此压力装置7可以在基板6的法线方向N上施加作用在各个负载电流连接元件上的压力。因此，并不一定需要存在压力产生装置12来产生压力。
应该注意的是，基板6上可以设置非导电的软灌封(soft potting)。软灌封到达相应的第一接触装置2a或3a。在功率半导体装置1制造期间，软灌封被相应的第一接触装置2a或3a刺穿，或者在其模制期间，软灌封达到相应的第一接触装置2a或3a。
此外，此时应当注意的是，本发明的不同示例性实施例的发明特征当然可以在不脱离本发明的保护范围的情况下彼此任意组合，只要这些特征不是相互排斥的。

Claims (16)

1.一种功率半导体装置，其特征在于，其具有基板(6)、布置在基板(6)上并导电地连接于基板(6)的功率半导体元件(24)、导电的第一负载电流元件(4)、导电的第一负载电流连接元件(2)和压力装置(7)，其中，压力装置(7)在基板(6)的法线方向(N)上将第一负载电流连接元件(2)的第一接触装置(2a)压靠于基板(6)的导电的第一接触区域(6b')，并在基板(6)的法线方向(N)上将第一负载电流连接元件(2)的第二接触装置(2b)压靠于第一负载电流元件(4)，并因此使得第一负载电流连接元件(2)与基板(6)的第一接触区域(6b')以及与第一负载电流元件(4)间形成相应的导电压力接触连接，功率半导体装置(1)具有导电的第二负载电流元件(5)、导电的第二负载电流连接元件(3)和非导电的绝缘元件(8)，其中所述压力装置(7)在基板(6)的法线方向(N)上将第二负载电流连接元件(3)的第一接触装置(3a)压靠于基板(6)的导电的第二接触区域(6b”)，所述第二接触区域以与所述基板(6)的第一接触区域(6b')电绝缘的方式布置，并且所述压力装置(7)将所述第二负载电流连接元件(3)的第二接触装置(3b)压靠于所述第二负载电流元件(5)，并因此使得第二负载电流连接元件(3)与基板(6)的第二接触区域(6b”)以及与第二负载电流元件(5)间形成相应的导电压力接触连接，其中，第一负载电流连接元件(2)的至少一个区域(2c)和第二负载电流连接元件(3)的一个区域(3c)在基板(6)的法线方向(N)上彼此上下布置，并且绝缘元件(8)的第一区域(8a)布置在第一负载电流连接元件(2)和第二负载电流连接元件(3)之间。
2.根据权利要求1所述的功率半导体装置，其特征在于，绝缘元件(8)的第二区域(8b)布置在第一负载电流元件(4)和第二负载电流元件(5)之间。
3.根据权利要求1或2所述的功率半导体装置，其特征在于，相应的负载电流连接元件(2，3)的第二接触装置(2b，3b)分别压靠对应的负载电流元件(4，5)的前侧(4c，5c)，所述前侧连接相应的负载电流元件(4，5)的两个主侧(4a，4b，5a，5b)。
4.根据权利要求1或2所述的功率半导体装置，其特征在于，相应的负载电流连接元件(2，3)为U形设计，其中相应的第一接触装置(2a，3a)的相应的前侧(2a”'，3a”')压靠于基板(6)相应的接触区域(6b'，6b')，该前侧(2a”'，3a”')连接相应的第一接触装置(2a，3a)的两个主侧(2a'，2a”，3a'，3a”)，并且相应的第二接触装置(2b，3b)的相应的前侧(2b”'，3b”')压靠于相应的负载电流元件(4，5)，该前侧(2b”'，3b”')连接相应的第二接触装置(2b，3b)的两个主侧(2b'，2b”，3b'，3b”)。
5.根据权利要求1或2所述的功率半导体装置，其特征在于，压力装置(7)具有第一压力元件(9)，其在基板(6)的法线方向(N)上压靠于第一负载电流连接元件(2)。
6.根据权利要求5所述的功率半导体装置，其特征在于，压力装置(7)具有第一弹簧元件(11a)，其在基板(6)的法线方向(N)上压靠于第一压力元件(9)。
7.根据权利要求1或2所述的功率半导体装置，其特征在于，压力装置(7)具有第二压力元件(10)，其在基板(6)的法线方向(N)上压靠于第二负载电流连接元件(3)。
8.根据权利要求7所述的功率半导体装置，其特征在于，压力装置(7)具有第二弹簧元件(11b)，其在基板(6)的法线方向(N)上压靠于所述第二压力元件(10)。
9.根据权利要求7所述的功率半导体装置，其特征在于，第二负载电流连接元件(3)具有第一凸出部(20)，所述第一凸出部(20)在相对于基板(6)的法线方向(N)的垂直方向上凸出超过第一负载电流连接元件(2)，其中借助第二压力元件(10)压靠第一凸出部(20)，第二压力元件(10)在基板(6)的法线方向(N)上压靠于第二负载电流连接元件(3)。
10.根据权利要求7所述的功率半导体装置，其特征在于，绝缘元件(8)具有第一通道(8c')，所述第二压力元件(10)的一部分穿过所述第一通道(8c')。
11.根据权利要求1或2所述的功率半导体装置，其特征在于，绝缘元件(8)具有保持元件(8d)，其以形状适配的方式将绝缘元件(8)连接于第一负载电流连接元件(2)和第二负载电流连接元件(3)；或通过绝缘元件(8)以材料接合的方式连接到第一负载电流连接元件(2)和第二负载电流连接元件(3)，绝缘元件(8)与第一负载电流连接元件(2)和第二负载电流连接元件(3)一起形成结构单元。
12.根据权利要求6所述的功率半导体装置，其特征在于，压力装置(7)具有板(11)，其压靠于相应的压力元件。
13.根据权利要求8所述的功率半导体装置，其特征在于，压力装置(7)具有板(11)，其压靠于相应的压力元件。
14.根据权利要求12所述的功率半导体装置，其特征在于，第一弹簧元件(11a)设计成板(11)的弹簧区域(11a')的形式，该弹簧区域(11a')通过引入板(11)中的至少一个槽(17)形成。
15.根据权利要求13所述的功率半导体装置，其特征在于，第二弹簧元件(11b)设计成板(11)的弹簧区域(11b')的形式，该弹簧区域(11b')通过引入板(11)中的至少一个槽(18)形成。
16.根据权利要求1或2所述的功率半导体装置，其特征在于，第一负载电流元件(4)和第二负载电流元件(5)以彼此电绝缘的方式布置，其中，功率半导体装置(1)具有链路电容器(14)，其电气第一端子(14a)导电地连接于第一负载电流元件(4)，并且其电气第二端子(14b)导电地连接于第二负载电流元件(5)。
CN201910088578.XA 2018-02-14 2019-01-28 功率半导体装置 Active CN110164838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103316.8 2018-02-14
DE102018103316.8A DE102018103316B4 (de) 2018-02-14 2018-02-14 Leistungshalbleitereinrichtung

Publications (2)

Publication Number Publication Date
CN110164838A CN110164838A (zh) 2019-08-23
CN110164838B true CN110164838B (zh) 2024-06-04

Family

ID=67399781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910088578.XA Active CN110164838B (zh) 2018-02-14 2019-01-28 功率半导体装置

Country Status (2)

Country Link
CN (1) CN110164838B (zh)
DE (1) DE102018103316B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021112410A1 (de) 2021-05-12 2022-11-17 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat, Leistungshalbleiterbauelementen und mit einer Gleichspannungsanschlusseinrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2854175A1 (de) * 2013-09-30 2015-04-01 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitereinrichtung
DE102016112779A1 (de) * 2016-07-12 2018-01-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
CN107611110A (zh) * 2016-07-12 2018-01-19 赛米控电子股份有限公司 功率半导体设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
DE102013209431B4 (de) 2013-05-22 2018-04-05 Siemens Aktiengesellschaft Leistungshalbleitermodul
DE102016119631B4 (de) * 2016-02-01 2021-11-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Druckeinleitkörper und Anordnung hiermit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2854175A1 (de) * 2013-09-30 2015-04-01 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitereinrichtung
DE102016112779A1 (de) * 2016-07-12 2018-01-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
CN107611110A (zh) * 2016-07-12 2018-01-19 赛米控电子股份有限公司 功率半导体设备

Also Published As

Publication number Publication date
DE102018103316B4 (de) 2021-02-18
DE102018103316A1 (de) 2019-08-14
CN110164838A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US8736043B2 (en) Power device having a specific range of distances between collector and emitter electrodes
JP6047423B2 (ja) 半導体モジュール
CN107611110B (zh) 功率半导体设备
JP2011097053A (ja) インダクタンスを低減した電力モジュール組立体
US10312213B2 (en) Power semiconductor device comprising a substrate and load current terminal elements
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
CN107492531B (zh) 半导体装置
US10021802B2 (en) Electronic module assembly having low loop inductance
CN110164838B (zh) 功率半导体装置
CN108352381B (zh) 用于电动机的功率模块
CN107393892B (zh) 功率半导体装置
US10290568B2 (en) Power module for an electric motor
JP2020519027A (ja) 半導体モジュール
KR102020070B1 (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
US11387219B2 (en) Power semiconductor module with power semiconductor switches
CN108336051B (zh) 带有功率半导体结构元件的功率半导体模块
CN111435631B (zh) 具有母线***并且具有电容器的电气装置
CN111554667A (zh) 功率半导体装置
CN115799208A (zh) 功率半导体模块
CN113380773A (zh) 功率半导体装置
CN116325151A (zh) 电接触装置、功率半导体模块、用于制造电接触装置的方法和用于制造功率半导体模块的方法
KR20150037562A (ko) 전력 반도체 장치
CN115346950A (zh) 具有基底、功率半导体构件和直流电压联接装置的功率半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant