CN110164349A - 驱动器电路 - Google Patents

驱动器电路 Download PDF

Info

Publication number
CN110164349A
CN110164349A CN201910024937.5A CN201910024937A CN110164349A CN 110164349 A CN110164349 A CN 110164349A CN 201910024937 A CN201910024937 A CN 201910024937A CN 110164349 A CN110164349 A CN 110164349A
Authority
CN
China
Prior art keywords
circuit
output
output transistor
driving
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910024937.5A
Other languages
English (en)
Inventor
岩田繁保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110164349A publication Critical patent/CN110164349A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开驱动器电路。实施方式的驱动器电路具有输出晶体管，该输出晶体管的主电流路连接于电压供给端与电压输出端之间，将输出电流供给到所述电压输出端。具有输出驱动信号的驱动电路。具有可变电阻，该可变电阻连接于所述驱动电路的输出端与所述输出晶体管的栅极之间。具有电流探测电路，该电流探测电路探测流经所述输出晶体管的电流。具有控制电路，该控制电路响应于所述电流探测电路的输出信号，使所述可变电阻的值变化。

Description

驱动器电路
关联申请
本申请享受在2018年2月16日申请的日本专利申请号2018-26041的优先权的利益，在本申请中引用该日本专利申请的所有内容。
技术领域
本实施方式一般涉及驱动器电路。
背景技术
以往，公开了在检测到过电流状态时使输出晶体管截止来避免过电流所致的输出晶体管的损坏的技术。通过使输出晶体管的响应速度加快，能够使驱动器电路高速地动作。另一方面，当使响应速度快的输出晶体管瞬时地截止时，响应于流经驱动器电路的电流的变化而信号布线的寄生电感所产生的感应电压变大，内部电压上升而过电压被施加到输出晶体管，存在输出晶体管损坏的风险。因此，期望在稳定动作下能够使输出晶体管的响应速度加快，并且在针对过电流的保护动作下能够抑制过电压的产生的驱动器电路。
发明内容
实施方式提供能够同时实现稳定动作时的高速动作和过电流保护动作时的内部电压的变动的抑制的驱动器电路。
实施方式的驱动器电路具有第1输出晶体管，该第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，该第1输出晶体管将输出电流供给到所述电压输出端。具有输出第1驱动信号的第1驱动电路。具有第1可变电阻，该第1可变电阻连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间。具有第1电流探测电路，该第1电流探测电路探测流经所述第1输出晶体管的电流。具有控制电路，该控制电路响应于所述第1电流探测电路的输出信号，使所述第1可变电阻的值变化。
附图说明
图1是示出第1实施方式的驱动器电路的图。
图2是用于说明第1实施方式的电阻值的控制方法的图。
图3是用于说明输出晶体管的输出电流的状态的图。
图4是用于说明施加到输出晶体管的栅极的驱动信号的状态的图。
图5是示出可变电阻的一个实施方式的图。
图6是示出第2实施方式的驱动器电路的图。
具体实施方式
根据一个实施方式，驱动器电路具有第1输出晶体管，该第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，该第1输出晶体管将输出电流供给到所述电压输出端。具有输出第1驱动信号的第1驱动电路。具有第1可变电阻，该第1可变电阻连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间。具有第1电流探测电路，该第1电流探测电路探测流经所述第1输出晶体管的电流。具有控制电路，该控制电路响应于所述第1电流探测电路的输出信号，使所述第1可变电阻的值变化。
以下，参照附图，详细地说明实施方式的驱动器电路。此外，本发明并不限定于这些实施方式。
(第1实施方式)
图1是示出第1实施方式的驱动器电路的图。本实施方式的驱动器电路示出DCDC转换器的实施方式。
本实施方式具有PMOS输出晶体管71，该PMOS输出晶体管71的作为主电流路的源极－漏极路连接于电压输入端子10和电压输出端80。PMOS输出晶体管71的源极经由信号线14连接于电压输入端子10。输入电压Vin被供给到电压输入端子10。PMOS输出晶体管71的漏极连接于电压输出端80。
电阻r1和电感L1的电路元件12等效地表示信号线14的电阻、寄生电感，电阻r2和电感L2的电路元件13等效地表示信号线15的电阻、寄生电感。信号线14、15包括形成驱动器电路的半导体集成电路装置(未图示)上的布线或者与半导体集成电路装置连接的键合线(未图示)等。
本实施方式的驱动器电路具有NMOS输出晶体管72，该NMOS输出晶体管72的作为主电流路的源极－漏极路连接于电压输出端80与接地端子11之间。NMOS输出晶体管72的源极经由信号线15连接于接地端子11。接地电位GND被供给到接地端子11。NMOS输出晶体管72的漏极连接于电压输出端80。
本实施方式的驱动器电路具有驱动电路30，该驱动电路30放大从控制电路20供给的驱动控制信号PP而输出。驱动电路30具有：由PMOS晶体管32和NMOS晶体管33构成的逆变器电路；以及由PMOS晶体管34和NMOS晶体管35构成的逆变器电路。
来自控制电路20的驱动控制信号PP被供给到连接有PMOS晶体管32和NMOS晶体管33的栅极的输入端31。驱动电路30的输出信号从连接有PMOS晶体管34的漏极和NMOS晶体管35的漏极的输出端36输出。
驱动电路30的输出端36连接于可变电阻50的一端51。可变电阻50的另一端52连接于PMOS输出晶体管71的栅极。从控制电路20输出的驱动控制信号PP由驱动电路30进行放大，经由可变电阻50而作为驱动信号DP供给到PMOS输出晶体管71的栅极。
可变电阻50的电阻值由从控制电路20供给的控制信号S1控制。
本实施方式的驱动器电路具有驱动电路40，该驱动电路40放大从控制电路20供给的驱动控制信号PN而输出。驱动电路40具有：由PMOS晶体管42和NMOS晶体管43构成的逆变器电路；以及由PMOS晶体管44和NMOS晶体管45构成的逆变器电路。
来自控制电路20的驱动控制信号PN被供给到连接有PMOS晶体管42和NMOS晶体管43的栅极的输入端41。驱动电路40的输出信号从连接有PMOS晶体管44的漏极和NMOS晶体管45的漏极的输出端46输出。
驱动电路40的输出端46连接于可变电阻60的一端61。可变电阻60的另一端62连接于NMOS输出晶体管72的栅极。从控制电路20输出的驱动控制信号PN由驱动电路40进行放大，经由可变电阻60而作为驱动信号DN供给到NMOS输出晶体管72的栅极。
可变电阻60的电阻值由从控制电路20供给的控制信号S2控制。
电压输出端80经由信号线81供给到电感器91的一端，电感器91的另一端连接于输出电压供给端子93。电阻r3和电感L3的电路元件82等效地表示信号线81的电阻、寄生电感。
平滑电容器92连接于输出电压供给端子93。平滑电容器92使经由电感器91供给的电压平滑化。输出电压VOUT从输出电压供给端子93供给到负载100。
具有比较电路111，该比较电路111比较反馈了输出电压供给端子93的输出电压VOUT的反馈电压VFB和电源112供给的参照电压VREF。响应于比较电路111的输出信号，控制电路20控制驱动控制信号PP、PN的导通占空比，以使输出电压供给端子93的输出电压VOUT与参照电压VREF变得相等的方式控制。
本实施方式的驱动器电路具有比较电路101，该比较电路101的反转输入端(－)连接于电压输出端80，供给阈值电压VT1的电源102连接于该比较电路101的非反转输入端(+)。
比较电路101在电压输出端80的电压下降而变得低于阈值电压VT1时将正的输出信号供给到控制电路20。
阈值电压VT1例如被设定为下面的式(1)的值。
VT1＝Vin－RON71×IMAX…(1)
在此，Vin为供给到电压输入端子10的输入电压的值，RON71为PMOS输出晶体管71的导通电阻的值，IMAX为设定为过电流状态的PMOS输出晶体管71的输出电流IP的阈值。能够利用比较电路101探测PMOS输出晶体管71的输出电流IP。
在PMOS输出晶体管71的输出电流IP超过IMAX时，比较电路101输出正的输出信号，检测出处于过电流状态。例如，能够检测出在电压输出端80接地故障的情况等下产生的过电流状态。IMAX例如设定为额定电流的两倍。
接受来自比较电路101的正的输出信号，控制电路20进行使可变电阻50的电阻值增加的控制。通过该控制，与PMOS输出晶体管71的栅极连接的电阻值R增加，所以用与PMOS输出晶体管71的栅极的电容C的乘积值(C×R)表示的时间常数增加。由此，PMOS输出晶体管71的响应速度下降。这相当于使PMOS输出晶体管71的驱动能力看起来下降。
通过进行使PMOS输出晶体管71的响应速度下降，使驱动能力下降的控制，从而流经PMOS输出晶体管71的输出电流IP的变化变得缓慢。
即，在检测到过电流状态时，不进行使PMOS输出晶体管71突然地截止的控制，而是进行使PMOS输出晶体管71的响应速度下降来抑制PMOS输出晶体管71的输出电流IP的急剧的变动的控制。
电感产生以抑制电流的变化的方式作用的感应电压。用V＝L1·di/dt表示感应电压V。当在检测到过电流状态时使PMOS输出晶体管71瞬时地截止，使流经PMOS输出晶体管71的输出电流IP急剧地变化时，电路元件12所等效地表示的寄生电感L1产生抑制其变化的感应电压V，即产生使PMOS输出晶体管71的源极电压上升的电压。
通过使流经PMOS输出晶体管71的输出电流IP的变化变得缓慢，能够抑制寄生电感L1产生的感应电压V，所以能够抑制通过信号线14施加到PMOS输出晶体管71的源极的内部电压的上升。由此，能够抑制施加到PMOS输出晶体管71的源极与NMOS晶体管72的源极之间的电压的上升，所以能够避免过电压被施加到PMOS输出晶体管71的源极与NMOS晶体管72的源极之间的状态，避免导致损坏的风险。
当使PMOS输出晶体管71截止时，由于电感器91的作用，通过流经NMOS输出晶体管72的输出电流IN来供给输出电流IOUT。即，输出电流IOUT经由信号线15流动。在刚刚使PMOS输出晶体管71截止之后，NMOS输出晶体管72为截止，所以输出电流IOUT经由NMOS输出晶体管72的寄生二极管(未图示)流动。
抑制在信号线15中流过的电流的变化的感应电压同样地在信号线15的寄生电感L2中产生。即，产生接地端子11侧为正的感应电压。该感应电压成为降低NMOS输出晶体管72的源极电压的电压。即，使由信号线15供给的内部接地电位下降。
在检测到过电流时，使PMOS输出晶体管71截止的动作缓和，从而能够抑制流经信号线15的电流的急剧的变动，抑制由信号线15供给的内部接地电位的下降。
另外，除了进行使与PMOS输出晶体管71的栅极连接的可变电阻50的电阻值变高的控制之外，还进行如下控制：通过使与NMOS输出晶体管72的栅极连接的可变电阻60的电阻值变高，使NMOS输出晶体管72的响应速度下降，从而维持PMOS输出晶体管71的响应速度与NMOS输出晶体管72的响应速度的平衡。由此，能够使驱动器电路的电路动作稳定。
作为结果，能够抑制在过电流检测后的保护动作时由信号线14和信号线15供给的内部电压和内部接地电位的变动，所以能够避免过电压被施加到PMOS输出晶体管71的源极与NMOS输出晶体管72的源极之间的情形。由此，能够避免PMOS输出晶体管71、NMOS输出晶体管72因过电压而损坏的情形。
在稳定动作下，进行减小与PMOS输出晶体管71的栅极连接的可变电阻50以及与NMOS输出晶体管72的栅极连接的可变电阻60的电阻值的控制，从而能够提高各个输出晶体管71、72的响应速度，所以能够使驱动器电路高速地动作。
本实施方式的驱动器电路通过在检测出过电流时控制与PMOS输出晶体管71、NMOS输出晶体管72的栅极连接的可变电阻的值，从而降低PMOS输出晶体管71和NMOS输出晶体管72的响应速度，抑制输出电流的急剧的变动，从而避免通过信号线14和信号线15对PMOS输出晶体管71与NMOS输出晶体管72的源极之间施加过电压的状态。
PMOS输出晶体管71、NMOS输出晶体管72的栅极电流微小，所以由于设置可变电阻50、60而导致的消耗电力的增加是能够忽略的。因而，不引起消耗电力的增加，就能够避免在过电流保护动作时产生的内部电压的上升所致的输出晶体管71、72损坏的风险。
在稳定动作时，减小可变电阻50、60的电阻值来使PMOS输出晶体管71、NMOS输出晶体管72的响应速度加快，从而能够高速地驱动驱动器电路。
根据本实施方式的驱动器电路，能够通过可变电阻50、60的电阻值的控制，同时实现稳定动作时的驱动器电路的高速性和检测到过电流状态之后的过电流保护动作时的内部电压的变动的抑制。由此，能够避免在过电流保护动作时内部电压成为过电压而输出晶体管71、72损坏的风险。
图2是用于说明第1实施方式的电阻值的控制方法的图。横轴表示时间(T)，纵轴表示可变电阻的电阻值R。在定时t1，当检测到过电流状态时，例如使第1实施方式的可变电阻50的电阻值从电阻值R1增加到电阻值R2。由此，如已经叙述那样，PMOS输出晶体管71的响应速度下降，驱动能力等效地下降，能够抑制PMOS输出晶体管71的输出电流IP的急剧的变动。此外，关于与NMOS输出晶体管72的栅极连接的可变电阻60的电阻值也同样地能够在检测到过电流检测的定时t1进行控制。
图3是用于说明PMOS输出晶体管71的输出电流IP的状态的图。横轴表示时间T，纵轴表示PMOS输出晶体管71的输出电流IP。在定时t1，当PMOS输出晶体管71的输出电流IP超过阈值IMAX而检测到过电流状态时，进行使可变电阻50的电阻值增加并且使PMOS输出晶体管71截止的控制。
在使PMOS输出晶体管71瞬时地截止的情况下，如虚线200所示成为陡峭的变化，但通过进行使与PMOS输出晶体管71的栅极连接的可变电阻50的电阻值增加来使PMOS输出晶体管71缓慢地截止的控制，从而如实线210所示，成为使PMOS输出晶体管71的输出电流IP缓慢地减少的控制。由此，在信号线14中流过的电流的变化被缓和，能够抑制由于信号线14的寄生电感L1引起的感应电压。
图4是用于说明施加到PMOS输出晶体管71的栅极的驱动信号DP和施加到NMOS输出晶体管72的栅极的驱动信号DN的状态的图。在DCDC转换器中，以PMOS输出晶体管71和NMOS输出晶体管72互补地成为导通/截止的方式，另外以避免PMOS输出晶体管71和NMOS输出晶体管72同时导通的方式，考虑预定的死区时间来生成驱动控制信号PP、PN。因此，实际上，驱动信号DP、DN成为反映了该死区时间的波形，但简化地示出。
在驱动信号DP为L电平时，PMOS输出晶体管71导通，在驱动信号DN为H电平时，NMOS输出晶体管72导通。
在定时t1检测到过电流状态时，进行使已经叙述的可变电阻50的电阻值增加的控制，并且进行使PMOS输出晶体管71截止的控制。即，进行使驱动控制信号PP成为H电平的控制。
通过使可变电阻50的电阻值增加，从而施加到PMOS输出晶体管71的栅极的驱动信号DP的上升如实线300所示变得缓慢。由此，PMOS输出晶体管71的响应速度被抑制。
同样地，通过使与NMOS输出晶体管72的栅极连接的可变电阻60的电阻值变高来提高CR时间常数，从而从使NMOS输出晶体管72导通的定时t2起的驱动信号DN的上升如实线310所示变得缓慢，NMOS输出晶体管72的响应速度下降。
在定时t3，从控制电路20输出使NMOS输出晶体管72截止的驱动控制信号PN，但进行提高可变电阻60的电阻值的控制，所以驱动信号DN的下降如实线311所示被缓和。因此，NMOS输出晶体管72的响应速度下降。
图5是示出可变电阻的一个实施方式的图。示出第1实施方式的与PMOS输出晶体管71的栅极连接的可变电阻50的结构例。具备串联地连接于端子51与端子52之间的电阻53、54。在电阻54的两端间连接开关55。开关55由从控制电路20供给的控制信号S1进行控制。当检测到过电流状态时，从控制电路20供给控制信号S1，开关55断开，可变电阻50的电阻值增加。可变电阻60也能够做成同样的结构。
(第2实施方式)
图6是示出第2实施方式的驱动器电路的图。对与已经叙述的实施方式对应的结构附加相同的附图标记，省略重复的记载。
本实施方式的驱动器电路具有比较电路103，该比较电路103的非反转输入端(+)连接于电压输出端80，供给阈值电压VT2的电源104连接于该比较电路103的反转输入端(－)。
比较电路103在电压输出端80的电压上升而超过阈值电压VT2时将正的输出信号供给到控制电路20。
阈值电压VT2例如被设定为下面的式(2)的值。
VT2＝RON72×IMAX…(2)
在此，RON72为NMOS输出晶体管72的导通电阻的值，IMAX为设定为过电流状态的NMOS输出晶体管72的输出电流IN的阈值。
在流经NMOS输出晶体管72的输出电流IN超过阈值IMAX时，比较电路103输出正的输出信号，能够检测出过电流状态。例如，能够检测出在电压输出端80处于电源故障的情况等下产生的过电流状态。
当检测到过电流状态时，控制电路20进行提高与PMOS输出晶体管71和NMOS输出晶体管72的栅极连接的可变电阻50、60的电阻值的控制，并且进行利用驱动控制信号PN使NMOS输出晶体管72截止的控制。如已经叙述那样，使可变电阻50、60的电阻值变高，从而能够缓和PMOS输出晶体管71、NMOS输出晶体管72的响应速度，抑制在信号线14、15中流过的电流的急剧的变动，抑制信号线14、15的寄生电感L1、L2所产生的感应电压。
能够检测高端侧的PMOS输出晶体管71和低端侧的NMOS输出晶体管72这两方的过电流状态，并且能够抑制检测到过电流状态之后的保护动作下的信号线14、15间的过电压的产生，避免PMOS输出晶体管71和NMOS输出晶体管72损坏的情形。
不限于具备高端侧的PMOS输出晶体管71和低端侧的NMOS输出晶体管72的DCDC转换器，能够应用于利用高端侧的PMOS输出晶体管71向负载100供给输出电压VOUT、输出电流IOUT的驱动器电路的结构。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，未意图限定发明的范围。这些新的实施方式能够以其它各种方式被实施，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明及与其均等的范围。

Claims (22)

1.一种驱动器电路，具备：
第1输出晶体管，所述第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，将输出电流供给到所述电压输出端；
第1驱动电路，输出第1驱动信号；
第1可变电阻，连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间；
第1电流探测电路，探测流经所述第1输出晶体管的电流；以及
控制电路，响应于所述第1电流探测电路的输出信号，使所述第1可变电阻的值变化。
2.根据权利要求1所述的驱动器电路，其中，
所述第1电流探测电路具备第1比较电路，该第1比较电路比较所述电压输出端的电压和第1参照电压，将与其比较结果相应的信号供给到所述控制电路。
3.根据权利要求1所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路进行使所述第1可变电阻的值增加的控制。
4.根据权利要求2所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路进行使所述第1可变电阻的值增加的控制。
5.根据权利要求3或4所述的驱动器电路，其中，
所述控制电路进行使所述第1可变电阻的值从第一电阻值增加到比所述第一电阻值大的第二电阻值的控制。
6.根据权利要求4所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路将使所述第1输出晶体管截止的驱动控制信号供给到所述第1驱动电路。
7.根据权利要求4所述的驱动器电路，具备：
第2输出晶体管，所述第2输出晶体管的主电流路连接于所述电压输出端与接地之间；
第2驱动电路，输出相对所述第1驱动信号互补地供给的第2驱动信号；以及
第2可变电阻，连接于所述第2驱动电路的输出端与所述第2输出晶体管的栅极之间，
所述控制电路使所述第1可变电阻的值增加，并且使所述第2可变电阻的值增加。
8.根据权利要求7所述的驱动器电路，其中，
所述驱动器电路具备第2电流探测电路，该第2电流探测电路探测流经所述第2输出晶体管的电流，
所述控制电路响应于所述第2电流探测电路的输出信号，使所述第1可变电阻和所述第2可变电阻的电阻值变化。
9.根据权利要求8所述的驱动器电路，其中，
所述第2电流探测电路具备第2比较电路，该第2比较电路比较所述电压输出端的电压和第2参照电压，将与其比较结果相应的信号供给到所述控制电路。
10.根据权利要求9所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路进行使所述第2可变电阻的值增加的控制。
11.根据权利要求9所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路将使所述第2输出晶体管截止的驱动控制信号供给到所述第2驱动电路。
12.根据权利要求10所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路将使所述第2输出晶体管截止的驱动控制信号供给到所述第2驱动电路。
13.一种驱动器电路，具备：
第1输出晶体管，所述第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，将输出电流供给到所述电压输出端；
第2输出晶体管，所述第2输出晶体管的主电流路连接于所述电压输出端与接地之间；
第1驱动电路，输出第1驱动信号；
第2驱动电路，输出相对所述第1驱动信号互补地供给的第2驱动信号；
第1可变电阻，连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间；
第2可变电阻，连接于所述第2驱动电路的输出端与所述第2输出晶体管的栅极之间；
第1电流探测电路，探测流经所述第1输出晶体管的电流；以及
控制电路，响应于所述第1电流探测电路的输出信号，使所述第1可变电阻和所述第2可变电阻的值变化。
14.根据权利要求13所述的驱动器电路，其中，
所述第1电流探测电路具备第1比较电路，该第1比较电路比较所述电压输出端的电压和第1参照电压，将与其比较结果相应的信号供给到所述控制电路。
15.根据权利要求13所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路进行使所述第1可变电阻和所述第2可变电阻的值增加的控制。
16.根据权利要求14所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路进行使所述第1可变电阻和所述第2可变电阻的值增加的控制。
17.根据权利要求15或16所述的驱动器电路，其中，
所述控制电路进行使所述第1可变电阻从第一电阻值增加到比所述第一电阻值大的第二电阻值、使所述第2可变电阻从第三电阻值增加到比所述第三电阻值大的第四电阻值的控制。
18.根据权利要求13所述的驱动器电路，其中，
所述驱动器电路具备第2电流探测电路，该第2电流探测电路探测流经所述第2输出晶体管的电流，
所述控制电路响应于所述第2电流探测电路的输出信号，使所述第1可变电阻和所述第2可变电阻的电阻值变化。
19.根据权利要求13所述的驱动器电路，其中，
响应于表示流经所述第1输出晶体管的电流超过预定的阈值电流的所述第1电流探测电路的输出信号，所述控制电路将使所述第1输出晶体管截止的驱动控制信号供给到所述第1驱动电路。
20.根据权利要求18所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路进行使所述第1可变电阻和所述第2可变电阻的值增加的控制。
21.根据权利要求18所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路将使所述第2输出晶体管截止的驱动控制信号供给到所述第2驱动电路。
22.根据权利要求20所述的驱动器电路，其中，
响应于表示流经所述第2输出晶体管的电流超过预定的阈值电流的所述第2电流探测电路的输出信号，所述控制电路将使所述第2输出晶体管截止的驱动控制信号供给到所述第2驱动电路。
CN201910024937.5A 2018-02-16 2019-01-11 驱动器电路 Pending CN110164349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-026041 2018-02-16
JP2018026041A JP2019146300A (ja) 2018-02-16 2018-02-16 ドライバ回路

Publications (1)

Publication Number Publication Date
CN110164349A true CN110164349A (zh) 2019-08-23

Family

ID=67618212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910024937.5A Pending CN110164349A (zh) 2018-02-16 2019-01-11 驱动器电路

Country Status (3)

Country Link
US (1) US10673428B2 (zh)
JP (1) JP2019146300A (zh)
CN (1) CN110164349A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840695B2 (ja) * 2018-03-21 2021-03-10 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422593A (en) * 1992-05-12 1995-06-06 Fuji Electric Co., Ltd. Current-limiting circuit
CN1897155A (zh) * 2005-07-11 2007-01-17 尔必达存储器株式会社 电流限制电路及半导体存储装置
CN1989467A (zh) * 2004-08-10 2007-06-27 罗姆股份有限公司 电路的保护方法、保护电路及利用其的电源装置
JP2008220119A (ja) * 2007-03-07 2008-09-18 Toyota Motor Corp ゲート電圧制御回路及びゲート電圧制御方法
CN102804538A (zh) * 2009-06-24 2012-11-28 松下电器产业株式会社 电源保护电路和具有其的电动机驱动装置
JP2017092871A (ja) * 2015-11-16 2017-05-25 キヤノン株式会社 電子機器およびその制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999887B2 (ja) * 1992-10-09 2000-01-17 三菱電機株式会社 Ｉｇｂｔの過電流保護回路及び半導体集積回路装置
JP2006014507A (ja) * 2004-06-25 2006-01-12 Mitsumi Electric Co Ltd 電源装置及び電源制御装置
JP2007325371A (ja) 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 電源装置
JP5287261B2 (ja) 2009-01-07 2013-09-11 富士電機株式会社 Ｄｃ−ｄｃコンバータ
US8045310B2 (en) * 2009-12-30 2011-10-25 Infineon Technologies Ag Semiconductor device with overcurrent protection
JP5838770B2 (ja) * 2011-12-02 2016-01-06 アイシン精機株式会社 パワースイッチング素子の駆動装置
US9780639B2 (en) * 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422593A (en) * 1992-05-12 1995-06-06 Fuji Electric Co., Ltd. Current-limiting circuit
CN1989467A (zh) * 2004-08-10 2007-06-27 罗姆股份有限公司 电路的保护方法、保护电路及利用其的电源装置
CN1897155A (zh) * 2005-07-11 2007-01-17 尔必达存储器株式会社 电流限制电路及半导体存储装置
JP2008220119A (ja) * 2007-03-07 2008-09-18 Toyota Motor Corp ゲート電圧制御回路及びゲート電圧制御方法
CN102804538A (zh) * 2009-06-24 2012-11-28 松下电器产业株式会社 电源保护电路和具有其的电动机驱动装置
JP2017092871A (ja) * 2015-11-16 2017-05-25 キヤノン株式会社 電子機器およびその制御方法

Also Published As

Publication number Publication date
US20190260369A1 (en) 2019-08-22
US10673428B2 (en) 2020-06-02
JP2019146300A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
US10892686B2 (en) Hysteretic control for transformer based power converters
US10554128B2 (en) Multi-level boost converter
US9882408B2 (en) Battery charging system including current observer circuitry to avoid battery voltage overshoot based on battery current draw
CN102522066B (zh) 给光源供电的差分驱动电路及驱动***
KR20170120605A (ko) 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들
KR101982919B1 (ko) 용량성 부하를 충전 및 방전시키기 위한 디바이스
EP3046240B1 (en) Integrated circuit charge pump with failure protection
CN105009452A (zh) 负载驱动控制装置
CN103532378B (zh) 抑制输出电压过冲的电压转换器
US11387734B2 (en) Power converter architecture using lower voltage power devices
US11671008B2 (en) Kappa switching DC-DC converter with continuous input and output currents
CN103166467A (zh) 一种具有输入电压平衡电路的转换器电路及方法
CN103324237B (zh) 一种基于电压感应的ldo瞬态响应增强电路
CN110164349A (zh) 驱动器电路
CN202250430U (zh) 电磁负载控制装置
JP5385118B2 (ja) 電圧補償装置及び直流給電システム
MX2011004632A (es) Suministro de energia de bajo voltaje.
CN104009628B (zh) 电压转换器
CN110233582A (zh) 逆变器电路及控制逆变器电路中的驱动器的方法
TWI699954B (zh) 多相dc-dc電源轉換器及其驅動方法
CN109194117B (zh) 多路输出功率变换器及其控制方法
CN104956576A (zh) Dc-dc转换器
CN220254353U (zh) 开关电容变换器缓启动电路
JP5926927B2 (ja) スイッチングレギュレータ
CN115765450A (zh) 占空比限制电路和具有恒定输出的直流开关电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823

WD01 Invention patent application deemed withdrawn after publication