CN110136670A - 驱动方法、驱动电路和显示装置 - Google Patents

Abstract

本发明提供一种驱动方法、驱动电路和显示装置。所述驱动方法，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动方法包括：在所述写入时间段，在栅线输入的栅极驱动信号的控制下，所述数据写入控制电路将数据线上的数据电压写入所述储能电路的第一端；在一所述数据写入阶段内，所述数据电压与公共电极电压之间的压差的极性不变。本发明能够在刷新图像的同时，保证对储能电路的充电率的需求，补充像素漏电损失，改善低频显示时存在的刷屏现象，提高画质。

Description

驱动方法、驱动电路和显示装置

技术领域

本发明涉及显示驱动技术领域，尤其涉及一种驱动方法、驱动电路和显示装置。

背景技术

在现有技术中，当液晶显示面板进行低频驱动显示时，由于画面刷新时间过长，按照扫描方向会看到一侧到另一侧(如从上到下)的刷屏现象。例如，如图1所示，当从黑色画面切换为数字画面时，会出现图1中间的转换画面，即存在刷屏现象。如果仅缩短刷新时间以改善刷屏现象，由于像素电路中的存储电容的电容值较大，充电率无法保证。假如采取常规方案提升显示频率，则数据写入周期、补偿周期和提供公共电极电压的周期都相应缩短一半，并由于显示频率增加，***传送图像信号的频率和驱动IC(Integrated Circuit，集成电路)接收并处理图像信号的频率也相应增加，逻辑功耗和模拟功耗均会大幅增加。

发明内容

本发明的主要目的在于提供一种驱动方法、驱动电路和显示装置，解决现有技术中在显示面板低频驱动显示时，在切换显示画面时存在刷屏现象的问题。

为了达到上述目的，本发明提供了一种驱动方法，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动方法包括：

在所述写入时间段，在栅线输入的栅极驱动信号的控制下，所述数据写入控制电路将数据线上的数据电压写入所述储能电路的第一端；

在一所述数据写入阶段内，所述数据电压与公共电极电压之间的压差的极性不变。

实施时，在一所述显示周期内，所述数据线上的数据电压不变。

实施时，在一所述显示周期内，所述公共电极电压不变。

实施时，在相邻的两所述显示周期包括的数据写入阶段内，所述压差的极性相反。

实施时，所述数据写入控制电路包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述驱动方法还包括：

在所述第一补偿子时间段，所述第一开关子电路在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；所述第二开关子电路在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开；

在所述第二补偿子时间段，所述第一开关子电路在所述第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间断开；所述第二开关子电路在所述第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

实施时，一所述显示周期持续的时间大于0.025秒。

本发明还提供了一种驱动电路，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动电路包括栅极驱动电路和电压控制电路；

所述栅极驱动电路用于在所述写入时间段，向栅线提供栅极驱动信号，以使得所述数据写入控制电路在所述栅极驱动信号的控制下，将数据线上的数据电压写入所述储能电路的第一端；

所述电压提供电路用于提供所述数据电压至所述数据线，并提供公共电极电压至所述公共电极，并在一所述数据写入阶段内，控制所述数据电压与公共电极电压之间的压差的极性不变。

实施时，所述电压提供电路还用于在一所述显示周期内，控制提供至所述数据线的数据电压不变。

实施时，所述电压提供电路还用于在一所述显示周期内，控制所述公共电极电压不变。

实施时，所述数据写入控制电路包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述栅极驱动电路包括第一栅极驱动单元和第二栅极驱动单元；

所述第一栅极驱动单元用于在所述第一补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间连通，并用于在所述第二补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间断开；

所述第二栅极驱动单元用于在所述第一补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述第二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开，并用于在所述第二补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述第二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

本发明还提供了一种显示装置，包括像素电路；所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；所述显示装置还包括上述的驱动电路；

所述驱动电路包括的栅极驱动电路与所述栅线电连接，所述驱动电路包括的电压控制电路分别与数据线和所述公共电极电连接。

实施时，所述数据写入控制电路包括第一开关子电路和第二开关子电路；栅线包括第一栅线和第二栅线；

所述第一开关子电路的控制端与所述第一栅线电连接；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接；所述第一开关子电路用于在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；

所述第二开关子电路的控制端与所述第二栅线电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接，所述第二开关子电路用于在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

实施时，所述第一开关子电路包括第一控制晶体管，所述第二开关子电路包括第二控制晶体管；

所述第一控制晶体管的控制极为所述第一开关子电路的控制端，所述第一控制晶体管的第一极为所述第一开关子电路的第一端，所述第一控制晶体管的第二极为所述第一开关子电路的第二端；

所述第二控制晶体管的控制极为所述第二开关子电路的控制端，所述第二控制晶体管的第一极为所述第二开关子电路的第一端，所述第二控制晶体管的第二极为所述第二开关子电路的第二端。

与现有技术相比，本发明所述的驱动方法、驱动电路和显示装置能够在刷新图像的同时，保证对储能电路的充电率的需求，补充像素漏电损失，改善低频显示时存在的刷屏现象，提高画质。

附图说明

图1是显示面板在低频驱动显示时，从黑色画面切换为数字画面时，存在的刷屏现象的示意图；

图2是本发明所述的驱动方法应用于的像素电路的一实施例的结构图；

图3是本发明所述的驱动方法应用于的像素电路的另一实施例的结构图；

图4是本发明所述的驱动方法应用于的像素电路的一具体实施例的电路图；

图5是图4所示的像素电路的具体实施例的工作时序图；

图6是本发明实施例所述的驱动电路与其应用于的像素电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本发明实施例所述的驱动方法，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动方法包括：

在所述写入时间段，在栅线输入的栅极驱动信号的控制下，所述数据写入控制电路将数据线上的数据电压写入所述储能电路的第一端；

在一所述数据写入阶段内，所述数据电压与公共电极电压之间的压差的极性不变。

在本发明实施例所述的驱动方法中，在一显示周期包括的数据写入阶段，至少两次同向对储能电路充电，以能够在刷新图像的同时，保证对储能电路的充电率的需求，补充像素漏电损失，改善低频显示时存在的刷屏现象，提高画质。

“同向对储能电路充电”指的是：通过数据电压为所述储能电路充电，该数据电压与公共电极电压之间的压差的极性不变；例如，在一所述数据写入阶段内，该压差一直为正；或者，在一所述数据写入阶段内，该压差一直为负。

在具体实施时，所述显示周期可以为一帧画面显示时间，但不以此为限。

在具体实施时，所述储能电路可以包括存储电容，所述存储电容的第一端可以与像素电极电连接，所述公共电极接入公共电极电压；在所述写入时间段，在所述栅极驱动信号的控制下，数据写入控制电路通过所述数据线上的数据电压为所述存储电容充电，以改变所述像素电极的电压，通过所述像素电极的电压与公共电极电压之间的电压差来控制液晶层的透过率，从而控制显示屏亮度(所述显示屏亮度可以包括透射式显示屏亮度和反射式显示屏亮度，但不以此为限)。具体的，在所述像素电极与所述公共电极之间还并联有液晶电容。

在本发明实施例中，在低频驱动显示时(也即采用低频率驱动画面时，例如该频率可以为1赫兹)，由于所述存储电容的电容值较大，因此仅一次写入数据电压，并通过数据电压对存储电容充电，并不能满足充电率需求，并不能刷新图像，由此本发明实施例通过在一显示周期内，至少两次写入数据电压并通过数据电压进行同向充电，以保证低频显示时的画质。

在本发明实施例所述的驱动方法中，可以在一显示周期内，快速多次刷新图像，也即，快速多次同向对储能电路充电，所述数据写入阶段包括的写入时间段的个数可以为多个，例如当显示频率为1赫兹时，所述个数可以优选为2个，但不以此为限，所述个数选择的主要依据为人眼识别不到不舒服的刷屏感。

在优选情况下，在一所述显示周期内，所述数据线上的数据电压不变。这样，***送图像信号(该图像信号可以包括数据电压)至驱动IC(Integrated Circuit，集成电路)的频率仍为显示频率，不会增加***与驱动IC处理图像的逻辑频率；在同一显示周期内，至少两次同向充电仅补充像素漏电损失，所需电量较小，能够实现低功耗显示。

在实际操作时，***送图像信号至驱动IC，驱动IC将图像信号传送至数据线，通过数据线输入所述数据电压至像素电路。

在具体实施时，在一所述显示周期内，所述公共电极电压可以不变，这样在数据电压不变的前提下，可以保证在一所述显示周期内显示的图像不变，并传送公共电极电压至公共电极的频率也可以仍为显示频率，能够降低功耗。

在本发明实施例所述的驱动方法中，在一所述显示周期内，可以快速多次刷新同一图像，既能快速刷新图像，又能满足充电率需求，改善刷屏不良，提高画质。

在实际操作时，由于液晶层两端的压差如果长时间同极性，则会使得液晶层中液晶分子发生极化现象，从而逐渐失去旋光特性，因此在相邻的两所述显示周期包括的数据写入阶段内，所述数据电压与公共电极电压之间的压差的极性可以相反，以避免液晶分子发生极化现象。

在本发明实施例中，在相邻帧画面显示时间，公共电极电压可以在0V和高电压之间切换，并在显示同一画面时，在相邻帧，数据电压的极性可以相互转换，但不以此为限。

如图2所示，本发明实施例所述的驱动方法应用于的像素电路可以包括数据写入控制电路21和储能电路22；

所述数据写入控制电路21的控制端与栅线Gate电连接，所述数据写入控制电路21的第一端与数据线Sn电连接，所述数据写入控制电路21的第二端与所述储能电路22的第一端电连接；

所述储能电路22的第一端与所述数据写入控制电路21的第二端电连接，所述储能电路的第二端与公共电极电连接；

在图2中，VCOM为公共电极电压。

具体的，所述数据写入控制电路可以包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述驱动方法还可以包括：

在所述第一补偿子时间段，所述第一开关子电路在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；所述第二开关子电路在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开；

在所述第二补偿子时间段，所述第一开关子电路在所述第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间断开；所述第二开关子电路在所述第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

在具体实施时，所述数据写入控制电路可以包括第一开关子电路和第二开关子电路，显示周期还可以包括补偿阶段，所述补偿阶段可以包括至少一个补偿时间段，所述补偿时间段可以包括第一补偿子时间段和第二补偿子时间段，在第一补偿子时间段内，所述第一开关子电路导通，所述第二开关子电路关断；在第二补偿子时间段内，所述第一开关子电路关断，所述第二开关子电路导通，这样在补偿阶段，数据电压不会向储能电路充电，但是可以减轻第一开关子电路包括的晶体管和第二开关子电路包括的晶体管由于长时间偏压导致的特性漂移的现象，从而可以实现低频驱动。

如图3所示，在图2所示的像素电路的基础上，所述数据写入控制电路可以包括第一开关子电路211和第二开关子电路212；所述栅线包括第一栅线GA和第二栅线GB；

所述第一开关子电路211的控制端与所述第一栅线GA电连接，所述第一开关子电路211的第一端与数据线Sn电连接，所述第一开关子电路211的第二端与所述第二开关子电路212的第一端电连接；

所述第二开关子电路212的控制端与第二栅线GB电连接，所述第二开关子电路212的第二端与所述储能电路22的第一端电连接。

如图3所示的像素电路的实施例在工作时，在所述第一补偿子时间段，所述第一开关子电路211在GA输入的第一栅极驱动信号的控制下，控制所述数据线Sn与所述第二开关子电路212的第一端之间连通；所述第二开关子电路212在GB输入的第二栅极驱动信号的控制下，控制所述第一开关子电路212的第二端与所述储能电路22的第一端之间断开；

在所述第二补偿子时间段，所述第一开关子电路211在所述第一栅极驱动信号的控制下，控制所述数据线Sn与所述第二开关子电路212的第一端之间断开；所述第二开关子电路212在所述第二栅极驱动信号的控制下，控制所述第一开关子电路211的第二端与所述储能电路22的第一端之间连通。

具体的，所述第一开关子电路可以包括第一开关晶体管，所述第二开关子电路可以包括第二开关晶体管；

所述第一开关晶体管的控制极与所述第一栅线电连接，所述第一开关晶体管的第一极与所述数据线电连接，所述第一开关晶体管的第二极与第二开关晶体管的第一极电连接；

所述第二开关晶体管的控制极与所述第二栅线电连接，所述第二开关晶体管的第二极与所述储能电路的第一端电连接。

如图4所示，在图3所示的像素电路的实施例的基础上，所述第一开关子电路211可以包括第一开关晶体管An，所述第二开关子电路212可以包括第二开关晶体管Bn；所述储能电路22可以包括液晶电容Cl和存储电容Cs；

An的栅极与第一栅线GA电连接，An的漏极与数据线Sn电连接，An的源极与Bn的漏极电连接；

Bn的栅极与第二栅线GB电连接，Bn的源极与Cs的第一端电连接；

Cl的第一端与Cs的第一端电连接；

Cl的第二端与Cs的第二端都与公共电极电连接；在图4中，VCOM为公共电极电压。

在图4所示的实施例中，An和Bn都为n型薄膜晶体管，但不以此为限。

如图4所示的像素电路的实施例在工作时，显示周期还可以包括补偿阶段，所述补偿阶段可以包括至少一个补偿时间段，所述补偿时间段可以包括第一补偿子时间段和第二补偿子时间段，在第一补偿子时间段内，An打开，Bn关断；在第二补偿子时间段内，An关断，Bn打开；也即在补偿阶段，An和Bn交替打开，Sn上的数据电压不会向Cs和Cl充电，但是可以减轻晶体管栅极长时间维持负压导致的特性漂移现象，从而可以实现低频驱动。

如图5所示，如图4所示的像素电路的实施例在工作时，一帧画面显示时间可以包括数据写入阶段S1和补偿阶段S2；

所述数据写入阶段S1包括至少两个写入时间段；

在图5中，标号为S11的为所述数据写入阶段S1包括的第一写入时间段，标号为S1N的为所述数据写入阶段S1包括的第N写入时间段，N为大于2的整数；

所述补偿阶段S2可以包括第一补偿时间段、第二补偿时间段和第三补偿时间段；

所述第一补偿时间段包括的第一补偿子时间段标示为S211；

所述第一补偿时间段包括的第二补偿子时间段标示为S212；

所述第二补偿时间段包括的第一补偿子时间段标示为S221；

所述第二补偿时间段包括的第二补偿子时间段标示为S222；

所述第三补偿时间段包括的第一补偿子时间段标示为S231；

所述第三补偿时间段包括的第二补偿子时间段标示为S232；

在S1包括的写入时间段内，GA和GB都输入高电平，以控制An和Bn都打开，通过Sn上的数据电压为Cs和Cl充电；

在S211、S221和S231，GA输入高电平，GB输入低电平，An打开，Bn关断；

在S212、S222和S232，GA输入低电平，GB输入高电平，An关断，Bn打开。

并如图5所示，在相邻帧画面显示时间，VCOM在0V和高电压之间切换。

具体的，在低频显示时，一所述显示周期持续的时间可以大于0.025秒，也即显示频率可以低于40Hz(赫兹)，但不以此为限。

本发明实施例所述的驱动电路，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动电路可以包括栅极驱动电路和电压控制电路；

所述栅极驱动电路用于在所述写入时间段，向栅线提供栅极驱动信号，以使得所述数据写入控制电路在所述栅极驱动信号的控制下，将数据线上的数据电压写入所述储能电路的第一端；

所述电压提供电路用于提供所述数据电压至所述数据线，并提供公共电极电压至所述公共电极，并在一所述数据写入阶段内，控制所述数据电压与公共电极电压之间的压差的极性不变。

本发明实施例所述的驱动电路在工作时，在一显示周期包括的数据写入阶段，至少两次同向对储能电路充电，以能够在刷新图像的同时，保证对储能电路的充电率的需求，补充像素漏电损失，改善低频显示时存在的刷屏现象，提高画质。

如图6所示，本发明实施例所述的驱动电路应用于的像素电路可以包括数据写入控制电路21和储能电路22；

所述数据写入控制电路21的控制端与栅线Gate电连接，所述数据写入控制电路21的第一端与数据线Sn电连接，所述数据写入控制电路21的第二端与所述储能电路22的第一端电连接；

所述储能电路22的第一端与所述数据写入控制电路21的第二端电连接，所述储能电路的第二端与公共电极电连接；

在图6中，VCOM为公共电极电压；

本发明实施例所述的驱动电路可以包括栅极驱动电路61和电压控制电路62；

所述栅极驱动电路61与所述栅线Gate电连接，用于在写入时间段，向栅线Gate提供栅极驱动信号，以使得所述数据写入控制电路21在所述栅极驱动信号的控制下，将数据线Sn上的数据电压Vdata写入所述储能电路22的第一端；

所述电压提供电路62分别与所述数据线Sn和所述公共电极电连接，用于提供所述数据电压Vdata至所述数据线Sn，并提供公共电极电压VCOM至所述公共电极，并在一所述数据写入阶段内，控制所述数据电压Vdata与公共电极电压VCOM之间的压差的极性不变。

在优选情况下，所述电压提供电路还用于在一所述显示周期内，控制提供至所述数据线的数据电压不变。

优选的，在一所述显示周期内，所述数据线上的数据电压可以不变。这样，***送图像信号(该图像信号可以包括数据电压)至驱动IC(Integrated Circuit，集成电路)的频率仍为显示频率，不会增加***与驱动IC处理图像的逻辑频率；在同一显示周期内，至少两次同向充电仅补充像素漏电损失，所需电量较小，能够实现低功耗显示。

具体的，所述电压提供电路还用于在一所述显示周期内，控制所述公共电极电压不变。

在具体实施时，在一所述显示周期内，所述公共电极电压可以不变，这样在数据电压不变的前提下，可以保证在一所述显示周期内显示的图像不变，并传送公共电极电压至公共电极的频率也可以仍为显示频率，能够降低功耗。

具体的，所述数据写入控制电路可以包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述栅极驱动电路可以包括第一栅极驱动单元和第二栅极驱动单元；

所述第一栅极驱动单元用于在所述第一补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间连通，并用于在所述第二补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间断开；

所述第二栅极驱动单元用于在所述第一补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述第二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开，并用于在所述第二补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述的二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

在具体实施时，所述栅极驱动电路可以包括第一栅极驱动单元和第二栅极驱动单元，所述第一栅极驱动单元提供所述第一栅极驱动信号，所述第二栅极驱动单元提供所述第二栅极驱动信号，以使得在第一补偿子时间段，第一开关子电路导通，第二开关子电路关断，在第二补偿子时间段，第一开关子电路关断，第二开关子电路导通，以减轻第一开关子电路包括的晶体管的特性漂移，并减轻第二开关子电路包括的晶体管的特性漂移。

本发明实施例所述的显示装置，包括像素电路；所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；所述显示装置还包括上述的驱动电路；

所述驱动电路包括的栅极驱动电路与所述栅线电连接，所述驱动电路包括的电压控制电路分别与数据线和所述公共电极电连接。

本发明实施例所述的显示装置可以包括上述的像素电路和上述的驱动电路，通过驱动电路包括的栅极驱动电路在写入时间段，向栅线提供栅极驱动信号，以使得所述像素电路中的数据写入控制电路在所述栅极驱动信号的控制下，将数据线上的数据电压写入储能电路的第一端；通过驱动电路包括的电压提供电路提供所述数据电压至所述数据线，并提供公共电极电压至所述公共电极，并在一所述数据写入阶段内，控制所述数据电压与公共电极电压之间的压差的极性不变。

在具体实施时，所述数据写入控制电路可以包括第一开关子电路和第二开关子电路；栅线可以包括第一栅线和第二栅线；

所述第一开关子电路的控制端与所述第一栅线电连接；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接；所述第一开关子电路用于在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；

所述第二开关子电路的控制端与所述第二栅线电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接，所述第二开关子电路用于在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

具体的，所述第一开关子电路可以包括第一控制晶体管，所述第二开关子电路可以包括第二控制晶体管；

所述第一控制晶体管的控制极为所述第一开关子电路的控制端，所述第一控制晶体管的第一极为所述第一开关子电路的第一端，所述第一控制晶体管的第二极为所述第一开关子电路的第二端；

所述第二控制晶体管的控制极为所述第二开关子电路的控制端，所述第二控制晶体管的第一极为所述第二开关子电路的第一端，所述第二控制晶体管的第二极为所述第二开关子电路的第二端。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种驱动方法，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；其特征在于，显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动方法包括：

在所述写入时间段，在栅线输入的栅极驱动信号的控制下，所述数据写入控制电路将数据线上的数据电压写入所述储能电路的第一端；

在一所述数据写入阶段内，所述数据电压与公共电极电压之间的压差的极性不变。

2.如权利要求1所述的驱动方法，其特征在于，在一所述显示周期内，所述数据线上的数据电压不变。

3.如权利要求1所述的驱动方法，其特征在于，在一所述显示周期内，所述公共电极电压不变。

4.如权利要求1所述的驱动方法，其特征在于，在相邻的两所述显示周期包括的数据写入阶段内，所述压差的极性相反。

5.如权利要求1至4中任一权利要求所述的驱动方法，其特征在于，所述数据写入控制电路包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述驱动方法还包括：

在所述第一补偿子时间段，所述第一开关子电路在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；所述第二开关子电路在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开；

在所述第二补偿子时间段，所述第一开关子电路在所述第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间断开；所述第二开关子电路在所述第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

6.如权利要求1至4中任一权利要求所述的驱动方法，其特征在于，一所述显示周期持续的时间大于0.025秒。

7.一种驱动电路，应用于像素电路，所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；其特征在于，显示周期包括数据写入阶段；所述数据写入阶段包括至少两个写入时间段；所述驱动电路包括栅极驱动电路和电压控制电路；

所述栅极驱动电路用于在所述写入时间段，向栅线提供栅极驱动信号，以使得所述数据写入控制电路在所述栅极驱动信号的控制下，将数据线上的数据电压写入所述储能电路的第一端；

所述电压提供电路用于提供所述数据电压至所述数据线，并提供公共电极电压至所述公共电极，并在一所述数据写入阶段内，控制所述数据电压与公共电极电压之间的压差的极性不变。

8.如权利要求7所述的驱动电路，其特征在于，所述电压提供电路还用于在一所述显示周期内，控制提供至所述数据线的数据电压不变。

9.如权利要求7所述的驱动电路，其特征在于，所述电压提供电路还用于在一所述显示周期内，控制所述公共电极电压不变。

10.如权利要求7至9中任一权利要求所述的驱动电路，其特征在于，所述数据写入控制电路包括第一开关子电路和第二开关子电路；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接；所述栅线包括第一栅线和第二栅线；所述显示周期还包括补偿阶段，所述补偿阶段包括至少一个补偿时间段，所述补偿时间段包括第一补偿子时间段和第二补偿子时间段；所述栅极驱动电路包括第一栅极驱动单元和第二栅极驱动单元；

所述第一栅极驱动单元用于在所述第一补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间连通，并用于在所述第二补偿子时间段，向所述第一栅线提供相应的第一栅极驱动信号，以使得所述第一开关子电路控制所述数据线与所述第二开关子电路的第一端之间断开；

所述第二栅极驱动单元用于在所述第一补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述第二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间断开，并用于在所述第二补偿子时间段，向所述第二栅线提供相应的第二栅极驱动信号，以使得所述第二开关子电路控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

11.一种显示装置，包括像素电路；所述像素电路包括数据写入控制电路和储能电路；所述储能电路的第一端与所述数据写入控制电路电连接，所述储能电路的第二端与公共电极电连接；其特征在于，所述显示装置还包括如权利要求7至10中任一权利要求所述的驱动电路；

所述驱动电路包括的栅极驱动电路与所述栅线电连接，所述驱动电路包括的电压控制电路分别与数据线和所述公共电极电连接。

12.如权利要求11所述的显示装置，其特征在于，所述数据写入控制电路包括第一开关子电路和第二开关子电路；栅线包括第一栅线和第二栅线；

所述第一开关子电路的控制端与所述第一栅线电连接；所述第一开关子电路的第一端与所述数据线电连接，所述第一开关子电路的第二端与所述第二开关子电路的第一端电连接；所述第一开关子电路用于在所述第一栅线输入的第一栅极驱动信号的控制下，控制所述数据线与所述第二开关子电路的第一端之间连通；

所述第二开关子电路的控制端与所述第二栅线电连接，所述第二开关子电路的第二端与所述储能电路的第一端电连接，所述第二开关子电路用于在所述第二栅线输入的第二栅极驱动信号的控制下，控制所述第一开关子电路的第二端与所述储能电路的第一端之间连通。

13.如权利要求12所述的显示装置，其特征在于，所述第一开关子电路包括第一控制晶体管，所述第二开关子电路包括第二控制晶体管；

所述第一控制晶体管的控制极为所述第一开关子电路的控制端，所述第一控制晶体管的第一极为所述第一开关子电路的第一端，所述第一控制晶体管的第二极为所述第一开关子电路的第二端；

所述第二控制晶体管的控制极为所述第二开关子电路的控制端，所述第二控制晶体管的第一极为所述第二开关子电路的第一端，所述第二控制晶体管的第二极为所述第二开关子电路的第二端。