CN110113048A - 基于锁相环的时钟校准电路及时钟校准方法 - Google Patents

Abstract

本发明提供了一种基于锁相环的时钟校准电路，包括时钟产生单元、时钟调制单元、时钟反馈单元、时钟处理单元和时钟分频单元。本发明的所述时钟校准电路增加了所述时钟调制单元，所述时钟调制单元根据所述反馈时钟频率对所述调制前分频比进行调制处理，得到调制后分频比，以增加时钟频率范围和灵活性，同时通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，以提高时钟频率的精确度和传输质量，同时减低时钟之间的交互时间以降低功耗。本发明还提供了基于所述时钟校准电路的时钟校准方法。

Description

基于锁相环的时钟校准电路及时钟校准方法

技术领域

本发明涉及集成电路技术领域，尤其涉及基于锁相环的时钟校准电路及时钟校准方法。

背景技术

窄带物联网，是基于蜂窝网的广域物联网技术标准，其应用于片上***，形成的窄带物联网芯片，能够实现功耗低和待机时间长的功能，以提高电池的使用寿命。窄带物联网芯片之间进行信息交互的过程中，窄带物联网芯片完成一次接收和发射信息，就进入休眠状态，故而减少窄带物联网芯片之间的信息交互时间对于实现低功耗和待机时间长的功能尤为重要。窄带物联网芯片之间的信息交互时间是由芯片时钟决定的，同时窄带物联网芯片之间的芯片时钟做到频率同步，可以保证信息传输质量。

申请公布号为CN100508397C的中国发明专利申请公开了一种基于锁相环的时钟发生装置，包括晶体振荡器、第一锁相环、数字时钟分频器和时钟频率处理单元，其晶体振荡器输出的时钟信号经第一锁相环输入到时钟频率处理单元，时钟频率处理单元根据所需时钟频率调节第一锁相环输出的时钟信号的频率范围，再由数字时钟分频器对所述第一锁相环和时钟频率处理单元的输出信号进行分频，得到所需频率的时钟。上述申请所述装置虽然有较大的时钟频率传输范围，但是时钟频率的精度和传输质量不高。

因此，有必要提供一种时钟校准电路以避免现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种基于锁相环的时钟校准电路以及时钟校准方法，避免现有技术中时钟频率的精度低和传输质量差的问题，同时降低时钟之间的交互时间以降低功耗。

为实现上述目的，本发明所述的时钟校准电路包括时钟产生单元、时钟调制单元、时钟反馈单元、时钟处理单元和时钟分频单元，所述时钟产生单元用于产生参考时钟频率；

所述时钟调制单元用于根据初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比；

所述时钟反馈单元用于根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率；

所述时钟处理单元用于对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理以得到振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率；

所述时钟分频单元用于对所述振荡时钟频率进行分频处理，得到分频时钟频率。

本发明的所述时钟校准电路的有益效果在于：首先，所述时钟校准电路增加了所述时钟调制单元，所述时钟调制单元根据所述反馈时钟频率对所述调制前分频比进行调制处理，得到调制后分频比，以增加时钟频率范围和灵活性；其次，通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，以提高时钟频率的精确度和传输质量，同时减低时钟之间的交互时间以降低功耗。

进一步地，所述调制后分频比为8-128，且所述调制后分频比为整数。

进一步地，所述时钟处理单元包括转化模块、过滤模块和振荡模块，所述转化模块用于计算所述参考时钟频率和所述反馈时钟频率的相位差，对所述相位差进行所述转化处理形成电压信号，所述过滤模块用于对所述电压信号进行所述过滤处理以形成控制电压，所述振荡模块用于对所述控制电压进行所述振荡处理以形成所述振荡时钟频率。其有益效果在于：通过设置所述转化模块、所述过滤模块和所述振荡模块，能够提高时钟频率的稳定性同时对产生的相位噪声进行高通滤噪。

进一步地，所述转化模块为鉴相器，所述过滤模块为滤波器，所述振荡模块为振荡器，所述鉴相器、所述滤波器和所述振荡器依次串联连接。

进一步地，所述时钟反馈单元为多模分频器，所述多模分频器的第一输入端与所述振荡器的输出端相连，所述多模分频器的输出端与所述鉴相器的第一输入端相连。

进一步地，所述时钟调制单元为调制器，所述调制器的输入端与所述多模分频器的输出端相连，所述调制器的输出端与所述多模分频器的第二输入端相连。

进一步地，所述时钟产生单元为环形振荡器，所述环形振荡器的输出端与所述鉴相器的第二输入端相连。

进一步地，所述分频单元为高速分频器，所述高速分频器的输入端与所述振荡器的输出端相连。

本发明还提供了使用所述时钟校准电路的时钟校准方法，所述时钟校准方法包括：

S1：通过所述时钟产生单元生成参考时钟频率；

S2：所述时钟调制单元根据所述初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比；

S3：所述时钟反馈单元根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率；

S4：通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，得到所述振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率；

S5：通过所述时钟分频单元对所述振荡时钟频率进行分频处理，得到分频时钟频率。

本发明所述时钟校准方法的有益效果在于：根据所述反馈时钟频率对所述调制前分频比进行所述调制处理，得到的所述调制后分频比能够增加时钟频率范围和灵活性，同时通过对所述参考时钟频率和所述反馈时钟频率进行所述转化处理、所述过滤处理和所述振荡处理，能够提高所述时钟频率的精确度和时钟的传输质量，同时减低时钟之间的交互时间以降低时钟的功耗。

附图说明

图1为本发明的时钟校准电路的结构框图；

图2为本发明的时钟校准方法的流程图。

图3为本发明一些具体实施例中时钟校准电路的结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

针对现有技术存在的问题，本发明的实施例提供了一种基于锁相环的时钟校准电路。

图1为本发明一些实施例的时钟校准电路的结构框图。参考图1，时钟校准电路具有时钟产生单元11、时钟调制单元12、时钟反馈单元14、时钟处理单元13和时钟分频单元15，所述时钟产生单元11用于产生参考时钟频率，所述时钟调制单元12用于根据初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比，所述时钟反馈单元14用于根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率，所述时钟处理单元13用于对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理以得到振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率，所述时钟分频单元15用于对所述振荡时钟频率进行分频处理，得到分频时钟频率。

本发明还提供了基于所述时钟校准电路的时钟校准方法，参考图2，所述时钟校准方法包括：

S1：通过所述时钟产生单元生成参考时钟频率；

S2：所述时钟调制单元根据所述初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比；

S3：所述时钟反馈单元根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率；

S4：通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，得到所述振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率；

S5：通过所述时钟分频单元对所述振荡时钟频率进行分频处理，得到分频时钟频率。

本发明的一些实施例中，重复执行所述步骤S1至所述步骤S5，以对时钟进行校准。

本发明的一些实施例中，参考图1，所述时钟处理单元13具有转化模块131、过滤模块132和振荡模块133，所述转化模块131用于计算所述参考时钟频率和所述反馈时钟频率的相位差，对所述相位差进行所述转化处理形成电压信号，所述过滤模块132用于对所述电压信号进行所述过滤处理以形成控制电压，所述振荡模块132用于对所述控制电压进行所述振荡处理以形成所述振荡时钟频率；具体的所述转化模块131为鉴相器，所述过滤模块132为滤波器，所述振荡模块133为振荡器，进一步所述振荡器为压控振荡器，所述鉴相器、所述滤波器和所述压控振荡器依次串联连接，所述参考时钟频率和所述反馈时钟频率的所述相位差通过鉴相器转换成所述电压信号输出，经滤波器滤波后形成所述压控振荡器的所述控制电压，对所述压控振荡器输出的所述振荡时钟频实施控制。

本发明的一些实施例中，所述时钟反馈单元14为多模分频器与所述时钟处理单元13并联，具体为所述多模分频器的一端与所述鉴相器相连，另一端与所述压控振荡器相连，所述多模分频器根据所述调制后分频比对所述振荡时钟频率进行多模处理，得到所述反馈时钟频率。

本发明的一些具体实施例中，所述鉴相器、所述滤波器、所述压控振荡器和所述多模分频器形成锁相环结构。

本发明的一些实施例中，所述时钟调制单元12根据所述反馈时钟频率对调制前分频比进行调制处理，得到调制后分频比，一些具体的实施中所述调制前分频比具有整数部分和小数部分，所述调制后分频比为整数，具体为不固定整数。具体的所述时钟调制单元12为调制器，所述调制器的两端分别于所述多模分频器的两端相连，即所述多模分频器的第一输入端与所述振荡器的输出端相连，所述多模分频器的输出端与所述鉴相器的第一输入端相连。

本发明的一些具体实施例中，所述时钟产生单元11为环形振荡器，所述环形振荡器的输出端与所述鉴相器的第二输入端相连，所述环形振荡器产生所述参考时钟频率，并经所述参考时钟频率传输给所述鉴相器，所述参考时钟频率的相位噪音较高。

本发明的一些具体实施例中，所述时钟分频单元15为高速分频器，所述高速分频器的输入端与所述振荡器的输出端相连，所述振荡时钟频率经过所述高速分频器进行分频处理，得到分频时钟频率，传输到数字电路。

本发明的一些具体实施中，所述环形振荡器的输出端与所述鉴相器的第二输入端。所述锁相环结构的连接关系为所述滤波器的输入端与所述鉴相器的输出端相连，所述滤波器的输出端与所述压控振荡器的输入端相连，所述多模分频器的输出端与所述鉴相器的第一输入端相连，所述多模分频器的第一输入端与所述压控振荡器的输出端相连，所述压控振荡器的输出端还与所述高速分频器的输入端相连。所述调制器与所述多模分频器并联，具体为所述多模分频器的输出端与所述调制器的输入端相连，所述调制器的输出端与所述多模分频器的第二输入端输出端相连。

本发明的一些具体实施例中，所述环形振荡器产生第M次参考时钟频率，并通过所述环形振荡器的输出端将第M次所述参考时钟频率通过所述鉴相器的第二输入端传输给所述鉴相器。同时调制前分频比根据第M-1次所述反馈时钟频率通过所述调制器计算形成第M-1次调制后分频比，第M-1次所述调制后分频比由所述调制器的输出端通过所述多模分频器的第二输入端传输给所述高模分频比；第M-1次振荡时钟频率和第M-1次所述调制后分频比通过所述多模分频器形成第M-1次所述反馈时钟频率，第M-1次所述反馈时钟频率由所述多模分频器的输出端分别传输给所述鉴相器2的第二输入端和所述调制器的输入端。

所述鉴相器接收到第M次所述参考时钟频率和第M-1次反馈时钟频率，并检测出第M次所述参考时钟频率和第M-1次所述反馈时钟频率相位差信号，转换得到第M次电压信号并传输给所述滤波器。

所述滤波器接收到第M次所述电压信号，并将第M次所述电压信号形成第M次控制电压，所述滤波器的输出端将第M次所述控制电压传输给所述压控振荡器。

第M次所述控制电压控制所述压控振荡器输出的第M次振荡时钟频率，第M次所述振荡时钟频率通过所述振荡器的输出端传输给所述高速分频器的输入端和所述多模分频器的的第一输入端。

本发明的一些具体实施例中，当所述参考时钟频率与所述反馈时钟频率相同时，所述振荡时钟时钟频率为所述反馈时钟和所述调制后分频比的乘积。

本发明的一些具体实施例中，所述锁相环结构的带宽为300KHz～1MHz。

本发明的一些具体实施例中，所述调制器将所述锁相环结构的输入时钟频率提高至参考时钟频率的8至128倍，在所述锁相环结构的带宽不变的情况下对所述调制器的噪声进行过滤。

本发明的一些具体实施例中，所述高速分频器对所述压控振荡器进行分频，将所述调制器的相位噪声整体下压。具体为，所述高速分频器输入的所述振荡时钟频率提高2倍，所述调制器的相位噪声降低6dB。同时提高所述压控振荡器的振荡时钟频率，在所述锁相环结构之外再对锁相环输出的振荡时钟频率分频。调制前分频比具有整数和小数部分，调制后分频比是所述调制器输出结果，为不固定整数，所述调制后分频比的平均值为所述调制前分频比。

图3为本发明一些具体实施例中所述时钟校准电路的结构框图。所述时钟校准电路包括环形振荡器10、鉴相器20、滤波器30、振荡器40、高速分频器50、多模分频器60和调制器70，所述环形振荡器10的输出端与所述鉴相器20的第二输入端连接，所述鉴相器20的输出端与所述滤波器30的输入端连接，所述滤波器30的输出端与所述振荡器40的输入端连接，所述振荡器40的输出端分别与所述高速分频器50的输入端和所述多模分频器60的输入端连接，所述多模分频器60的输出端分别与所述鉴相器20的第一输入端和所述调制器70的输入端连接，所述调制器70的输出端与所述多模分频器60的输入端连接。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (9)

1.一种基于锁相环的时钟校准电路，其特征在于，包括时钟产生单元、时钟调制单元、时钟反馈单元、时钟处理单元和时钟分频单元；

所述时钟产生单元用于产生参考时钟频率；

所述时钟调制单元用于根据初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比；

所述时钟反馈单元用于根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率；

所述时钟处理单元用于对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理以得到振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率；

所述时钟分频单元用于对所述振荡时钟频率进行分频处理，得到分频时钟频率。

2.根据权利要求1所述的时钟校准电路，其特征在于，所述调制后分频比为8-128，且所述调制后分频比为整数。

3.根据权利要求1所述的时钟校准电路，其特征在于，所述时钟处理单元包括转化模块、过滤模块和振荡模块，所述转化模块用于计算所述参考时钟频率和所述反馈时钟频率的相位差，对所述相位差进行所述转化处理形成电压信号，所述过滤模块用于对所述电压信号进行所述过滤处理以形成控制电压，所述振荡模块用于对所述控制电压进行所述振荡处理以形成所述振荡时钟频率。

4.根据权利要求3所述的时钟校准电路，其特征在于，所述转化模块为鉴相器，所述过滤模块为滤波器，所述振荡模块为振荡器，所述鉴相器、所述滤波器和所述振荡器依次串联连接。

5.根据权利要求4所述的时钟校准电路，其特征在于，所述时钟反馈单元为多模分频器，所述多模分频器的第一输入端与所述振荡器的输出端相连，所述多模分频器的输出端与所述鉴相器的第一输入端相连。

6.根据权利要求5所述的时钟校准电路，其特征在于，所述时钟调制单元为调制器，所述调制器的输入端与所述多模分频器的输出端相连，所述调制器的输出端与所述多模分频器的第二输入端相连。

7.根据权利要求4所述的时钟校准电路，其特征在于，所述时钟产生单元为环形振荡器，所述环形振荡器的输出端与所述鉴相器的第二输入端相连。

8.根据权利要求4所述的时钟校准电路，其特征在于，所述分频单元为高速分频器，所述高速分频器的输入端与所述振荡器的输出端相连。

9.一种利用如权利要求1-8中任一项所述的时钟校准电路实现的时钟校准方法，其特征在于，包括：

S1：通过所述时钟产生单元生成参考时钟频率；

S2：所述时钟调制单元根据所述初始时钟频率对调制前分频比进行调制处理，得到调制后分频比，并将所述调制前分频比更新为所述调制后分频比；

S3：所述时钟反馈单元根据所述调制后分频比对初始振荡时钟频率进行多模处理，得到所述反馈时钟频率，并将所述初始时钟频率更新为所述反馈时钟频率；

S4：通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，得到所述振荡时钟频率，并将所述初始震荡时钟频率更新为所述震荡时钟频率；

S5：通过所述时钟分频单元对所述振荡时钟频率进行分频处理，得到分频时钟频率。