CN110112066B - 一种用于提供半导体器件的平坦表面的方法 - Google Patents

一种用于提供半导体器件的平坦表面的方法 Download PDF

Info

Publication number
CN110112066B
CN110112066B CN201910422468.2A CN201910422468A CN110112066B CN 110112066 B CN110112066 B CN 110112066B CN 201910422468 A CN201910422468 A CN 201910422468A CN 110112066 B CN110112066 B CN 110112066B
Authority
CN
China
Prior art keywords
layer
trench
substrate
epitaxial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910422468.2A
Other languages
English (en)
Other versions
CN110112066A (zh
Inventor
陈楚
管斌
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Xide Industrial Design Co ltd
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910422468.2A priority Critical patent/CN110112066B/zh
Publication of CN110112066A publication Critical patent/CN110112066A/zh
Application granted granted Critical
Publication of CN110112066B publication Critical patent/CN110112066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种用于提供半导体器件的平坦表面的方法，包括下列步骤：提供衬底；在衬底的第一侧形成第一沟槽；向第一沟槽中填充填料层；使第一沟槽平坦化；在平坦化的第一沟槽上形成附加层；从衬底第一侧相对的第二侧除去衬底的至少一部分以露出第二沟槽；以及除去第二沟槽。通过本发明，可以提供半导体器件的具有较低粗糙度(如TTV)的表面，进而提高半导体器件的性能和良品率。

Description

一种用于提供半导体器件的平坦表面的方法
技术领域
本发明总体而言涉及半导体制造领域，具体而言涉及一种用于提供半导体器件的平坦表面的方法。此外，本发明还涉及一种图像传感器。
背景技术
如今，半导体器件已深入到现代生活的方方面面。而诸如计算机、移动电话之类的大多数电子产品的核心部件、如处理器、存储器等都含有半导体器件。半导体器件已在现代信息化设备中扮演至关重要的角色。
在诸如图像传感器之类的半导体器件中，表面粗糙度将影响器件的性能。例如，在背照式图像传感器中，其背面、即配备微透镜的那面的总厚度变化(Total ThicknessVariation，TTV)将显著影响成像性能。如何降低表面的TTV，是许多制造商的重要研究课题。
目前，CMOS图像传感器的背面减薄方法主要是通过研磨加化学机械抛光(CMP)来实现的。但是，由于研磨的材料去除量比较大(大约超过700μm),因此造成经研磨后的器件表面的TTV较大。即使经过后续的CMP,也难以将其TTV控制在较低水平，例如其TTV一般在1.5μm-3μm。
发明内容
本发明的任务是提供一种用于提供半导体器件的平坦表面的方法，通过该方法，可以提供半导体器件的具有较低粗糙度(如TTV)的表面，进而提高半导体器件的性能和良品率。
根据本发明，该任务通过一种用于提供半导体器件的平坦表面的方法来解决，该方法包括下列步骤：
提供衬底；
在衬底的第一侧形成第一沟槽；
向第一沟槽中填充填料层；
使第一沟槽平坦化；
在平坦化的第一沟槽上形成附加层；
从衬底的与第一侧相对的第二侧除去至少一部分衬底以露出第二沟槽；以及
除去第二沟槽。
应当指出，尽管本发明是以图像传感器为例进行说明的，但是本发明不限于此，而是也可以应用于需要精细表面的其它场合、如其它半导体器件的制造工艺。
在本发明的一个扩展方案中规定，在平坦化的第一沟槽上形成附加层包括下列步骤：
在平坦化的第一沟槽上形成第一外延层；
在第一外延层上形成第二外延层；
在第二外延层处形成光电二极管；
在第二外延层和光电二极管上形成器件层；以及
在器件层上形成粘合层和承载层。
通过该扩展方案，可以提供具有精细背面的图像传感器。根据附加层的不同，可以使用本发明的方法制造其它半导体器件。
在本发明的一个优选方案中规定，从衬底的与第一侧相对的第二侧除去衬底以露出第二沟槽包括下列步骤：
从衬底的与第一侧相对的第二侧对衬底进行研磨，使得露出填料层；
通过湿法工艺除去残留的衬底以形成第二沟槽；以及
通过研磨除去第二沟槽。
通过该优选方案，可以分步地除去衬底，从而在降低工艺成本的情况下尽可能提高处理后的表面精细度。
在本发明的一个扩展方案中规定，该方法还包括：
从第二侧在附加层上形成颜色过滤器和微透镜。
通过该扩展方案，可以提供具有精细背面的图像传感器。根据不同应用场合，也可以在第二侧形成其它半导体结构或者不形成半导体结构。
在本发明的另一扩展方案中规定，所述半导体器件是背照式CMOS图像传感器。由于背照式CMOS图像传感器需要较高的表面精细度来实现精细的成像，因此通过本发明，可以极大地改善背照式CMOS图像传感器的成像性能。例如，通过本发明，可将表面的TTV从1.5μm-3μm降低至0.1μm以下。
在本发明的又一扩展方案中规定，第一沟槽的深度为
Figure BDA0002066457070000031
至
Figure BDA0002066457070000032
在此，
Figure BDA0002066457070000033
为长度单位，
Figure BDA0002066457070000034
在其它实施例中，第一沟槽可以具有其它深度。为了提供所需深度的沟槽，可以采取多种处理工艺、如化学刻蚀、物理刻蚀、机械研磨等等。
在本发明的一个优选方案中规定，第一外延层的生长温度为600℃至900℃。由于第一外延层在例如使用CVD的方式生长时，容易产生晶格缺陷，从而影响后续第二外延层的晶格，因此可以使第一外延层慢速生长，生长温度控制在600℃至900℃。
在本发明的另一优选方案中规定，第二外延层的生长温度为900℃至1300℃。在形成第二外延层时，为了提高生产效率，可以适当提高生长速度，生长温度控制在900℃至1300℃。
在本发明的一个扩展方案中规定，向第一沟槽中填充填料层包括通过化学气相沉积向第一沟槽中填充填料层；和/或
其中所述填料层包括下列各项中的一个或多个：二氧化硅、氮化硅、以及碳化硅。
在本发明中，根据不同应用场合，可以选择合适的方式来填充第一沟槽，以及选择第一沟槽的合适材料。
在本发明的第二方面，前述任务通过一种通过本发明的方法制造的半导体器件，其中所述半导体器件的背面的总厚度变化TTV在0.1μm以下。通过本发明，可将表面的TTV从1.5μm-3μm降低至0.1μm以下、例如
Figure BDA0002066457070000035
至
Figure BDA0002066457070000036
本发明至少具有如下有益效果：在本发明中，具有沟槽结构的填料层可充当停止层或缓冲层，使得在使用诸如研磨工艺之类的大去除量工艺除去衬底时基本上不会损伤要露出的目标层；在除去填料层中的残余衬底时以及在除去填料层时可以采取小去除量工艺、如湿法化学法或CMP，由此提高处理后的表面精度。例如，与现有技术相比，通过本发明，可将经处理表面的TTV从1.5μm-3μm降低至0.1μm以下、例如
Figure BDA0002066457070000037
至
Figure BDA0002066457070000038
附图说明
下面结合具体实施方式参考附图进一步阐述本发明。
图1A-1M示出了根据本发明的方法的各步骤结束时半导体器件的示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
最后应当指出，尽管本发明是以图像传感器为例进行说明的，但是本发明不限于此，而是也可以应用于需要精细表面的其它场合、如其它半导体器件的制造工艺。
下面结合具体实施方式参考附图进一步阐述本发明。
图1A-1M示出了根据本发明的方法的各步骤结束时半导体器件的示意图，其中一些步骤是可选步骤。在此，该半导体器件为背照式CMOS图像传感器。
在步骤S102，提供衬底101。衬底101例如是硅衬底。根据不同应用场合，其它材料的衬底也是设想的。图1A示出了根据本发明的方法的步骤S102结束时图像传感器的示意图。
在步骤S104，在衬底101的第一侧S1形成第一沟槽102。第一侧S1和第二侧S2为彼此相对的两个衬底侧。为了提供所需深度的第一沟槽102，可以采取多种处理工艺、如化学刻蚀(如使用刻蚀剂)、物理刻蚀(如离子轰击)、机械磨蚀(如研磨、CMP)等等。第一沟槽102的深度例如为
Figure BDA0002066457070000051
至
Figure BDA0002066457070000052
在此，
Figure BDA0002066457070000053
为长度单位，
Figure BDA0002066457070000054
在其它实施例中，第一沟槽可以具有其它深度。图1B示出了根据本发明的方法的步骤S104结束时图像传感器的示意图。
在步骤S106，向第一沟槽102中填充填料层103。填料层103例如可以包括二氧化硅、氮化硅、或碳化硅等等。根据后续除去衬底的工艺，可以合适地选择填料层103的材料，以有利于后续工艺的执行。图1C示出了根据本发明的方法的步骤S106结束时图像传感器的示意图。
在步骤S108，使经填充的第一沟槽102平坦化。例如，可以通过研磨或化学机械抛光CMP来除去部分填料层103，并使得露出的衬底101与剩余填料层103平齐。图1D示出了根据本发明的方法的步骤S108结束时图像传感器的示意图。
在可选步骤S110，在平坦化的第一沟槽102上形成第一外延层104。第一外延层104例如可以通过外延生长或沉积来形成在第一沟槽102上。第一外延层的生长温度例如为600℃至900℃。由于第一外延层104在例如使用CVD的方式生长时，容易产生晶格缺陷，从而影响后续第二外延层的晶格，因此可以使第一外延层104慢速生长，生长温度可控制在600℃至900℃。图1E示出了根据本发明的方法的步骤S110结束时图像传感器的示意图。
在可选步骤S112，在第一外延层104上形成第二外延层105。第二外延层105例如可以通过外延生长或沉积来形成在第一外延层104上。第二外延层105的生长温度例如可以为900℃至1300℃。在形成第二外延层105时，为了提高生产效率，可以适当提高生长速度，生长温度可控制在900℃至1300℃。图1F示出了根据本发明的方法的步骤S112结束时图像传感器的示意图。
在可选步骤S114，在第二外延层105处形成光电二极管106。光电二极管106例如形成在第二外延层105中，这例如可以通过在第二外延层105上开出凹槽并填充该凹槽来实现。图1G示出了根据本发明的方法的步骤S114结束时图像传感器的示意图。
在可选步骤S116，在第二外延层105和光电二极管106上形成器件层107。器件层107例如用于形成图像传感器的相关器件、如控制电路和相关布线等等。图1H示出了根据本发明的方法的步骤S116结束时图像传感器的示意图。
在可选步骤S118，在器件层107上形成粘合层108和承载层109。图1I示出了根据本发明的方法的步骤S118结束时图像传感器的示意图。
在步骤S120，从衬底的与第一侧S1相对的第二侧S2除去衬底101的至少一部分以露出填料层103。这例如可以通过研磨来进行，以便将衬底101去蚀一部分直至露出填料层103。在此，填料层103充当了停止层或缓冲层，以防止研磨之类的大去除量工艺损坏目标层(如第一外延层104)的表面。当然，在一些实施例中，可以通过例如湿法化学法直接除去全部衬底101并直接露出第二沟槽110，在这种情况下，可省略步骤S122。图1J示出了根据本发明的方法的步骤S120结束时图像传感器的示意图。
在步骤S122，除去剩余的衬底101以露出第二沟槽110。这例如可以通过湿法化学法来实现。图1K示出了根据本发明的方法的步骤S122结束时图像传感器的示意图。
在步骤S124，除去第二沟槽110。在此，可以通过例如CMP来除去第二沟槽110。此外，可以在除去第二沟槽110以外还除去第一外延层104的一部分。图1L示出了根据本发明的方法的步骤S124结束时图像传感器的示意图。
在可选步骤S126，从第二侧S2在第一外延层104上形成颜色过滤器111和微透镜112。由此，可以提供具有精细背面的图像传感器。根据不同应用场合，也可以在第二侧S2形成其它半导体结构或者不形成半导体结构。图1M示出了根据本发明的方法的步骤S126结束时图像传感器的示意图。
本发明至少具有如下有益效果：在本发明中，具有沟槽结构的填料层可充当停止层或缓冲层，使得在使用诸如研磨工艺之类的大去除量工艺除去衬底时基本上不会损伤要露出的目标层；在除去填料层中的残余衬底时以及在除去填料层时可以采取小去除量工艺、如湿法化学法或CMP，由此提高处理后的表面精度。例如，与现有技术相比，通过本发明，可将经处理表面的TTV从1.5μm-3μm降低至0.1μm以下、例如
Figure BDA0002066457070000071
至
Figure BDA0002066457070000072
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (9)

1.一种用于提供半导体器件的平坦表面的方法，包括下列步骤：
提供衬底；
在衬底的第一侧在衬底中形成第一沟槽；
向第一沟槽中填充填料层；
通过化学机械抛光CMP使第一沟槽平坦化，使得露出的衬底与剩余填料层平齐；
在平坦化的第一沟槽上形成附加层；
从衬底的与第一侧相对的第二侧除去衬底以露出第二沟槽和经平坦化的附加层，其中除去第二沟槽之间的全部衬底；以及
通过湿法化学法除去第二沟槽。
2.根据权利要求1所述的方法，其中在平坦化的第一沟槽上形成附加层包括下列步骤：
在平坦化的第一沟槽上形成第一外延层；
在第一外延层上形成第二外延层；
在第二外延层处形成光电二极管；
在第二外延层和光电二极管上形成器件层；以及
在器件层上形成粘合层和承载层。
3.根据权利要求1所述的方法，还包括：
从第二侧在附加层上形成颜色过滤器和微透镜。
4.根据权利要求1所述的方法，其中所述半导体器件是背照式CMOS图像传感器。
5.根据权利要求1所述的方法，其中第一沟槽的深度为
Figure FDA0003541105860000012
至
Figure FDA0003541105860000011
6.根据权利要求2所述的方法，其中第一外延层的生长温度为600℃至900℃。
7.根据权利要求2所述的方法，其中第二外延层的生长温度为900℃至1300℃。
8.根据权利要求1所述的方法，其中向第一沟槽中填充填料层包括：
通过化学气相沉积向第一沟槽中填充填料层；和/或
其中所述填料层包括下列各项中的一个或多个：二氧化硅、氮化硅、以及碳化硅。
9.一种通过根据权利要求1至8之一所述的方法制造的半导体器件，其中所述半导体器件的背面的总厚度变化TTV在0.1μm以下。
CN201910422468.2A 2019-05-21 2019-05-21 一种用于提供半导体器件的平坦表面的方法 Active CN110112066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910422468.2A CN110112066B (zh) 2019-05-21 2019-05-21 一种用于提供半导体器件的平坦表面的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910422468.2A CN110112066B (zh) 2019-05-21 2019-05-21 一种用于提供半导体器件的平坦表面的方法

Publications (2)

Publication Number Publication Date
CN110112066A CN110112066A (zh) 2019-08-09
CN110112066B true CN110112066B (zh) 2022-05-17

Family

ID=67491386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910422468.2A Active CN110112066B (zh) 2019-05-21 2019-05-21 一种用于提供半导体器件的平坦表面的方法

Country Status (1)

Country Link
CN (1) CN110112066B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693994A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 背照式cmos图像传感器的背面处理方法
KR20180131502A (ko) * 2017-05-31 2018-12-10 세종대학교산학협력단 식각 저지층을 이용한 후면 조사 이미지 센서의 제조 공정

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477789B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 이미지센서의 제조 방법
CN109192741B (zh) * 2018-08-23 2021-03-02 德淮半导体有限公司 背照式图像传感器的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693994A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 背照式cmos图像传感器的背面处理方法
KR20180131502A (ko) * 2017-05-31 2018-12-10 세종대학교산학협력단 식각 저지층을 이용한 후면 조사 이미지 센서의 제조 공정

Also Published As

Publication number Publication date
CN110112066A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
US7354840B1 (en) Method for opto-electronic integration on a SOI substrate
CN101114571B (zh) 半导体器件
US8969155B2 (en) Fin structure with varying isolation thickness
US20140103450A1 (en) Hybrid orientation fin field effect transistor and planar field effect transistor
US7541256B2 (en) Method of fabricating back-illuminated imaging sensors using a bump bonding technique
KR101599162B1 (ko) 기계적 가요성 실리콘 기판 제조 방법
US8841177B2 (en) Co-integration of elemental semiconductor devices and compound semiconductor devices
US9935175B1 (en) Sidewall spacer for integration of group III nitride with patterned silicon substrate
US8105899B2 (en) Method and structure for performing a chemical mechanical polishing process
US20180114693A1 (en) Method and system for integration of elemental and compound semiconductors on a ceramic substrate
KR100670538B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
CN108281439A (zh) 图像传感器及其形成方法
CN111508834A (zh) 硅基光电探测器的制造方法
CN110112066B (zh) 一种用于提供半导体器件的平坦表面的方法
CN110112237B (zh) 一种制造光电二极管的方法以及相应光电二极管
US20130119507A1 (en) Semiconductor device using group iii-v material and method of manufacturing the same
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
FR3065576A1 (fr) Procede de gravure d'une couche a base de sin
JP2010192824A5 (zh)
US8729645B2 (en) Substrate backside peeling control
US8728949B2 (en) Method for fabricating a semiconductor device
KR100608344B1 (ko) 에스오아이 웨이퍼 제조방법
TW202349458A (zh) 半導體裝置
CN115000111A (zh) 背照式图像传感器及形成方法
KR20050106573A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 소자분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230713

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee after: Huaian Xide Industrial Design Co.,Ltd.

Address before: No. 599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.

TR01 Transfer of patent right