CN110109115B - 基于fpga和ddr3的sar快速成像装置及方法 - Google Patents

基于fpga和ddr3的sar快速成像装置及方法 Download PDF

Info

Publication number
CN110109115B
CN110109115B CN201910385893.9A CN201910385893A CN110109115B CN 110109115 B CN110109115 B CN 110109115B CN 201910385893 A CN201910385893 A CN 201910385893A CN 110109115 B CN110109115 B CN 110109115B
Authority
CN
China
Prior art keywords
data
sar
ddr3
address
azimuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910385893.9A
Other languages
English (en)
Other versions
CN110109115A (zh
Inventor
全英汇
刘欢
陈广雷
马宝洋
章振栋
隋尚兼
安子建
姚洪彬
杜潇剑
吴玲清
王旭
程远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910385893.9A priority Critical patent/CN110109115B/zh
Publication of CN110109115A publication Critical patent/CN110109115A/zh
Application granted granted Critical
Publication of CN110109115B publication Critical patent/CN110109115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/89—Radar or analogous systems specially adapted for specific applications for mapping or imaging
    • G01S13/90—Radar or analogous systems specially adapted for specific applications for mapping or imaging using synthetic aperture techniques, e.g. synthetic aperture radar [SAR] techniques
    • G01S13/9004—SAR image acquisition techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/89—Radar or analogous systems specially adapted for specific applications for mapping or imaging
    • G01S13/90—Radar or analogous systems specially adapted for specific applications for mapping or imaging using synthetic aperture techniques, e.g. synthetic aperture radar [SAR] techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/41—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00 using analysis of echo signal for target characterisation; Target signature; Target cross-section

Landscapes

  • Engineering & Computer Science (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

一种基于FPGA和DDR3的SAR快速成像装置及方法，最主要解决现有技术中SAR成像装置结构复杂，硬件实现资源较多，实现SAR成像算法中的转置操作时间较久，SAR成像速率慢的问题。其装置包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块。其步骤包括：(1)得到SAR目标回波并行数据；(2)得到方位向数据；(3)对方位向数据进行转置操作；(4)获取方位向校正数据；(5)对方位向校正数据进行转置操作；(6)得到SAR图像。本发明具有结构简单，硬件实现资源少，快速获得SAR成像结果的优点，适用于各种SAR成像***的实际应用中。

Description

基于FPGA和DDR3的SAR快速成像装置及方法
技术领域
本发明属于雷达通信技术领域，更进一步涉及雷达成像技术领域中一种基于现场可编程门阵列FPGA(Field Programmable Gate Array)和第三代双倍数据率同步动态随机存储器DDR3(Double Data Rate 3Synchronus Dynamic Random Access Memory)的合成孔径雷达SAR(Synthetic Aperture Readar)快速成像装置及方法，适用于对SAR回波数据进行实时成像处理，更快速获得SAR成像结果。
背景技术
合成孔径雷达SAR因具备全天候、全天时、远距离、高分辨成像等特点，被广泛应用于军事及民用领域。为提高合成孔径雷达图像的分辨率，用于测绘的信号带宽不断加大，致使SAR获取的回波数据量成倍增长，如何更快速对大数据量的SAR回波数据进行实时处理，进而缩短SAR成像处理的时间，可极大提升SAR成像***的实时处理能力并改善SAR成像***性能。
中国科学院电子学研究所在其提出的专利申请文献“一种SAR成像方法、装置及***”(申请日：2013.07.15，申请号CN201310296193.5，公告号CN103472448A)中公开了一种SAR成像装置。该装置包括：第一划分单元、第一合并单元、第二划分单元以及第二合并单元；其中，所述第一划分单元，用于将接收到的第一全孔径SAR回波数据沿方位向划分为两段以上子孔径SAR回波数据并发送至图形处理器GPU(Graphics Processing Unit)；所述第一合并单元，用于接收所述GPU发送的距离向处理后的所述两段以上子孔径SAR回波数据，并将距离向处理后的所述两段以上子孔径SAR回波数据合并为第二全孔径SAR回波数据；所述第二划分单元，用于将所述第二全孔径SAR回波数据沿距离向划分为两个以上SAR回波数据块并发送至所述GPU；所述第二合并单元，用于接收所述GPU发送的方位向处理后的所述两个以上SAR回波数据块，并将方位向处理后的所述两个以上SAR回波数据块合并为SAR图像，该装置的优点是采用多个模块划分的方法从而提升GPU并行处理SAR回波数的速度，但是，该装置仍然存在的不足之处是，该装置中的传输带宽相对于GPU的内存读取带宽较小，严重制约GPU的并行处理速度，对于大数据量的SAR回波处理，为达到数据处理的实时性要求，GPU资源消耗将大幅增加，对SAR成像装置而言，不利于工程化应用中的硬件平台搭建。
西安空间无线电技术研究所在其提出的专利申请文献“一种通用的FPGA原位数据转置分块方法”(申请日：2016.09.22，申请号CN201610841829.3，公告号CN106483505A)公开了一种通用的FPGA原位数据转置分块方法。该方法通过将距离点数M和方位向点数N的比值作为标准建立FPGA原位转置处理方法模型,对大矩阵划分方法进行细化,在基本实现方法的基础上提出了通用化、模块化的矩阵转置实现方法,该方法的优点是可以灵活应用于各种情况,便于权衡FPGA代码设计难度和处理效率,便于FPGA工程应用和代码移植,但是，该方法仍然存在的不足之处是，对于大数据量的矩阵数据进行转置处理时，无法最大化DDR3的读写效率，实现SAR成像算法中用于对大数据量的SAR目标回波数据的转置操作时间较久，极大的增加了SAR成像所需的时间。
发明内容
本发明的目的在于针对上述现有技术存在的问题，提出一种基于FPGA和DDR3的SAR快速成像装置及方法，该SAR快速成像装置及方法充分发挥了FPGA+DDR3的架构对SAR目标回波数据的并行处理能力，能够实现对大数据量的SAR目标回波数据进行快速、高质量的SAR成像处理，能较好地适用于各种SAR成像***的实际应用中。
实现本发明方法目的的思路是：在实际工程中实现SAR成像算法时，用于大数据量的SAR目标回波数据的转置操作时间，往往占用了成像所需的绝大部分时间，该方法通过缩短SAR成像算法中的转置操作时间，进而缩短SAR成像所需时间，该方法通过SAR成像装置中的矩阵快速转置模块先使用并串转换处理使得DDR3的写入速率最大化，再使用跳地址生成方法极大化DDR3的读出速率，继而提高了DDR3的综合读写效率，缩短SAR成像算法中转置操作的时间，加快SAR成像处理速度，缩短转置操作时间，进而达到快速SAR成像的目的。
本发明的SAR快速成像装置，包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块，各模块通过现场可编程逻辑门阵列FPGA实现，其中：
所述的DDR3读写驱动模块，用于对方位向数据进行转置操作与对方位向校正数据进行转置操作；
所述的SAR成像算法模块，用于获得方位向数据、获得方位向校正数据与获得SAR图像；
所述的并行度划分模块用于获得SAR目标回波并行数据；
所述的矩阵快速转置模块用于对方位向数据进行转置操作与对方位向校正数据进行转置操作；
所述的DDR3读写驱动模块，用于将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中，将串行写入数据全部存入到DDR3后，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；
所述的SAR成像算法模块，用于得到方位向数据，获取方位向校正数据，对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像；
所述的并行度划分模块用于按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据，按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；
所述的矩阵快速转置模块用于将每行方位向数据按行均数据量的长度依次分成多组行均数据，先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据，将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等，按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据，对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据。
本发明的SAR快速成像方法，通过基于FPGA和DDR3的SAR快速成像装置实现的，该方法的步骤包括如下：
(1)得到SAR目标回波并行数据：
(1a)并行度划分模块按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据；
(1b)现场可编程逻辑门阵列FPGA内部使用先入先出FIFO核，按组存储SAR目标回波数据，所述的SAR目标回波数据的FIFO核组数与并行度参数相等；
(1c)并行度划分模块按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；
(2)得到方位向数据：
(2a)SAR成像算法模块对SAR目标回波并行数据做方位向的快速傅里叶变换FFT，得到SAR目标回波的方位向FFT数据；
(2b)SAR成像算法模块将SAR目标回波的方位向FFT数据与线频调变标CS因子做复乘处理,得到多行方位向数据，该方位向数据的行数与并行度参数相等；
(3)对方位向数据进行转置操作：
(3a)矩阵快速转置模块将每行方位向数据按行均数据量的长度依次分成多组行均数据；
(3b)矩阵快速转置模块先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据；
(3c)矩阵快速转置模块将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据；
(3d)DDR3读写驱动模块将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中；
(3e)DDR3读写驱动模块将串行写入数据全部存入到DDR3后，矩阵快速转置模块按照跳地址生成方法，依次得到用于读取DDR3的当前读地址；
(3f)DDR3读写驱动模块依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；
(3g)按照每个SAR目标回波数据的位宽，矩阵快速转置模块对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据；
(3h)矩阵快速转置模块将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等；
(3i)矩阵快速转置模块按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据；
(4)获取方位向校正数据：
(4a)SAR成像算法模块对转置后方位向数据的并行数据，做距离向的快速傅里叶变换FFT，得到距离向FFT数据；
(4b)SAR成像算法模块对距离向FFT数据，做距离向压缩处理，得到距离向压缩数据；
(4c)SAR成像算法模块对距离向压缩数据做距离徙动校正处理，得到距离向校正数据；
(4d)SAR成像算法模块对距离向校正数据做逆快速傅里叶变换IFFT，得到距离向校正IFFT数据；
(4e)SAR成像算法模块对距离向校正IFFT数据做方位向压缩处理，得到方位向压缩数据；
(4f)SAR成像算法模块对方位向压缩数据做剩余距离徙动校正处理，得到方位向校正数据；
(5)对方位向校正数据进行转置操作：
采用与步骤(3)相同的操作步骤，矩阵快速转置模块对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据；
(6)SAR成像算法模块对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像。
本发明与现有技术相比具有以下优点：
第一，由于本发明的装置中采用了矩阵快速转置模块，使用FPGA+DDR3的设计架构实现对方位向数据进行转置操作与对方位向校正数据进行转置操作，克服了现有技术中SAR成像装置中的传输带宽相对于GPU的内存读取带宽较小，严重制约GPU的并行处理速度，对于大数据量的SAR回波处理，为达到数据处理的实时性要求，GPU资源消耗将大幅增加，对SAR成像装置而言，不利于工程化应用中的硬件平台搭建的问题，使得本发明的装置可以具备较大的传输带宽，硬件结构简单，利于工程化应用中的SAR成像装置硬件平台的搭建。
第二，由于本发明的方法中对方位向数据进行转置操作和对方位向校正数据进行转置操作，克服了现有技术中实现SAR算法成像算法中的转置操作较为复杂，转置操作速率慢，硬件资源耗费多，工程化适用度低的问题，使得本发明对大数据量的SAR目标回波数据的转置操作实现过程简单，提升了DDR3的读写效率，转置操作速率快，且对全部SAR目标回波数据进行SAR成像处理，能够更快速获得SAR成像结果。
附图说明
图1为本发明的装置结构示意图；
图2为本发明方法的流程图；
图3为本发明的用于得到串行写入数据的过程示意图；
具体实施方式
下面结合附图对本发明做进一步的描述。
参照图1，对本发明的装置做进一步的描述。
本发明的一种基于FPGA和DDR3的SAR快速成像装置，包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块，各模块通过现场可编程逻辑门阵列FPGA实现,其中：
所述的DDR3读写驱动模块，用于将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中，将串行写入数据全部存入到DDR3后，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；
所述的SAR成像算法模块，用于得到方位向数据，获取方位向校正数据，对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像；
所述的并行度划分模块用于按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据，按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；
所述的矩阵快速转置模块用于将每行方位向数据按行均数据量的长度依次分成多组行均数据，先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据，将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等，按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据，对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据。
参照图2，对本发明的方法做进一步的描述。
步骤1，得到SAR目标回波并行数据：
并行度划分模块按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据。
现场可编程逻辑门阵列FPGA内部使用先入先出FIFO核，按组存储SAR目标回波数据，所述的SAR目标回波数据的FIFO核组数与并行度参数相等。
所述的先入先出FIFO核是由现场可编程逻辑门阵列FPGA内部缓存RAM资源生成，先入先出FIFO核的数量与并行度参数相等，每个先入先出FIFO核的存储量与每组SAR目标回波数据的数据量相等。
所述的并行度参数是DDR3内每个突发长度地址映射的所有存储单元数据的位宽除于SAR目标回波数据的位宽得到的。
所述的存储SAR目标回波数据的规则为第1组SAR目标回波数据按先后顺序逐个存入第1个先入先出FIFO核，将第2组SAR目标回波数据按先后顺序逐个存入第2个先入先出FIFO核，以此类推，直至将最后一组SAR目标回波数据按先后顺序逐个最后一个先入先出FIFO核为止。
所述的突发长度是指当DDR3读写驱动模块对某一地址对应的存储单元进行读写操作时，DDR3据此地址映射的存储单元开始，连续读写特定长度的存储单元，该特定长度称为突发长度。
并行度划分模块按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据。
本发明实施例中，SAR目标回波数据的组数为16384，每组SAR目标回波数据的个数为16384，每个SAR目标回波数据的数据位宽为32比特，由于4片DDR3并行使用，每片DDR3的数据位宽为16比特，则DDR3的总数据位宽为64比特，DDR3的突发长度为8，计算得出并行度参数为16，所以先入先出FIFO核的个数为16，每个先入先出FIFO核的数据位宽为32比特，存储深度不小于16384。
步骤2，得到方位向数据：
SAR成像算法模块对SAR目标回波并行数据做方位向的快速傅里叶变换FFT，得到SAR目标回波的方位向FFT数据。
SAR成像算法模块将SAR目标回波的方位向FFT数据与线频调变标CS因子做复乘处理,得到多行方位向数据，该方位向数据的行数与并行度参数相等。
所述的线频调变标CS因子是由多个复数参数组成的参数向量，每个复数参数是通过对各距离单元目标的距离徙动偏移量计算得到的，该参数向量的复数参数的总数与一组SAR目标回波数据的总数相等。
所述的复乘处理是将方位向FFT数据与组成线频调变标CS因子的每个复数参数按先后顺序逐个相乘。
步骤3，对方位向数据进行转置操作：
参照附图3，对本发明得到串行写入数据的过程做进行进一步的描述。
矩阵快速转置模块将每行方位向数据按行均数据量的长度依次分成多组行均数据，图3中的黑色方块表示存入先入先出FIFO核的方位向数据，a、b、c……p分别表示存入每个先入先出FIFO核的第一个方位向数据，A、B、C……P分别表示存入每个先入先出FIFO核的第129个方位向数据，灰色框表示每128个方位向数据为一个行均数据。
所述的行均数据量的长度是由DDR3的每个行地址所映射的所有存储单元的数据量的长度除于并行度参数得到的。
矩阵快速转置模块先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据。
矩阵快速转置模块将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据。
DDR3读写驱动模块将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中。
所述的顺序地址是指当前数据存入DDR3时所需的地址由上一个数据存入DDR3时的地址加上突发长度的地址得到的。
DDR3读写驱动模块将串行写入数据全部存入到DDR3后，矩阵快速转置模块按照跳地址生成方法，依次得到用于读取DDR3的当前读地址。
所述的跳地址生成方法的步骤如下：
第一步，矩阵快速转置模块将DDR3的首地址作为DDR3的当前读地址，该地址由行地址和列地址组成。
本发明所述的跳地址生成方法中的DDR3的首地址A0为0，
第二步，按照下式，矩阵快速转置模块计算更新后的读地址：
An＝Lr×Nr+Ac
其中，An表示更新后的读地址，Lr表示行均数据量的长度，Nr表示初始值为0的行地址均计数值，Ac表示DDR3的当前读地址中的列地址。
第三步，将更新后的读地址作为DDR3的当前读地址。
第四步，判断当前迭代时的行地址均计数值与并行度参数是否相等，若是，则将行地址均计数值设置为0后执行第五步；否则，矩阵快速转置模块将行地址均计数值加1后执行第二步。
第五步，矩阵快速转置模块按照SAR目标回波数据组的序号的循环顺序，逐个将每组SAR目标回波数据的第一个数据对应的DDR3地址作为DDR3的当前读地址，将首次循环时SAR目标回波数据组的序号设置为2。
第六步，判断当前选取的SAR目标回波数据的组序号与SAR目标回波数据组的序号总数是否相等，若是，则将SAR目标回波数据组的当前序号设置为1后执行第七步；否则，则将SAR目标回波数据组的当前序号加1后执行第二步。
第七步，按照下式，按照下式，矩阵快速转置模块计算更新后的读地址：
An＝Bt×Nb+Ac
其中，Bt表示突发长度，Nb表示初始值为1的突发计数值。
第八步，将更新后的读地址作为DDR3的当前读地址。
第九步，判断当前迭代的突发计数值与行均数据量的长度是否相等，若是，则将突发计数值设置为1后执行第十步；否则，则将突发计数值加1后执行第二步。
第十步，将DDR3的当前读地址中的行地址加1得到更新后的读地址；
第十一步，将更新后的读地址作为DDR3的当前读地址。
第十二步，将当前迭代的行地址累加计数值加1，得到当前的行地址累加计数值，行地址累加计数值的初始值为0。
第十三步，判断当前的行地址累加计数值与行地址截止数是否相等，若是，将行地址累加计数值设置为1后执行第十四步；否则，将行地址累加计数值加1后执行第二步；所述的行地址截止数是由第2组SAR目标回波数据的第一个数据对应的DDR3地址中的行地址数值减去第1组SAR目标回波数据的第一个数据对应的DDR3地址中的行地址数值得到的。
第十四步，依次得到用于读取DDR3的当前读地址。
DDR3读写驱动模块依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据。
矩阵快速转置模块按照每个SAR目标回波数据的位宽，矩阵快速转置模块对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据。
矩阵快速转置模块将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等。
矩阵快速转置模块按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据。
步骤4，获取方位向校正数据：
SAR成像算法模块对转置后方位向数据的并行数据，做距离向的快速傅里叶变换FFT，得到距离向FFT数据。
SAR成像算法模块对距离向FFT数据，做距离向压缩处理，得到距离向压缩数据。
SAR成像算法模块对距离向压缩数据做距离徙动校正处理，得到距离向校正数据。
SAR成像算法模块对距离向校正数据做逆快速傅里叶变换IFFT，得到距离向校正IFFT数据。
SAR成像算法模块对距离向校正IFFT数据做方位向压缩处理，得到方位向压缩数据。
SAR成像算法模块对方位向压缩数据做剩余距离徙动校正处理，得到方位向校正数据。
步骤5，对方位向校正数据进行转置操作：
采用与步骤3相同的操作步骤，矩阵快速转置模块对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据。
步骤6，SAR成像算法模块对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像。
下面结合仿真实验对本发明作进一步的描述。
1.仿真实验条件：
本发明的仿真实验的硬件平台为：使用FPGA+DDR3架构的信号处理板卡作为仿真实验的硬件平台，该板卡内有1片FPGA及4片并行使用的DDR3，4片DDR3的总数据位宽为64比特，4片DDR3的总存储容量为2GB，其中FPGA型号为XC7V690T-FFG1926，DDR3型号为MT41K256M16HA-125IT。
本发明的仿真实验的软件平台为：Windows 7操作***和Vivado 2017.4。
本发明仿真实验所使用的输入数据为1GB的矩阵数据，该矩阵的大小为16384*16384，每个数据的位宽为32比特。
2.仿真内容及其结果分析：
本发明仿真实验是采用本发明和两个现有技术(常规转置方法、转置分块方法)分别对输入的1GB测试数据进行转置操作，获得完成转置操作的时长。
在仿真实验中，采用的两个现有技术是指：
现有技术常规转置方法是指，现工程应用中最为简单且普遍的方法，即将矩阵数据依次按顺序地址存入DDR3，而后按照行地址递增读出转置后的数据，每个行地址读每次仅读出一个突发长度的数据量，将此方法简称常规转置方法。
现有技术转置分块方法是指，西安空间无线电技术研究所在其提出的专利申请文献“一种通用的FPGA原位数据转置分块方法”(申请日：2016.09.22，申请号CN201610841829.3，公告号CN106483505A)公开的一种通用的FPGA原位数据转置分块方法，简称转置分块方法。
利用四个评价指标(单片DDR3的写效率、单片DDR3的读效率、单片DDR3的平均读写效率、完成转置所用时长)分别对三种方法的分类结果进行评价。
利用下面公式，计算单片DDR3的写效率，单片DDR3的读效率，单片DDR3的平均读写效率，将所有计算结果及完成转置所用时长绘制成表1：
Figure BDA0002054819050000121
Figure BDA0002054819050000122
Figure BDA0002054819050000123
表1仿真实验中本发明和各现有技术分类结果的定量分析表
Figure BDA0002054819050000124
结合表1可以看出，本发明的单片DDR3的平均读写效率为72.88％，完成转置所用时长为219.538微秒，这两个指标均高于两种现有技术方法，证明本发明可以对大数据量的矩阵数据更快速地完成转置操作。
以上仿真实验表明：本发明方法利用通过SAR成像装置中的矩阵快速转置模块先使用并串转换处理使得DDR3的写入速率最大化，再使用跳地址生成方法极大化DDR3的读出速率，提高了DDR3的综合读写效率，实现了大数据量的矩阵数据进行更快速的转置处理，针对大数据量的SAR目标回波数据能够进行快速、高质量的SAR成像处理，解决了现有技术方法中存在的SAR成像算法中用于对大数据量的SAR目标回波数据的转置操作时间较久致使SAR无法快速成像的问题，是一种非常实用的SAR快速成像方法。

Claims (9)

1.一种基于FPGA和DDR3的SAR快速成像装置，包括第三代双倍数据率同步动态随机存储器DDR3读写驱动模块、合成孔径雷达SAR成像算法模块、并行度划分模块，其特征在于，还包括矩阵快速转置模块，各模块通过现场可编程逻辑门阵列FPGA实现，其中：
所述的DDR3读写驱动模块，用于将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中，将串行写入数据全部存入到DDR3后，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；
所述的SAR成像算法模块，用于得到方位向数据，获取方位向校正数据，对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像；
所述的并行度划分模块用于按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据，按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；
所述的矩阵快速转置模块用于将每行方位向数据按行均数据量的长度依次分成多组行均数据，先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据，将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据，按照跳地址生成方法，依次得到用于读取DDR3的当前读地址，对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，按照每个SAR目标回波数据的位宽，矩阵快速转置模块对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据，将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等，按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据，对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据。
2.一种基于FPGA和DDR3的SAR快速成像方法，其特征在于，对方位向数据进行转置操作和对方位向校正数据进行转置操作，通过基于现场可编程门阵列FPGA和第三代双倍数据率同步动态随机存储器DDR3的合成孔径雷达SAR快速成像装置实现的，该方法的步骤包括如下：
(1)得到SAR目标回波并行数据：
(1a)并行度划分模块按照脉冲重复间隔时间，串行接收SAR目标回波数据，将所接收的SAR目标回波数据按每个脉冲重复间隔时间分成多组SAR目标回波数据；
(1b)现场可编程逻辑门阵列FPGA内部使用先入先出FIFO核，按组存储SAR目标回波数据，所述的SAR目标回波数据的FIFO核组数与并行度参数相等；
(1c)并行度划分模块按组并行输出存入先入先出FIFO核的SAR目标回波数据，得到SAR目标回波并行数据；
(2)得到方位向数据：
(2a)SAR成像算法模块对SAR目标回波并行数据做方位向的快速傅里叶变换FFT，得到SAR目标回波的方位向FFT数据；
(2b)SAR成像算法模块将SAR目标回波的方位向FFT数据与线频调变标CS因子做复乘处理,得到多行方位向数据，该方位向数据的行数与并行度参数相等；
(3)对方位向数据进行转置操作：
(3a)矩阵快速转置模块将每行方位向数据按行均数据量的长度依次分成多组行均数据；
(3b)矩阵快速转置模块先对每行方位向数据的第一组行均数据按照方位向数行序号依次进行拼合，得到第一组行均数的拼合数据，再对每行方位向数据的第二组行均数据按照方位向数行序号依次进行拼合，得到第二组行均数的拼合数据，依次类推，直至完成对每行方位向数据的最后一组行均数据按照方位向数行序号依次进行拼合，得到最后一组行均数的拼合数据；
(3c)矩阵快速转置模块将行均数的拼合数据按照拼合数据的组序号依次进行拼合，得到串行写入数据；
(3d)DDR3读写驱动模块将串行写入数据从DDR3的首地址开始按照顺序地址依次存入DDR3中；
(3e)DDR3读写驱动模块将串行写入数据全部存入到DDR3后，矩阵快速转置模块按照跳地址生成方法，依次得到用于读取DDR3的当前读地址；
(3f)DDR3读写驱动模块依次读取DDR3的当前读地址映射的存储单元内的串行DDR3读出数据；
(3g)矩阵快速转置模块按照每个SAR目标回波数据的位宽，矩阵快速转置模块对每个串行DDR3读出数据进行拆分，得到串行DDR3读出数据的串行拆分数据；
(3h)矩阵快速转置模块将串行拆分数据循环存于FIFO核，该FIFO核组数与并行度参数相等；
(3i)矩阵快速转置模块按组并行输出存入先入先出FIFO核的串行拆分数据，得到转置后方位向数据的并行数据；
(4)获取方位向校正数据：
(4a)SAR成像算法模块对转置后方位向数据的并行数据，做距离向的快速傅里叶变换FFT，得到距离向FFT数据；
(4b)SAR成像算法模块对距离向FFT数据，做距离向压缩处理，得到距离向压缩数据；
(4c)SAR成像算法模块对距离向压缩数据做距离徙动校正处理，得到距离向校正数据；
(4d)SAR成像算法模块对距离向校正数据做逆快速傅里叶变换IFFT，得到距离向校正IFFT数据；
(4e)SAR成像算法模块对距离向校正IFFT数据做方位向压缩处理，得到方位向压缩数据；
(4f)SAR成像算法模块对方位向压缩数据做剩余距离徙动校正处理，得到方位向校正数据；
(5)对方位向校正数据进行转置操作：
采用与步骤(3)相同的操作步骤，矩阵快速转置模块对方位向校正数据进行转置操作，得到方位向校正数据的转置并行数据；
(6)SAR成像算法模块对方位向校正数据的转置并行数据做逆快速傅里叶变换IFFT，得到SAR图像。
3.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(1b)中所述的先入先出FIFO核是由现场可编程逻辑门阵列FPGA内部缓存RAM资源生成，先入先出FIFO核的数量与并行度参数相等，每个先入先出FIFO核的存储量与每组SAR目标回波数据的数据量相等；步骤(1b)中所述的并行度参数是DDR3内每个突发长度地址映射的所有存储单元数据的位宽除于SAR目标回波数据的位宽得到的；步骤(1b)中所述的存储SAR目标回波数据的规则为第1组SAR目标回波数据按先后顺序逐个存入第1个先入先出FIFO核，将第2组SAR目标回波数据按先后顺序逐个存入第2个先入先出FIFO核，以此类推，直至将最后一组SAR目标回波数据按先后顺序逐个最后一个先入先出FIFO核为止。
4.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，权利要求3所述的突发长度是指当DDR3读写驱动模块对某一地址对应的存储单元进行读写操作时，DDR3据此地址映射的存储单元开始，连续读写特定长度的存储单元，该特定长度称为突发长度。
5.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(2b)中所述的线频调变标CS因子是由多个复数参数组成的参数向量，每个复数参数是通过对各距离单元目标的距离徙动偏移量计算得到的，该参数向量的复数参数的总数与一组SAR目标回波数据的总数相等。
6.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(2b)中所述的复乘处理是将方位向FFT数据与组成线频调变标CS因子的每个复数参数按先后顺序逐个相乘。
7.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(3a)中所述的行均数据量的长度是由DDR3的每个行地址所映射的所有存储单元的数据量的长度除于并行度参数得到的。
8.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(3d)所述的顺序地址是指当前数据存入DDR3时所需的地址由上一个数据存入DDR3时的地址加上突发长度的地址得到的。
9.根据权利要求2所述的基于FPGA和DDR3的SAR快速成像方法，其特征在于，步骤(3e)中所述跳地址生成方法的步骤如下：
第一步，矩阵快速转置模块将DDR3的首地址作为DDR3的当前读地址，该地址由行地址和列地址组成；
第二步，按照下式，矩阵快速转置模块计算更新后的读地址：
An＝Lr×Nr+Ac
其中，An表示更新后的读地址，Lr表示行均数据量的长度，Nr表示初始值为0的行地址均计数值，Ac表示DDR3的当前读地址中的列地址；
第三步，将更新后的读地址作为DDR3的当前读地址；
第四步，判断当前迭代时的行地址均计数值与并行度参数是否相等，若是，则将行地址均计数值设置为0后执行第五步；否则，矩阵快速转置模块将行地址均计数值加1后执行第二步；
第五步，矩阵快速转置模块按照SAR目标回波数据组的序号的循环顺序，逐个将每组SAR目标回波数据的第一个数据对应的DDR3地址作为DDR3的当前读地址，将首次循环时SAR目标回波数据组的序号设置为2；
第六步，判断当前选取的SAR目标回波数据的组序号与SAR目标回波数据组的序号总数是否相等，若是，则将SAR目标回波数据组的当前序号设置为1后执行第七步；否则，则将SAR目标回波数据组的当前序号加1后执行第二步；
第七步，按照下式，按照下式，矩阵快速转置模块计算更新后的读地址：
An＝Bt×Nb+Ac
其中，Bt表示突发长度，Nb表示初始值为1的突发计数值；
第八步，将更新后的读地址作为DDR3的当前读地址；
第九步，判断当前迭代的突发计数值与行均数据量的长度是否相等，若是，则将突发计数值设置为1后执行第十步；否则，将突发计数值加1后执行第二步；
第十步，将DDR3的当前读地址中的行地址加1得到更新后的读地址；
第十一步，将更新后的读地址作为DDR3的当前读地址；
第十二步，将当前迭代的行地址累加计数值加1，得到当前的行地址累加计数值，行地址累加计数值的初始值为0；
第十三步，判断当前的行地址累加计数值与行地址截止数是否相等，若是，将行地址累加计数值设置为1后执行第十四步；否则，将行地址累加计数值加1后执行第二步；所述的行地址截止数是由第2组SAR目标回波数据的第一个数据对应的DDR3地址中的行地址数值减去第1组SAR目标回波数据的第一个数据对应的DDR3地址中的行地址数值得到的；
第十四步，依次得到用于读取DDR3的当前读地址。
CN201910385893.9A 2019-05-09 2019-05-09 基于fpga和ddr3的sar快速成像装置及方法 Active CN110109115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910385893.9A CN110109115B (zh) 2019-05-09 2019-05-09 基于fpga和ddr3的sar快速成像装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910385893.9A CN110109115B (zh) 2019-05-09 2019-05-09 基于fpga和ddr3的sar快速成像装置及方法

Publications (2)

Publication Number Publication Date
CN110109115A CN110109115A (zh) 2019-08-09
CN110109115B true CN110109115B (zh) 2022-12-02

Family

ID=67489182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910385893.9A Active CN110109115B (zh) 2019-05-09 2019-05-09 基于fpga和ddr3的sar快速成像装置及方法

Country Status (1)

Country Link
CN (1) CN110109115B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110781447B (zh) * 2019-10-19 2023-04-07 天津大学 一种基于ddr的高效率矩阵转置处理方法
CN111624601A (zh) * 2020-06-08 2020-09-04 中国科学院空天信息创新研究院 一种sar实时成像处理方法及装置
CN112947854B (zh) * 2021-01-29 2022-08-19 北京理工大学 一种基于双通道ddr3的sar数据存储和访问方法及装置
CN114397657B (zh) * 2021-12-20 2024-04-09 星测未来科技(北京)有限责任公司 一种在轨实时sar成像方法
CN114626005B (zh) * 2022-03-21 2023-05-26 电子科技大学 一种视频sar实时成像中cs算法的fpga实现方法
CN118069099B (zh) * 2024-04-24 2024-07-09 北京东远润兴科技有限公司 基于fpga多个矩阵并行流水转置sar成像方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198162A1 (zh) * 2016-04-29 2017-11-23 深圳市太赫兹科技创新研究院有限公司 基于合成孔径雷达成像的三维图像重建方法及装置
CN108169727A (zh) * 2018-01-03 2018-06-15 电子科技大学 一种基于fpga的动目标雷达散射截面测量方法
CN108802726A (zh) * 2017-12-29 2018-11-13 西安电子科技大学 基于图形处理器gpu的合成孔径雷达成像方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198162A1 (zh) * 2016-04-29 2017-11-23 深圳市太赫兹科技创新研究院有限公司 基于合成孔径雷达成像的三维图像重建方法及装置
CN108802726A (zh) * 2017-12-29 2018-11-13 西安电子科技大学 基于图形处理器gpu的合成孔径雷达成像方法
CN108169727A (zh) * 2018-01-03 2018-06-15 电子科技大学 一种基于fpga的动目标雷达散射截面测量方法

Also Published As

Publication number Publication date
CN110109115A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
CN110109115B (zh) 基于fpga和ddr3的sar快速成像装置及方法
CN108169727B (zh) 一种基于fpga的动目标雷达散射截面测量方法
CN106021182A (zh) 一种基于二维fft处理器的行转置架构设计方法
CN108802726B (zh) 基于图形处理器gpu的合成孔径雷达成像方法
CN110781447B (zh) 一种基于ddr的高效率矩阵转置处理方法
CN102680945A (zh) 基于fpga的多普勒调频率估计方法
CN103364770A (zh) 基于矩阵填充的雷达目标检测***及其检测方法
EP4072087A1 (en) Data processing apparatus and method, base station, and storage medium
CN108169716B (zh) 基于sdram芯片的sar成像***矩阵转置装置和图案交织方法
CN109446478B (zh) 一种基于迭代和可重构方式的复协方差矩阵计算***
CN111257874A (zh) 一种pfa的fpga并行实现方法
CN114626005B (zh) 一种视频sar实时成像中cs算法的fpga实现方法
CN110208753B (zh) 一种基于gpu的雷达目标回波信号获取方法
CN101865998A (zh) 一种延时参数实时计算和流水线的多波束合成方法
CN111356151B (zh) 一种数据处理方法及装置、计算机可读存储介质
CN103472448A (zh) 一种sar成像方法、装置及***
US9268744B2 (en) Parallel bit reversal devices and methods
CN104270643B (zh) 基于single‑port SRAM的转置矩阵的地址映射算法
CN115185859B (zh) 一种雷达信号处理***及低延迟矩阵转置处理装置和方法
CN113156431B (zh) 一种基于fpga的后向投影快速成像架构设计方法
CN115825954A (zh) 一种基于gpu的sar后向投影成像并行加速优化方法
CN111208477B (zh) 一种多通道雷达信号的预处理方法
CN112947854B (zh) 一种基于双通道ddr3的sar数据存储和访问方法及装置
CN108872990B (zh) 合成孔径雷达实时成像转置处理方法
CN107991653B (zh) 一种双带宽线性调频脉冲信号基带数据同步传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant