CN110098052A - 一种晶界层电容器的制作方法 - Google Patents

一种晶界层电容器的制作方法 Download PDF

Info

Publication number
CN110098052A
CN110098052A CN201910311066.5A CN201910311066A CN110098052A CN 110098052 A CN110098052 A CN 110098052A CN 201910311066 A CN201910311066 A CN 201910311066A CN 110098052 A CN110098052 A CN 110098052A
Authority
CN
China
Prior art keywords
grain
boundary layer
layer capacitor
sto
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910311066.5A
Other languages
English (en)
Other versions
CN110098052B (zh
Inventor
杨昌平
李伟恒
胡竞楚
张木森
徐玲芳
梁世恒
王瑞龙
肖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yifang Juren New Energy Technology Co ltd
Hubei University
Taiyuan University of Science and Technology
Original Assignee
Nanjing Yi Fang Giant New Energy Technology Co Ltd
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yi Fang Giant New Energy Technology Co Ltd, Hubei University filed Critical Nanjing Yi Fang Giant New Energy Technology Co Ltd
Priority to CN201910311066.5A priority Critical patent/CN110098052B/zh
Publication of CN110098052A publication Critical patent/CN110098052A/zh
Application granted granted Critical
Publication of CN110098052B publication Critical patent/CN110098052B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • H01G4/1281Semiconductive ceramic capacitors with grain boundary layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种晶界层电容器的制作方法,采用三步法制备STO晶界层电容器。首先将STO生瓷片在还原性气氛中烧结得到半导体化基片,再选用适当氧化剂对STO半导体化基片进行绝缘化,最后利用STO晶界层电容器电阻值随负载电压及加压时间不断增加的特点,在加载电压条件下,对晶界层电容进行快速热处理来提高电容器的绝缘电阻值和一致性。该方法效果明显,对SrTiO3晶界层电容器在微波集成技术、微波电路和微波通讯中的应用具有重要意义。

Description

一种晶界层电容器的制作方法
技术领域
本发明涉及半导体以及电子功能材料技术领域,特别设计一种晶界层电容器的制作方法。
背景技术
晶界层电容器具有尺寸小、介电常数大、应用温度范围宽(﹣55℃~125℃)、电容温度稳定性高(≤±4.0%~≤±25%)和频率稳定特性好等优点,在微波电路和微波通讯中有广泛应用。单层片式晶界层电容器一般用SrTiO3(STO)或电子掺杂的STO作为母相,经一步法或二步法制成。一步法就是STO的半导化和绝缘化在同一次烧结中完成。二步法就是先将STO在具有还原性的N2/H2混合气氛中,在1300℃以上高温进行烧结成具有良好导电性的半导化陶瓷片,然后再在瓷片上涂敷含有受主离子的一种或多种金属离子的氧化剂,在空气或氧化性气氛中,经1100–1200℃(一般低于半导化温度)保温,表面涂敷氧化剂通过热扩散到晶界处形成绝缘层后得到最终STO瓷片。目前市场上单层片式半导体陶瓷材料的生产厂家,国际上主要有DLI、PRESIDIO COM-PENONT、TECDIA等厂家,国内生产单位主要有广州可纳瑞电子科技有限公司、广州金陶电子有限公司和电子科技大学。对于相同尺寸的STO晶界层电容器,国内产品在电容、损耗、电容温度变化系数和使用频率等诸多性能参数与国际产品相差不大,但电阻和耐压值与国外先进产品相差较大,一般在数倍(2~5倍)以上。
STO晶界层电容器性能参数主要包括介电常数、损耗、电容温度系数和绝缘电阻值。其中电阻值越高,电容器耐压值则越大,稳定性越好,器件越不容易损坏,因此提高STO晶界层电容的电阻值和耐压值具有重要意义。STO晶界层电容的电阻取决于位于晶界处的绝缘层,国内一般采用二步法技术获得高阻值晶界层电容瓷片,因此在瓷片绝缘化时选择适当氧化剂至关重要。同时由于在二步法中,涂敷在表面的氧化剂通过热扩散进入晶界,热扩散和晶界层形态、厚度等都难于精确控制,因此瓷片电阻值大小和一致性也很难得到保证。目前国内市场的STO III类瓷,尺寸为1mm(长)x 1mm(宽),厚0.25mm,电容值为900-1000pF(介电常数25000–30000),加载电压为50V时,电阻值一般在10GΩ–100GΩ,耐压值小于200V。
STO晶界层电容器的绝缘电阻值取决于晶界层,该电阻起源于两方面,一是由晶界层中玻璃化物质产生的欧姆型电阻,二是位于晶界层中受主离子与N型导电的STO晶粒之间的空间电荷区所产生的势垒电阻。一般地,晶界层的势垒电阻远远大于其欧姆电阻,因此如何选择氧化剂和受主离子对STO瓷片的绝缘电阻值大小至关重要。理论上,晶界处的空间电荷层越厚,晶界层电容器的电阻值越大,但同时因空间电荷区厚度增加,电容器的电容会迅速减小,所以在实际中往往以牺牲电容器的电容值来获得高电阻和耐压值的增加,但这样做在实际应用中可能会得不偿失。另一方面,晶界层的受主离子和玻璃物质(绝缘物质)通过热扩散方式进入晶界,但该过程在技术上极难精确控制,因此在实际产品中,电容器的电阻值往往差别较大,一致性较差,影响了产品使用的稳定性。
发明内容
针对现有技术的不足,本发明提供一种晶界层电容器的制作方法,采用三步法制备STO晶界层电容器。首先在还原性气氛中对STO基片生坯进行烧结得到半导化基片;再选用适当氧化剂对半导化STO基片进行绝缘化;最后利用STO晶界层电容器电阻值随负载电压及加压时间不断增加的特点,在加载电压条件下,对晶界层电容进行快速热处理得到最后待测瓷片。通过该法制得的STO III类瓷片综合介电性能好,在提升电容器的绝缘电阻值和一致性中效果明显,对SrTiO3晶界层电容器在微波集成技术、微波电路和微波通讯中的应用具有重要意义。
为实现上述目的,本发明公开一种晶界层电容器的制作方法,所属方法包括以下步骤:
S1、运用流延法制备基片生坯,将基片生坯半导化得到STO基片,选取多种成分的金属与非金属氧化物的混合物作为氧化剂对STO基片进行绝缘化以及印刷电极,制备得到可测试介电性能的大瓷片;
S2、将得到的可测试介电性能的大瓷片进行电、热处理,将处理后可测试介电性能的大瓷片进行切片处理,得到STO晶界层电容器;
S3、将得到的STO晶界层电容器进行绝缘电阻及介电参数测量。
在上述技术方案中,所述步骤S1中包括以下步骤:
S11、运用流延法制备生坯,其中,采用SrCO3和TiO2为主料,加入消泡剂和分散剂,并各取主料重量的1%,经行星式球磨机球磨得到流延浆料,再经流延、干燥、叠片和热压后得到基片生坯;
S12、将基片生坯在650℃进行排胶处理,排胶后的瓷片在N2/H2还原气氛中,1350℃烧结2.5小时后得到半导化STO基片;
S13、使用匀胶机将氧化剂均匀涂满基片表面,再将涂好氧化剂的基片放置于1200℃下保温3小时后进行降温,先经过0.5小时降至950℃,再从950℃通过自然降温降至室温;
S14、采用丝网印刷工艺将绝缘化后的基片两面均匀印上银浆,在750℃下保温0.5小时进行烧银,得到可测试介电性能的大瓷片。
在上述技术方案中,所述步骤S11中流延厚为60μm,叠片为4层,压强为100MPa。
在上述技术方案中,所述步骤S11中获取的基片尺寸为长和宽分别为45mm x45mm,厚0.25mm。
在上述技术方案中,所述步骤S13中所述氧化剂包括SiO2,Bi2O3,MnO,Ag2O,B2O3,分别按重量比25%:30%:15%:20%:10%进行混合得到氧化剂浆料。
在上述技术方案中,所述步骤S2包括以下步骤:
S21、将得到的可测试介电性能的大瓷片加载50V直流恒压,在O2流动气氛,快速退火炉中以1℃/s快速升温至250℃,在250℃保温30s后将负载电压关闭;
S22、将大瓷片从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将大瓷片拿出,在空气中自然升至室温静置24小时后待测;
S23、将大瓷片切成特定尺寸样品,最后得到STO晶界层电容器。
在上述技术方案中,所述步骤S23中大瓷片的长宽分别为45mm x 45mm,切成1mm x1mm的样品。
在上述技术方案中,所述步骤S3包括以下步骤:
S31、将处理后STO晶界层电容器在室温条件下放置1天后,进行绝缘电阻测试,测量电压为50V,电压加载30s后读取电阻值;
S32、将处理后的STO芯片电容器在室温条件下放置1天后,用LCR测试仪测量电容器的电容及损耗值,测量电压为1V,测量频率为1MHz。
本发明提出一种晶界层电容器的制作方法,具有以下有益效果:本发明采用的方法运用二步法制备STO晶界层电容通常采用含Pb和Cu的氧化物作为氧化剂,采用非Pb金属离子作为氧化剂,具有环保作用,其中,使用MnO、Ag2O、SiO2、Bi2O3和B2O3等混合物作为氧化剂,MnO、Ag2O作为受主离子源产生势垒电阻,SiO2作为玻璃物质产生欧姆电阻,低熔点Bi2O3作为O2传到剂,B2O3作为分散剂使用。通过使用该氧化剂,STO晶界层电容器的绝缘电阻可达10–100GΩ。对绝缘后的STO晶界层电容器进行后续物理处理,进一步提高绝缘电阻值和一致性。即在加载电压的情况下对STO晶界层电容器进行快速升温和降温处理,经快速热处理后晶界层电容在不改变电容器电容值、损耗和电容温度系数的情况下,电阻值可大幅提升1~3倍,电容器的电阻的一致性也得到明显改善,本方法使用三步法制备出了具有一致性好,绝缘电阻和耐压值高的STO晶界层电容器。
附图说明
图1为本发明一种晶界层电容器的制作方法流程图;
图2为STO晶界层电容器在负载电压下电阻随时间的变化示意图;
图3为STO晶界层电容器经电压刺激后去掉电压静置过程中阻值变化示意图;
图4为STO晶界层电容器静置24小时候阻值变化示意图;
图5为STO晶界层电容器处理前后阻值变化示意图。
具体实施方式
下面结合附图对本发明作进一步详细描述,本发明提供一种晶界层电容器的制作方法,如图1所示,所述方法包括以下步骤:
S1、运用流延法制备基片生坯,将基片生坯半导化得到STO基片,选取多种成分的金属与非金属氧化物的混合物作为氧化剂对STO基片进行绝缘化以及印刷电极,制备得到可测试介电性能的大瓷片;
其中,所述步骤S1中包括以下步骤:
S11、运用流延法制备生坯,其中,采用SrCO3和TiO2为主料,加入消泡剂和分散剂,并各取主料重量的1%,经行星式球磨机球磨得到流延浆料,再经流延、干燥、叠片和热压后得到基片生坯;
STO晶界层电容器性能参数主要包括介电常数、损耗、电容温度系数和绝缘电阻值。为得到具有更高绝缘电阻值和耐压值,一般使用二步法制备STO晶界层电容器。电容器的电阻值主要来源于STO晶界层的肖特基势垒,因此选用适当受主离子进入晶界层,与N型STO半导化晶粒形成空间电荷区至关重要。
其中,所述步骤S11中流延厚为60μm,叠片为4层,压强为100MPa。其中,所述步骤S11中获取的基片尺寸为长和宽分别为45m m x 45mm,厚0.25mm。
S12、将基片生坯在650℃进行排胶处理,排胶后的基片在N2/H2还原气氛中,1350℃的温度下进行烧结2.5小时后得到半导化STO基片;
S13、使用匀胶机将氧化剂均匀涂满基片表面,再将涂好氧化剂的基片放置于1200℃下保温3小时后进行降温,先经过0.5小时降至950℃,再从950℃通过自然降温降至室温;
其中,所述步骤S13中所述氧化剂包括SiO2,Bi2O3,MnO,Ag2O,B2O3,分别按重量比25%:30%:15%:20%:10%进行混合得到氧化剂浆料。采用上述混合物作为氧化剂,经二步烧结制得STO晶界层电容器初制品。该电容器介电常数为25000–30000,损耗0.1%-0.4%,电容温度系数<±20%(-55℃~125℃),绝缘电阻10–300GΩ,且在200V下,电阻为100MΩ~2GΩ,电容器仍可以正常使用。此外电容器的电阻的一致性也得到明显改善。
S14、采用丝网印刷工艺将绝缘化后的基片两面均匀印上银浆,在750℃下保温0.5小时进行烧银,得到可测试介电性能的大瓷片;
S2、将得到的STO晶界层电容器进行电、热处理;
其中,所述步骤S2包括以下步骤:
S21、将得到的可测试介电性能的大瓷片加载50V直流恒压,在O2流动气氛,快速退火炉中以1℃/s快速升温至250℃,在250℃保温30s后将负载电压关闭;
S22、将大瓷片从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将大瓷片拿出,在空气中自然升至室温静置24小时后待测;
S23、将大瓷片切成特定尺寸样品,最后得到待处理和待测ST O芯片电容器。
其中,所述步骤S23中大瓷片的长宽分别为45mm x 45mm,切成1mm x 1mm的样品。
S3、将处理后STO晶界层电容器进行绝缘电阻及介电参数测量。
其中,所述步骤S3包括以下步骤:
S31、将处理后STO晶界层电容器在室温条件下放置1天后,进行绝缘电阻测试,测量电压为50V,电压加载30s后读取电阻值;
S32、将处理后的STO芯片电容器在室温条件下放置1天后,用LCR测试仪测量电容器的电容及损耗值,测量电压为1V,测量频率为1MHz。
绝缘化的电容器进行后续物理处理,进一步大幅提高了电容器的绝缘电阻和耐压值。该技术方法依据的原理是STO晶界层电容器的电阻在加载电压的情况下会随时间持续增加。壁如在室温,加载50V恒定直流电压,4小时后,电容器(1mm x 1mm x 0.25mm)电阻值从起初的10GΩ增加到500GΩ,增加了近50倍如图2所示,如果在低温加压,电阻会更高,如0℃时,相同条件可高达1000GΩ。图2中电容器尺寸为1mm(长)*1mm(宽),厚0.25mm,电容值为950pF,损耗为0.2%。从图可知电容器电阻值在电压刺激下随时间增加,从起初的10GΩ(50V测量),大幅提升到500GΩ,增加约50倍。
但如果仅仅进行单一的电处理,则电阻值在去掉电压后产生衰减,2天后降至未处理时水平如图3和如图4所示。其中图3中STO晶界层电容器经电压刺激(50V,18h)后,去掉电压,样品静置24小时进行测量。从图中可以看出,样品电阻从刚结束处理时的500GΩ减小至300GΩ,表明电容器电阻随时间存在衰减,单一电处理方法不能得到稳定的大的电阻。图4中样品在图3基础上再静置24小时后对其电阻进行测量。从图中可以看出,样品电阻从之前的300GΩ迅速减小至35GΩ,进一步表明单一电处理方法不能提升样品的电阻值。
由此本发明在电处理同时,对样品施加快速热处理,使电容器的高电阻值得以部分保留,并在去除电压后可持续维持不变。
在大瓷片上加载直流恒定电压(例如:50V),同时在具有氧化性气氛的快速退火炉中迅速升温到合适温度(例如250℃),在该温度下保持一段时间(例如30s)后,再将大瓷片从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将大瓷片拿出,在空气中自然升至室温。经电、热处理后,进行切片处理得到STO晶界层电容器,S TO晶界层电容器在不改变电容器电容值、损耗和电容温度系数的情况下,电阻可大幅提升1~3倍,且电阻一致性也得到改善。
本发明还记录了STO晶界层电容器处理前、后电阻随测量时间的变化阻值的变化,如图5所示,处理条件为:电容器负载50V直流电压,然后在具有O2气氛的快速退火炉中迅速升温至250℃,在250℃保温30s后,将电容器从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将电容器拿出,在空气中自然升至室温,静置24小时后,对样品电阻进行测量,测试电压为50V。从图中可以看出,经热、电处理后,晶界层电容器的电阻值从原来的80GΩ上升到240GΩ,且一致性也得到改善。其中,N为电容器个数,即在该实验中对25个不同的STO电容器进行了测量。
说明书中未阐述的部分均为现有技术或公知常识。本实施方式仅用于说明该发明,而不用于限制本发明的范围,本领域技术人员对于本发明所做的等价置换等修改均认为是落入该发明权利要求书所保护范围内。

Claims (8)

1.一种晶界层电容器的制作方法,其特征在于,所述方法包括以下步骤:
S1、运用流延法制备基片生坯,将基片生坯半导化得到STO基片,选取多种成分的金属与非金属氧化物的混合物作为氧化剂对STO基片进行绝缘化以及印刷电极,制备得到可测试介电性能的大瓷片;
S2、将得到的可测试介电性能的大瓷片进行电、热处理,将处理后可测试介电性能的大瓷片进行切片处理,得到STO晶界层电容器;
S3、将得到的STO晶界层电容器进行绝缘电阻及介电参数测量。
2.根据权利要求1所述一种晶界层电容器的制作方法,其特征在于,所述步骤S1中包括以下步骤:
S11、运用流延法制备生坯,其中,采用SrCO3和TiO2为主料,加入消泡剂和分散剂,并各取主料重量的1%,经行星式球磨机球磨得到流延浆料,再经流延、干燥、叠片和热压后得到基片生坯;
S12、将基片生坯在650℃进行排胶处理,排胶后的瓷片在N2/H2还原气氛中,1350℃烧结2.5小时后得到半导化STO基片;
S13、使用匀胶机将氧化剂均匀涂满基片表面,再将涂好氧化剂的基片放置于1200℃下保温3小时后进行降温,先经过0.5小时降至950℃,再从950℃通过自然降温降至室温;
S14、采用丝网印刷工艺将绝缘化后的基片两面均匀印上银浆,在750℃下保温0.5小时进行烧银,得到可测试介电性能的大瓷片。
3.根据权利要求2所述一种晶界层电容器的制作方法,其特征在于,所述步骤S11中流延厚为60μm,叠片为4层,压强为100MPa。
4.根据权利要求2所述一种晶界层电容器的制作方法,其特征在于,所述步骤S11中获取的基片尺寸为长和宽分别为45mm x45mm,厚0.25mm。
5.根据权利要求2所述一种晶界层电容器的制作方法,其特征在于,所述步骤S13中所述氧化剂包括SiO2,Bi2O3,MnO,Ag2O,B2O3,分别按重量比25%:30%:15%:20%:10%进行混合得到氧化剂浆料。
6.根据权利要求2所述一种晶界层电容器的制作方法,其特征在于,所述步骤S2包括以下步骤:
S21、将得到的可测试介电性能的大瓷片加载50V直流恒压,在O2流动气氛,快速退火炉中以1℃/s快速升温至250℃,在250℃保温30s后将负载电压关闭;
S22、将大瓷片从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将大瓷片拿出,在空气中自然升至室温静置24小时后待测;
S23、将大瓷片切成特定尺寸样品,最后得到STO晶界层电容器。
7.根据权利要求6所述一种晶界层电容器的制作方法,其特征在于,所述步骤S23中大瓷片的长宽分别为45mm x45mm,切成1mm x1mm的样品。
8.根据权利要求7所述一种晶界层电容器的制作方法,其特征在于,所述步骤S3包括以下步骤:
S31、将处理后STO晶界层电容器在室温条件下放置1天后,进行绝缘电阻测试,测量电压为50V,电压加载30s后读取电阻值;
S32、将处理后的STO芯片电容器在室温条件下放置1天后,用LCR测试仪测量电容器的电容及损耗值,测量电压为1V,测量频率为1MHz。
CN201910311066.5A 2019-04-18 2019-04-18 一种晶界层电容器的制作方法 Expired - Fee Related CN110098052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910311066.5A CN110098052B (zh) 2019-04-18 2019-04-18 一种晶界层电容器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910311066.5A CN110098052B (zh) 2019-04-18 2019-04-18 一种晶界层电容器的制作方法

Publications (2)

Publication Number Publication Date
CN110098052A true CN110098052A (zh) 2019-08-06
CN110098052B CN110098052B (zh) 2021-07-02

Family

ID=67445145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910311066.5A Expired - Fee Related CN110098052B (zh) 2019-04-18 2019-04-18 一种晶界层电容器的制作方法

Country Status (1)

Country Link
CN (1) CN110098052B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111908914A (zh) * 2020-07-16 2020-11-10 广州天极电子科技有限公司 一种晶界层陶瓷材料、晶界层陶瓷基片的制备方法及其应用
CN113135750A (zh) * 2020-01-16 2021-07-20 太原科技大学 一种提高晶界层电容器电阻的绝缘化剂及其使用方法
CN113674994A (zh) * 2021-09-23 2021-11-19 广州天极电子科技股份有限公司 一种钛酸锶单晶基晶界层电容器材料及其制备方法和应用
CN113979745A (zh) * 2021-11-12 2022-01-28 合肥工业大学 一种介电陶瓷材料及其制备方法
EP3965142A1 (en) * 2020-09-02 2022-03-09 Samsung Electronics Co., Ltd. Electrical device and semiconductor apparatus including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402271A (zh) * 2001-08-22 2003-03-12 株式会社村田制作所 处理陶瓷电容器的方法
CN1629990A (zh) * 2003-12-15 2005-06-22 电子科技大学 一种新型管式陶瓷电容器的制备方法
CN103601488A (zh) * 2013-12-03 2014-02-26 广州天极电子科技有限公司 一种调控陶瓷电介质微观结构及介电性能的方法
CN105916829A (zh) * 2014-01-21 2016-08-31 爱普科斯公司 介电组合物、介电元件、电子部件和层叠电子部件
CN109503129A (zh) * 2018-11-26 2019-03-22 华中科技大学 一种电场辅助高价反离子控释固化制备梯度陶瓷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402271A (zh) * 2001-08-22 2003-03-12 株式会社村田制作所 处理陶瓷电容器的方法
CN1629990A (zh) * 2003-12-15 2005-06-22 电子科技大学 一种新型管式陶瓷电容器的制备方法
CN103601488A (zh) * 2013-12-03 2014-02-26 广州天极电子科技有限公司 一种调控陶瓷电介质微观结构及介电性能的方法
CN105916829A (zh) * 2014-01-21 2016-08-31 爱普科斯公司 介电组合物、介电元件、电子部件和层叠电子部件
CN109503129A (zh) * 2018-11-26 2019-03-22 华中科技大学 一种电场辅助高价反离子控释固化制备梯度陶瓷的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李慧娟等: "SrTiO3 晶界层电容陶瓷的介电性能与晶粒大小的关系", 《湖北大学学报(自然科学版)》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113135750A (zh) * 2020-01-16 2021-07-20 太原科技大学 一种提高晶界层电容器电阻的绝缘化剂及其使用方法
CN113135750B (zh) * 2020-01-16 2023-05-09 太原科技大学 一种提高晶界层电容器电阻的绝缘化剂及其使用方法
CN111908914A (zh) * 2020-07-16 2020-11-10 广州天极电子科技有限公司 一种晶界层陶瓷材料、晶界层陶瓷基片的制备方法及其应用
CN111908914B (zh) * 2020-07-16 2021-06-18 广州天极电子科技股份有限公司 一种晶界层陶瓷材料、晶界层陶瓷基片的制备方法及其应用
EP3965142A1 (en) * 2020-09-02 2022-03-09 Samsung Electronics Co., Ltd. Electrical device and semiconductor apparatus including the same
US11869926B2 (en) 2020-09-02 2024-01-09 Samsung Electronics Co., Ltd. High-k capacitor dielectric having a metal oxide area comprising boron, electrical device, and semiconductor apparatus including the same
CN113674994A (zh) * 2021-09-23 2021-11-19 广州天极电子科技股份有限公司 一种钛酸锶单晶基晶界层电容器材料及其制备方法和应用
CN113674994B (zh) * 2021-09-23 2022-06-10 广州天极电子科技股份有限公司 一种钛酸锶单晶基晶界层电容器材料及其制备方法和应用
CN113979745A (zh) * 2021-11-12 2022-01-28 合肥工业大学 一种介电陶瓷材料及其制备方法

Also Published As

Publication number Publication date
CN110098052B (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN110098052A (zh) 一种晶界层电容器的制作方法
Li et al. Origin (s) of the apparent high permittivity in CaCu3Ti4O12 ceramics: clarification on the contributions from internal barrier layer capacitor and sample-electrode contact effects
Vollmann et al. Grain‐boundary defect chemistry of acceptor‐doped titanates: inversion layer and low‐field conduction
Chazono et al. DC-electrical degradation of the BT-based material for multilayer ceramic capacitor with Ni internal electrode: impedance analysis and microstructure
Adams et al. Characterization of grain boundary impedances in fine-and coarse-grained Ca Cu 3 Ti 4 O 12 ceramics
Zhang et al. Sintering temperature dependence of energy‐storage properties in (Ba, Sr) TiO3 glass–ceramics
Kahn et al. Ceramic capacitor technology
Li et al. Electrical properties of AC3B4O12-type perovskite ceramics with different cation vacancies
Cheng et al. Improvement in nonlinear properties and electrical stability of ZnO varistors with B2O3 additives by nano‐coating method
Nobre et al. Thermistor ceramic with negative temperature coefficient based on Zn 7 Sb 2 O 12: An inverse spinel-type phase
Cai et al. Sintering temperature dependence of grain boundary resistivity in a rare‐earth‐doped ZnO varistor
Chen et al. Sintering temperature dependence of varistor properties and impedance spectroscopy behavior in ZnO based varistor ceramics
Bai et al. The effect of SiO2 on electrical properties of low‐temperature‐sintered ZnO–Bi2O3–TiO2–Co2O3–MnO2‐based ceramics
Huybrechts et al. Experimental Evaluation of the Acceptor‐States Compensation in Positive‐Temperature‐Coefficient‐Type Barium Titanate
Nahm Electrical properties and stability of praseodymium oxide-based ZnO varistor ceramics doped with Er2O3
CN110189929B (zh) 一种提高芯片电容器绝缘电阻值的方法
Wang et al. Blocking effect of crystal–glass interface in lanthanum doped barium strontium titanate glass–ceramics
Kang et al. Oxygen-deficiency dependence of the thermopower of Y Ba 2 Cu 3 O 7− y
Mahani et al. A thermistor with variable rate of negative temperature coefficient of resistance made from Egyptian raw materials
CN110808163A (zh) 一种晶界层电容器的制备方法
Abelard et al. The electrical conductivity of cubic stabilized zirconia: The results of an IUPAC collaborative study (Technical Report)
Yuan et al. Electrical properties of thick film NTC thermistors based on SrFe0. 9Sn0. 1O3− δ
Kim et al. Analysis of defect formation in Nb-doped SrTiO3 by impedance spectroscopy
Chiou et al. Effect of copper additive on the microstructure and electrical properties of polycrystalline zinc oxide
CN101769885A (zh) 一种用于陶瓷材料晶粒晶界性能测试电极及其测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201203

Address after: 030024 Taiyuan City, Shanxi Province Wan Road, No. 66, No.

Applicant after: TAIYUAN University OF SCIENCE AND TECHNOLOGY

Applicant after: Hubei University

Applicant after: NANJING YIFANG JUREN NEW ENERGY TECHNOLOGY Co.,Ltd.

Address before: 430062 Wuhan, Hubei Friendship Road, No. 368, Wuchang

Applicant before: Hubei University

Applicant before: NANJING YIFANG JUREN NEW ENERGY TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210702

CF01 Termination of patent right due to non-payment of annual fee