CN110071198A - 一种发光元件及其制作方法、阵列基板 - Google Patents

一种发光元件及其制作方法、阵列基板 Download PDF

Info

Publication number
CN110071198A
CN110071198A CN201910307712.0A CN201910307712A CN110071198A CN 110071198 A CN110071198 A CN 110071198A CN 201910307712 A CN201910307712 A CN 201910307712A CN 110071198 A CN110071198 A CN 110071198A
Authority
CN
China
Prior art keywords
luminescence unit
gallium nitride
type gallium
nitride layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910307712.0A
Other languages
English (en)
Other versions
CN110071198B (zh
Inventor
柳铭岗
樊勇
陈书志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910307712.0A priority Critical patent/CN110071198B/zh
Priority to PCT/CN2019/087753 priority patent/WO2020211145A1/zh
Publication of CN110071198A publication Critical patent/CN110071198A/zh
Application granted granted Critical
Publication of CN110071198B publication Critical patent/CN110071198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及一种发光元件及其制作方法、阵列基板,该发光元件的制作方法包括:提供衬底基板;在衬底基板上制作小于预设尺寸的发光单元;对发光单元的侧面进行去活化处理。通过这种方式,以改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,进而提高发光效率。

Description

一种发光元件及其制作方法、阵列基板
【技术领域】
本申请涉及显示技术领域,具体涉及一种发光元件及其制作方法、阵列基板。
【背景技术】
微发光二极体显示器(Micro LED Display)为新一代的显示技术,结构是微型化LED阵列,也就是将LED结构设计进行薄膜化、微小化与阵列化,使其体积约为目前主流LED大小的1%,每一个像素都能定址、单独驱动发光,将像素点的距离由原本的毫米级降到微米级。微发光二极体显示器承继了LED的特性,具有低功耗、高亮度、超高分辨率与色彩饱和度、反应速度快、超省电、寿命较长、效率较高等优点。
但是,在微发光二极体显示器技术中,由于芯片尺寸变小,而小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象比较显著,故会导致微发光二极体芯片的发光效率明显下降。
【发明内容】
本申请的目的在于提供一种发光元件及其制作方法、阵列基板,以改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,进而提高发光效率。
为了解决上述问题,本申请实施例提供了一种发光元件的制作方法,该发光元件的制作方法包括:提供衬底基板;在衬底基板上制作小于预设尺寸的发光单元;对发光单元的侧面进行去活化处理。
其中,对发光单元的侧面进行去活化处理的步骤,具体包括:对发光单元的侧面进行预设时长的湿法腐蚀。
其中,对发光单元的侧面进行去活化处理的步骤,具体包括:对发光单元的侧面进行退火处理,且退火温度不低于预设温度。
其中,对发光单元的侧面进行去活化处理的步骤,具体包括:在发光单元的侧面上覆盖一层钝化膜。
其中,在衬底基板上制作小于预设尺寸的发光单元的步骤,具体包括:在衬底基板上,依次形成n型氮化镓层、量子阱层和p型氮化镓层;对p型氮化镓层、量子阱层和n型氮化镓层进行刻蚀,以形成至少一个小于预设尺寸的发光单元。
其中,对p型氮化镓层、量子阱层和n型氮化镓层进行刻蚀,以形成至少一个小于预设尺寸的发光单元的步骤,具体包括:通过干法刻蚀,去掉预设区域的p型氮化镓层、量子阱层和n型氮化镓层,以形成多个小于预设尺寸的台面结构和位于相邻两个台面结构之间的切割沟道,其中,台面结构中n型氮化镓层的宽度大于台面结构中p型氮化镓层的宽度和台面结构中量子阱层的宽度;在对发光单元的侧面进行去活化处理的步骤之后,还包括:在台面结构的p型氮化镓层上制作第一电极,并在台面结构的n型氮化镓层上制作第二电极;基于切割沟道对衬底基板进行切割,形成多个发光元件。
为了解决上述问题,本申请实施例还提供了一种发光元件,该发光元件,包括:衬底基板;小于预设尺寸的发光单元,发光单元设置于衬底基板上,且发光单元的侧面经过去活化处理。
其中,发光元件还包括钝化膜,钝化膜覆盖侧面。
其中,发光单元为台面结构,台面结构包括依次远离衬底基板的n型氮化镓层、量子阱层和p型氮化镓层,且n型氮化镓层的宽度大于量子阱层的宽度和p型氮化镓层的宽度;发光元件还包括:第一电极,第一电极位于p型氮化镓层上;第二电极,第二电极位于n型氮化镓层上。
为了解决上述问题,本申请实施例还提供了一种阵列基板,该阵列基板包括上述任一项发光元件、以及与发光元件电连接的控制电路。
本申请的有益效果是:区别于现有技术,本申请提供的发光元件的制作方法,通过在衬底基板上制作小于预设尺寸的发光单元,并对发光单元的侧面进行去活化处理,能够减少侧面的缺陷和悬空键,进而改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,以提高发光效率。
【附图说明】
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的发光元件的制作方法的流程示意图;
图2是图1中S12的流程示意图;
图3是本申请实施例提供的发光元件的制作方法的另一流程示意图;
图4是本申请实施例提供的发光元件的制作方法的另一流程示意图;
图5是本申请实施例提供的发光元件的制作方法的另一流程示意图;
图6是本申请实施例提供的发光元件的制作方法的另一流程示意图;
图7是本申请实施例提供的发光元件的结构示意图;
图8是本申请实施例提供的发光元件的另一结构示意图;
图9是本申请实施例提供的发光元件的另一结构示意图;
图10是本申请实施例提供的阵列基板的结构示意图。
【具体实施方式】
下面结合附图和实施例,对本申请作进一步的详细描述。特别指出的是,以下实施例仅用于说明本申请,但不对本申请的范围进行限定。同样的,以下实施例仅为本申请的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
目前,在微发光二极体显示器技术中,由于芯片尺寸变小,而小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象比较显著,故会导致微发光二极体芯片的发光效率明显下降。为了解决上述技术问题,本申请采用的技术方案是提供一种发光元件的制作方法,以改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,提高发光效率。
请参阅图1,图1是本申请实施例提供的发光元件的制作方法的流程示意图,该发光元件的制作方法具体流程可以如下:
S11:提供衬底基板。
其中,衬底基板的材质可以为蓝宝石、碳化硅、硅、砷化镓、氧化锌等。
S12:在衬底基板上制作小于预设尺寸的发光单元。
例如,在衬底基板上制作尺寸在100微米以下的发光单元。
在一个实施例中,如图2所示,S12可以具体包括:
S121:在衬底基板上,依次形成n型氮化镓层、量子阱层和p型氮化镓层。
例如,采用金属有机物化学气相沉积(MOCVD)的方法,先在蓝宝石衬底上外延生长得到氮化镓过渡层,然后在氮化镓过渡层上依次外延生长得到n型氮化镓层、量子阱层和p型氮化镓层。
其中,量子阱层可以包括交替生长的InGaN阱层和GaN垒层,交替周期可以控制在7-15个。
S122:对p型氮化镓层、量子阱层和n型氮化镓层进行刻蚀,以形成至少一个小于预设尺寸的发光单元。
例如,沿p型氮化镓层至n型氮化镓层的方向,对p型氮化镓层、量子阱层和n型氮化镓层进行光刻、干法刻蚀以及清洗去胶,以得到至少一个尺寸小于100μm的发光单元,其中,发光单元中n型氮化镓层的宽度等于或大于发光单元中p型氮化镓层的宽度。
在一个具体实施例中,S122可以具体包括:
通过干法刻蚀的方法,去掉预设区域的p型氮化镓层、量子阱层和n型氮化镓层,以形成多个小于预设尺寸的台面结构和位于相邻两个台面结构之间的切割沟道,其中,台面结构中n型氮化镓层的宽度大于台面结构中p型氮化镓层的宽度和台面结构中量子阱层的宽度,使得位于p型氮化镓层下方的n型氮化镓层的局部区域暴露出来,以便于发光元件的后续制程,例如制作电极等。
S13:对发光单元的侧面进行去活化处理。
具体地,在将上述p型氮化镓层、量子阱层和n型氮化镓层分隔成至少一个小于预设尺寸的发光单元的过程中,发光单元的侧面会产生悬空键和缺陷。
在本实施例中,发光元件可以为Micro LED芯片,对应的发光单元的尺寸通常小于50μm。与常规尺寸(1-10mm)的LED芯片相比,Micro LED芯片的尺寸变小,芯片的边缘效应凸显。因此,发光单元由于其侧面存在缺陷和悬空键而导致的边缘漏电和非辐射复合现象会比较显著,进而严重影响的Micro LED芯片的电学特性和发光效率。
在本实施例中,为了改善Micro LED芯片的边缘效应,通过对发光单元的侧面进行去活化处理,以减少侧面的缺陷和悬空键,进而提高Micro LED芯片的发光效率。
在一个实施例中,如图3所示,S13可以具体包括:
S131:对发光单元的侧面进行预设时长的湿法腐蚀。
其中,腐蚀液可以使用氢氟酸(HF)、硝酸(HNO3)等酸性腐蚀液,以及氢氧化钾(KOH)、氢氧化钠(NaOH)等碱性腐蚀液。
具体地,在将发光单元放入腐蚀液中进行预设时长的湿法腐蚀时,既要保证能够减少发光单元侧面上的缺陷和悬空键,又要保证不会过度地腐蚀发光单元中的p型氮化镓层、量子阱层和n型氮化镓层。因此,要求选择具有一定的腐蚀强度的腐蚀液,以及控制腐蚀时长,例如,使用质量分数为30%的氢氧化钾水溶液,腐蚀时间1秒。
在另一个实施例中,如图4所示,S13可以具体包括:
S132:对发光单元的侧面进行退火处理,且退火温度不低于预设温度。
例如,退火温度可以为500℃,时间为3~5分钟。
具体地,将位于发光单元侧面上的材料加热至高于临界点的温度,以使发光单元侧面上的材料发生重结晶,如此,高温退火时,能够实现发光单元侧面上晶粒的粗化,进而能够减少侧面上的缺陷和悬空键。
在又一个实施例中,如图5所示,S13可以具体包括:
S133:在发光单元的侧面上覆盖一层钝化膜。
其中,钝化膜的材质可以为氮化硅、二氧化硅,三氧化二铝等无机材料。例如,在发光单元的侧面上沉积一层氮化硅薄膜。
具体地,在发光单元的侧面上覆盖一层钝化膜,能够修复发光单元侧面上的缺陷,并且钝化膜中的化学键可以与发光单元侧面上的悬空键结合,如此,以减少侧面上的缺陷和悬空键。
值得注意的是,上述S131、S132和S133不仅可以单独实施,也可以组合实施,以减少发光单元侧面上的缺陷和悬空键,进而改善Micro LED芯片的边缘漏电和边缘非辐射复合现象,提高发光效率。并且,将S131、S132和S133中两种或三种方案作为组合实施时对Micro LED芯片边缘效应的改善效果,比S131、S132和S133中任一一种方案单独实施时对Micro LED芯片边缘效应的改善效果更佳。
进一步地,当将S131、S132和S133中两种或三种方案作为组合实施时,S131、S132和S133的执行顺序为先S131再S132后S133,以更加有效地减少发光单元侧面上的缺陷和悬空键,进而改善Micro LED芯片的边缘漏电和边缘非辐射复合现象,提高发光效率。例如,S13可以具体包括依次执行的S131和S132,或者依次执行的S131和S133,或者依次执行的S132和S133,或者依次执行的S131、S132和S133。
在一个具体实施例中,如图6所示,S12包括上述S121和S122,且S122具体为:通过干法刻蚀的方法,去掉预设区域的p型氮化镓层、量子阱层和n型氮化镓层,以形成多个小于预设尺寸的台面结构和位于相邻两个台面结构之间的切割沟道,其中,台面结构中n型氮化镓层的宽度大于台面结构中p型氮化镓层的宽度和台面结构中量子阱层的宽度,S13包括上述S131、S132和S133,并且在S13之后,还可以包括:
S14:在台面结构的p型氮化镓层上制作第一电极,并在台面结构的n型氮化镓层上制作第二电极。
例如,利用电子束蒸发的方法,在台面结构的p型氮化镓层上沉积铬或铝金属层以形成第一电极,并在台面结构的n型氮化镓层上沉积镍或银金属层以形成第二电极。
S15:基于切割沟道对衬底基板进行切割,形成多个发光元件。
例如,可以在对衬底基板进行切割前,先对衬底基板进行减薄处理,然后基于位于相邻两个台面结构之间的切割沟道对减薄后的衬底基板进行激光切割,以得到如图9所示的发光元件。
区别于现有技术,本实施例提供的发光元件的制作方法,通过在衬底基板上制作小于预设尺寸的发光单元,并对发光单元的侧面进行去活化处理,能够减少侧面的缺陷和悬空键,进而改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,以提高发光效率。
请参阅图7,图7是本申请实施例提供的发光元件的结构示意图。如图7所示,该发光元件70包括衬底基板71、以及小于预设尺寸的发光单元72,其中,发光单元72设置于衬底基板71上,且发光单元72的侧面72A经过去活化处理。
在本实施例中,发光元件70可以为Micro LED芯片,对应的发光单元72的尺寸通常小于50μm。与常规尺寸(1-10mm)的LED芯片相比,Micro LED芯片的尺寸变小,芯片的边缘效应凸显。因此,发光单元72由于其侧面72A存在缺陷和悬空键而导致的边缘漏电和非辐射复合现象会比较显著,严重影响的Micro LED芯片的发光效率。
在本实施例中,为了改善Micro LED芯片的边缘效应,通过对发光单元72的侧面72A进行去活化处理,以减少侧面72A的缺陷和悬空键,进而提高Micro LED芯片的发光效率。
具体地,对发光单元72的侧面72A进行去活化处理的方法,包括:对发光单元72的侧面72A进行预设时长的湿法腐蚀;对发光单元72的侧面72A进行高温退火处理;以及在发光单元72的侧面72A上覆盖一层钝化膜等。其中,上述各种去活化处理的方法的具体实施可以参见前面的实施例,在此不再赘述。
在一个实施例中,继续参阅图7,发光单元72为台面结构,台面结构72包括依次远离衬底基板71的n型氮化镓层721、量子阱层722和p型氮化镓层723,且n型氮化镓层721的宽度大于量子阱层722的宽度和p型氮化镓层723的宽度,如此,使得位于p型氮化镓层723下方的n型氮化镓层721的局部区域暴露出来,以便于发光元件70的后续制程,例如制作电极等。其中,衬底基板71的材质可以为蓝宝石、碳化硅、硅、砷化镓、氧化锌等。量子阱层722可以包括交替生长的InGaN阱层和GaN垒层,交替周期可以控制在7~15个。
进一步地,请参阅图8,发光元件70还可以包括第一电极73和第二电极74,其中,第一电极73位于p型氮化镓层723上,第二电极74位于n型氮化镓层721上。其中,第一电极73可以为铬或铝金属层,第二电极74可以为镍或银金属层。
在一个具体实施例中,请参阅图9,发光元件70还包括钝化膜75,钝化膜75覆盖侧面72A。其中,钝化膜75的材质可以为氮化硅、二氧化硅,三氧化二铝等无机材料。
具体地,在发光单元72的侧面72A上形成钝化膜75之前,可以对发光单元72的侧面72A进行湿法腐蚀或者高温退火处理,或者,先对发光单元72的侧面72A进行湿法腐蚀,再对发光单元72的侧面72A进行高温退火处理,如此,以更加有效地减少发光单元侧面72A上的缺陷和悬空键,进而改善Micro LED芯片的边缘漏电和边缘非辐射复合现象,提高发光效率。
区别于现有技术,本实施例提供的发光元件,通过在衬底基板上制作小于预设尺寸的发光单元,并对发光单元的侧面进行去活化处理,能够减少侧面的缺陷和悬空键,进而改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,以提高发光效率
请参阅图10,图10是本申请实施例提供的阵列基板的结构示意图。如图10所示,该阵列基板90包括发光元件91、以及与发光元件91电连接的控制电路。
具体地,发光元件91包括衬底基板、以及小于预设尺寸的发光单元,其中,发光单元设置于衬底基板上,且发光单元的侧面经过去活化处理。
区别于现有技术,本实施例提供的阵列基板,通过在衬底基板上制作小于预设尺寸的发光单元,并对发光单元的侧面进行去活化处理,能够减少侧面的缺陷和悬空键,进而改善小尺寸微发光二极体芯片的边缘漏电和边缘非辐射复合现象,以提高发光效率。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种发光元件的制作方法,其特征在于,包括:
提供衬底基板;
在所述衬底基板上制作小于预设尺寸的发光单元;
对所述发光单元的侧面进行去活化处理。
2.根据权利要求1所述的制作方法,其特征在于,对所述发光单元的侧面进行去活化处理的步骤,具体包括:
对所述发光单元的侧面进行预设时长的湿法腐蚀。
3.根据权利要求1所述的制作方法,其特征在于,对所述发光单元的侧面进行去活化处理的步骤,具体包括:
对所述发光单元的侧面进行退火处理,且退火温度不低于预设温度。
4.根据权利要求1所述的制作方法,其特征在于,对所述发光单元的侧面进行去活化处理的步骤,具体包括:
在所述发光单元的侧面上覆盖一层钝化膜。
5.根据权利要求1所述的制作方法,其特征在于,在所述衬底基板上制作小于预设尺寸的发光单元的步骤,具体包括:
在所述衬底基板上,依次形成n型氮化镓层、量子阱层和p型氮化镓层;
对所述p型氮化镓层、所述量子阱层和所述n型氮化镓层进行刻蚀,以形成至少一个小于预设尺寸的发光单元。
6.根据权利要求5所述的制作方法,其特征在于,对所述p型氮化镓层、所述量子阱层和所述n型氮化镓层进行刻蚀,以形成至少一个小于预设尺寸的发光单元的步骤,具体包括:
通过干法刻蚀,去掉预设区域的所述p型氮化镓层、所述量子阱层和所述n型氮化镓层,以形成多个小于预设尺寸的台面结构和位于相邻两个所述台面结构之间的切割沟道,其中,所述台面结构中所述n型氮化镓层的宽度大于所述台面结构中所述p型氮化镓层的宽度和所述台面结构中所述量子阱层的宽度;
在对所述发光单元的侧面进行去活化处理的步骤之后,还包括:
在所述台面结构的所述p型氮化镓层上制作第一电极,并在所述台面结构的所述n型氮化镓层上制作第二电极;
基于所述切割沟道对所述衬底基板进行切割,形成多个发光元件。
7.一种发光元件,其特征在于,包括:
衬底基板;
小于预设尺寸的发光单元,所述发光单元设置于所述衬底基板上,且所述发光单元的侧面经过去活化处理。
8.根据权利要求7所述的发光元件,其特征在于,所述发光元件还包括钝化膜,所述钝化膜覆盖所述侧面。
9.根据权利要求7所述的发光元件,其特征在于,所述发光单元为台面结构,所述台面结构包括依次远离所述衬底基板的n型氮化镓层、量子阱层和p型氮化镓层,且所述n型氮化镓层的宽度大于所述量子阱层的宽度和所述p型氮化镓层的宽度;
所述发光元件还包括:
第一电极,所述第一电极位于所述p型氮化镓层上;
第二电极,所述第二电极位于所述n型氮化镓层上。
10.一种阵列基板,其特征在于,包括权利要求7-9任一项所述的发光元件、以及与所述发光元件电连接的控制电路。
CN201910307712.0A 2019-04-17 2019-04-17 一种发光元件及其制作方法、阵列基板 Active CN110071198B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910307712.0A CN110071198B (zh) 2019-04-17 2019-04-17 一种发光元件及其制作方法、阵列基板
PCT/CN2019/087753 WO2020211145A1 (zh) 2019-04-17 2019-05-21 一种发光元件及其制作方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910307712.0A CN110071198B (zh) 2019-04-17 2019-04-17 一种发光元件及其制作方法、阵列基板

Publications (2)

Publication Number Publication Date
CN110071198A true CN110071198A (zh) 2019-07-30
CN110071198B CN110071198B (zh) 2021-06-01

Family

ID=67367858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910307712.0A Active CN110071198B (zh) 2019-04-17 2019-04-17 一种发光元件及其制作方法、阵列基板

Country Status (2)

Country Link
CN (1) CN110071198B (zh)
WO (1) WO2020211145A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446335A (zh) * 2020-03-24 2020-07-24 京东方科技集团股份有限公司 一种发光二极管及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104321A1 (en) * 2021-12-10 2023-06-15 Ams-Osram International Gmbh Method of processing an optoelectronic device and optoelectronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819255A (zh) * 2005-02-03 2006-08-16 范朝阳 基于微型发光二极管的高压交直流指示灯
CN101661988A (zh) * 2009-09-17 2010-03-03 上海蓝光科技有限公司 发光二极管芯片及其制造方法
CN101887851A (zh) * 2010-05-25 2010-11-17 武汉理工大学 硅基三维结构的双面对准光刻加磁场辅助电化学腐蚀的方法
CN106571306A (zh) * 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344423A (ja) * 2005-06-07 2006-12-21 Showa Denko Kk 有機el発光装置とその製造方法
CN100479208C (zh) * 2006-02-24 2009-04-15 中国科学院半导体研究所 利用倒装技术制作功率型微结构发光二极管管芯的方法
CN102054851B (zh) * 2009-11-04 2013-03-20 上海蓝光科技有限公司 一种发光二极管及其制造方法
CN105185883B (zh) * 2015-10-12 2019-05-10 扬州乾照光电有限公司 侧壁粗化的AlGaInP基LED及其制造方法
CN105489717A (zh) * 2016-01-11 2016-04-13 西安交通大学 一种垂直结构led芯片的制备工艺
CN105914274A (zh) * 2016-06-13 2016-08-31 南昌凯迅光电有限公司 一种侧壁粗化高亮度发光二极管及其制备方法
CN109087981B (zh) * 2018-08-30 2024-02-20 佛山市国星半导体技术有限公司 一种防漏电led芯片及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819255A (zh) * 2005-02-03 2006-08-16 范朝阳 基于微型发光二极管的高压交直流指示灯
CN101661988A (zh) * 2009-09-17 2010-03-03 上海蓝光科技有限公司 发光二极管芯片及其制造方法
CN101887851A (zh) * 2010-05-25 2010-11-17 武汉理工大学 硅基三维结构的双面对准光刻加磁场辅助电化学腐蚀的方法
CN106571306A (zh) * 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446335A (zh) * 2020-03-24 2020-07-24 京东方科技集团股份有限公司 一种发光二极管及其制备方法
CN111446335B (zh) * 2020-03-24 2021-12-14 京东方科技集团股份有限公司 一种发光二极管及其制备方法

Also Published As

Publication number Publication date
WO2020211145A1 (zh) 2020-10-22
CN110071198B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN101604717B (zh) 一种垂直GaN基LED芯片及其制作方法
CN101908505B (zh) 一种发光二极管芯片的制造方法
KR101006139B1 (ko) 질화물 반도체 발광 소자의 제조방법
CN101969089B (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
CN101834251B (zh) 一种发光二极管芯片的制造方法
CN106711291B (zh) 一种led垂直芯片结构及其制作方法
CN107910405B (zh) 一种发光二极管芯片的制作方法
CN101494267A (zh) 一种基于衬底剥离的氮化镓基发光器件的制作方法
US20130214297A1 (en) High voltage light emitting diode chip and its manufacturing method
CN103887377A (zh) 减少GaN基垂直结构LED漏电的器件工艺
CN102916028A (zh) 发光二极管阵列及其制造方法
CN108389955B (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
CN105679895A (zh) 一种垂直紫外led芯片的制备方法
CN108365078B (zh) 一种3d通孔超结构led芯片及其制备方法
CN110071198A (zh) 一种发光元件及其制作方法、阵列基板
CN105514230A (zh) GaN基LED垂直芯片结构及其制备方法
CN102569543B (zh) 一种发光二极管芯片的制作方法
JP2007221146A (ja) 縦型発光素子及びその製造方法
JP2005197560A (ja) 窒化ガリウム系発光ダイオードの製造方法
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
CN110676357A (zh) 一种超薄结构深紫外led及其制备方法
CN106848029B (zh) 一种高亮发光二极管的芯片及其制作方法
CN109216395A (zh) 发光结构、发光晶体管及其制造方法
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
CN103137810B (zh) 一种利用两次划片制备的GaN基发光二极管芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant