CN110058842A - 一种结构可变的伪随机数生成方法及装置 - Google Patents

Abstract

本发明涉及一种结构可变的伪随机数生成方法，包括：获取初始密钥、本原多项式和初始化向量；根据所述本原多项式和所述初始化向量得到第一子序列；根据所述初始密钥得到第二子序列；根据所述第一子序列和所述第二子序列得到第三子序列；根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列。该方法结构可变，轻量级算法易于软硬件实现，且能抵抗相关攻击，为伪随机数的生成提供了更高的安全性与灵活性，生成的伪随机序列可运用到许多加密应用中。

Description

一种结构可变的伪随机数生成方法及装置

技术领域

本发明属于信息安全领域，具体涉及一种结构可变的伪随机数生成方法及装置。

背景技术

伪随机数是具有某种随机特性的周期序列，虽然不是真随机的，但生成速度快，易于软硬件实现，在诸如通信、雷达、导航以及密码学的密钥、数字签名和身份认证等重要技术领域应用广泛。

例如，一种生成伪随机数的方法及伪随机数发生器，包括：获取预先设定的密钥、初始向量、种子以及加密函数，加密函数调用SM4算法以及3DES算法，所述SM4算法与3DES算法结合确定生成函数，根据所述的生成函数、密钥、初始向量以及种子输出伪随机数。又如，另一种伪随机数生成装置和方法，利用位移方向相反的两个线性反馈移位寄存器产生随机比特数。再如一种非线性伪随机序列发生器，采用线性反馈单元、非线性反馈逻辑单元和合成单元，线性反馈逻辑单元按照本原多项式反馈函数与移位寄存器单元的状态输出端对应连接，其输出端与合成单元的一个输入端连接。非线性反馈逻辑单元输入端按照其非线性特征函数与移位寄存器单元状态输出端对应连接，合成单元包括异或门，其输入端分别与线性反馈逻辑单元输出端和非线性反馈逻辑单元输出端连接，合成单元的输出端与移位寄存器输入端连接，生成方法简单。

但是，上述第一种方法不属于轻量级算法，不易在软硬件中实现。第二种方法仅仅使用了线性反馈移位寄存器，结构不可变，无法抵抗相关攻击。第三种方法只是用了一个非线性反馈函数，结构简单，不能适用于多种应用。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种可变结构的伪随机数生成方法及装置。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种结构可变的伪随机数生成方法，包括：

获取初始密钥、本原多项式和初始化向量；

根据所述本原多项式和所述初始化向量得到第一子序列；

根据所述初始密钥得到第二子序列；

根据所述第一子序列和所述第二子序列得到第三子序列；

根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列；

在本发明的一个实施例中，还包括：

所述第一子序列和所述第二子序列重复更新，得到密钥流。

在本发明的一个实施例中，根据所述本原多项式和所述初始化向量得到第一子序列，包括：

根据所述本原多项式得到线性反馈移位寄存器的结构；

根据所述线性反馈移位寄存器的结构得到线性反馈移位寄存器；

将所述初始化向量代入所述线性反馈移位寄存器得到所述第一子序列。

在本发明的一个实施例中，根据所述初始密钥和得到第二子序列，包括：

根据所述初始密钥得到非线性反馈移位寄存器的结构；

根据所述非线性反馈移位寄存器的结构得到非线性反馈移位寄存器；

将所述初始密钥代入所述非线性反馈移位寄存器得到所述第二子序列。

在本发明的一个实施例中，根据所述第一子序列和所述第二子序列得到第三子序列，包括：

选取过滤函数；

将所述第一子序列和所述第二子序列代入所述过滤函数得到第三子序。

在本发明的一个实施例中，根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列，包括：

选取输出函数；

将所述第一子序列、所述第二子序列和所述第三子序列代入所述输出函数得到伪随机序列。

本发明的实施例还提供了一种结构可变的伪随机数生成装置，包括：

数据获取模块，用于获取初始密钥、本原多项式和初始化向量；

线性模块，用于根据所述本原多项式和所述初始化向量得到第一子序列；

非线性模块，用于根据所述初始密钥得到第二子序列；

过滤模块，用于根据所述第一子序列和所述第二子序列得到第三子序列；

伪随机序列生成模块，用于根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列。

在本发明的一个实施例中，所述线性模块包括：

结构生成单元，用于根据所述本原多项式确定线性反馈移位寄存器的结构；

线性反馈移位寄存器生成单元，用于根据所述线性反馈移位寄存器的结构得到线性反馈移位寄存器；

第一子序列获取单元，用于将所述初始化向量代入所述线性反馈移位寄存器得到所述第一子序列。

在本发明的一个实施例中，所述非线性模块包括：

结构生成单元，用于根据初始密钥确定非线性反馈移位寄存器的结构；

非线性反馈移位寄存器生成单元，用于根据所述非线性反馈移位寄存器的结构得到非线性反馈移位寄存器；

第二子序列获取单元，用于将所述初始密钥代入所述非线性反馈移位寄存器得到所述第二子序列。

在本发明的一个实施例中，所述过滤模块包括：

函数选取单元，用于选取过滤函数；

第三子序列获取单元，用于将所述第一子序列和所述第二子序列带入所述过滤函数得到第三子序列。

在本发明的一个实施例中，所述伪随机序列生成模块包括：

函数获取单元，用于获取输出函数；

伪随机序列获取单元，用于将所述第一子序列、所述第二子序列和所述第三子序列带入所述输出函数得到伪随机序列。

与现有技术相比，本发明的有益效果：

1、本发明使用了小尺寸的非线性反馈移位寄存器进行级联，能有效减少逻辑器件与门和异或门的使用，属于轻量级算法，易于软硬件实现。

2、本发明算法结构利用线性反馈移位寄存器作为线性部分，保证生成序列的周期足够大，利用由用户密钥控制级联个数与长度的多个非线性反馈移位寄存器级联作为非线性部分，达到了密钥控制结构的目的，过滤部分使用高阶相关免疫阶、均衡的布尔函数，增强了抗攻击性，提供了更高的安全性与灵活性，生成的伪随机序列可运用到许多加密应用中。

附图说明

图1为本发明实施例提供的一种结构可变的伪随机数生成方法的流程示意图；

图2为本发明实施例提供的一种结构可变的伪随机数生成方法的另一种流程示意图；

图3为本发明实施例提供的一种结构可变的伪随机数生成装置的结构示意图；

图4为本发明实施例提供的一种结构可变的伪随机数生成装置的另一个结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

本实施例是利用反馈移位寄存器实现的。反馈移位寄存器，简称FSR，是产生信号和序列的常用设备，根据反馈函数的不同主要分为线性和非线性两大类。线性反馈移位寄存器(LFSR，linear feedback shift register)是指反馈函数是线性函数的反馈移位寄存器，给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。非线性反馈移位寄存器(NLFSR,Nonlinear feedback shift register)是相对于线性反馈移位寄存器而言的，它的反馈函数为非线性函数，两者大体电路逻辑相似，仅仅在于NLFSR的反馈逻辑是由异或门和与门构成的，而LFSR中仅存在异或门。

本发明的一个实施例提供了一种结构可变的伪随机数生成方法，主要按照以下几个步骤来实现，请参见图1和图2。图1为本发明实施例提供的一种结构可变的伪随机数生成方法的流程示意图；图2为本发明实施例提供的一种结构可变的伪随机数生成方法的另一种流程示意图。

获取初始密钥，本原多项式和初始化向量。

初始密钥在本发明中起着关键作用，它决定着算法的结构。本原多项式是产生最长周期线性反馈移位寄存器的必要条件,初始化向量，可以大大提高加密算法的安全性。在本实施例中，设置初始密钥K为128bits，本原多项式为：f_L(x)＝x¹²⁸+x²⁹+x²⁷+x²+1，初始化IV为128bits。

根据本原多项式和初始化向量得到第一子序列。

由本原多项式得，线性反馈移位寄存器的结构为128阶。将初始化向量IV代入线性反馈移位寄存器中，由{x₀,x₁,...,x_n-1}表示128级线性反馈移位寄存器，x₀的值作为输出，与非线性反馈移位寄存器通过异或运算连接。设t时刻的寄存器状态为(a_t,a_t+1,...,a_t+127)，相应的，得到寄存器的更新函数为：

从线性反馈移位寄存器中抽取若干状态比特得到第一子序列。

在本实施例中，抽取的7个线性反馈移位寄存器状态为：{a_t+8,a_t+13,a_t+20,a_t+42,a_t+60,a_t+79,a_t+95}。

根据初始密钥得到第二子序列。

初始密钥K为128bits，取每16bits表示非线性反馈移位寄存器的长度，选择密钥的80bits(0x1414241816)，可以得到非线性反馈移位寄存器的结构是采用了5个小尺寸的非线性反馈移位寄存器级联连接，设为{f₀,f₁,f₂,f₃,f₄}，长度分别是{20,26,36,24,22}，总长度是128。

由表示非线性反馈移位寄存器。将初始密钥K置入非线性反馈移位寄存器中，对应的非线性反馈函数为：

请参见图3，图3为本发明实施例提供的一种结构可变的伪随机数生成装置的结构示意图。

更新非线性反馈移位寄存器f₄的反馈端，来自3路输入异或：第一路是非线性反馈移位寄存器f₄本身的反馈，第二路是与非线性反馈移位寄存器f₀的输出反馈第三路是线性反馈移位寄存器f的输出x₀。

设t时刻非线性反馈移位寄存器的状态为：

因此，非线性反馈移位寄存器f₄的更新函数为：

非线性反馈移位寄存器{f₀,f₁,f₂,f₃}，反馈端更新由非线性反馈移位寄存器本身的反馈与上一级级联的非线性反馈移位寄存器的输出进行异或运算更新，更新函数如下：

f₃更新函数：

f₂更新函数：

f₁更新函数：

f₀更新函数：

在本实施例中，设t时刻的非线性反馈移位寄存器状态为从每个非线性反馈移位寄存器中抽取一个状态，{b_t+10,b_t+34,b_t+55,b_t+97,b_t+121}，得到第二子序列。

在本实施例中，抽取的7个线性反馈移位寄存器状态为：{a_t+8,a_t+13,a_t+20,a_t+42,a_t+60,a_t+79,a_t+95}。

根据第一子序列和第二子序列得到第三子序列。

选取过滤函数H(x)为9维3次均衡布尔函数，定义为：

将从线性反馈移位寄存器中抽取的第一子序列和从非线性反馈移位寄存器中抽取的第二子序列作为过滤函数的输入变元，则过滤函数输入变元是{x₀,x₁,x₂,x₃,x₄,x₅,x₆,x₇,x₈}←{b_t+34,a_t+8,a_t+13,a_t+20,b_t+97,a_t+42,a_t+60,a_t+79,a_t+95}，通过过滤函数，得到第三子序列。

根据第一子序列、第二子序列和第三子序列得到伪随机序列。

选取输出函数z_t，定义为：其中，中ω＝{2,15,36,45,64,73,89}，指非线性反馈移位寄存器中相对应位置的状态比特，s_t+95是线性反馈移位寄存器中的一个状态比特。将第一子序列、第二子序列和第三子序列带入输出函数，得到伪随机序列。

由于进行的异或运算，保证了伪随机序列的周期不低于线性反馈移位寄存器的周期。

在本实施例中，由{x₀,x₁,...,x_n-1}表示128级线性反馈移位寄存器，δ^k表示向左平移k个寄存器，因此δ¹{x₀,x₁,...,x_n-1}表示线性反馈移位寄存器更新一次，x₀的值作为输出，与非线性反馈移位寄存器通过异或运算连接。

非线性反馈移位寄存器由N个长度分别是{n₀,n₁,…,n_N-1}非线性反馈移位寄存器级联连接，并且第1个非线性反馈移位寄存器的输出反馈回第N个非线性反馈移位寄存器构成环状。

非线性反馈移位寄存器内部状态向左平移更新寄存器，位置的状态作为输出，传递给级联的非线性反馈移位寄存器，自身非线性反馈函数计算的值与右端级联的非线性反馈移位寄存器的输出异或更新自身右端寄存器的内部状态，f_N-1与线性模块的输出以及第1个非线性反馈移位寄存器的输出进行异或运算更新位置的状态。

非线性反馈移位寄存器与线性反馈移位寄存器同步进行更新，不断得到伪随机序列，形成密钥流。

参考论文A ring-like cascade connection and a class of NFSRs with thesame cycle structures中涉及的星积运算，表示为：对任意两个布尔函数f₁(x₀,x₁,…,x_n)和f₂(x₀,x₁,…,x_m)定义为：

f₁*f₂＝f₁(f₂(x₀,…,x_m),f₂(x₁,…,x_m+1),…,f₂(x_n,…,x_n+m))。

本实施例使用的5个非线性反馈移位寄存器级联相当于一个128阶的非线性反馈移位寄存器，对应地非线性函数g(x)容易表示：

g(x)＝f₀*f₁*f₂*f₃*f₄

＝f₀*f₁*f₂*h₀(x₀,…,x₄₅)

＝f₀*f₁*h₁(x₀,…,x₈₁)

＝f₀*h₂(x₀,…,x₁₀₇)

＝h₃(x₀,…,x₁₂₇)

引入函数Δ^k(h(x))，表示对h(x)函数中变量的下标增加k值。

g(x)中h₀(x₀,…,x₄₅)、h₁(x₀,…,x₈₁)、h₂(x₀,…,x₁₀₇)、h₃(x₀,…,x₁₂₇)具体的表示为：

非线性反馈函数g(x)，t时刻的寄存器状态为{s_t,…,s_t+128}对应的更新函数：

由g(x)更新函数得到在硬件实现资源如下表：

	异或门	与门
			h'<sub>0</sub>(s<sub>t</sub>,…,s<sub>t+45</sub>)	23	13
h’<sub>1</sub>(s<sub>t</sub>,…,s<sub>t+81</sub>)	23*5+4＝119	13*5+1＝66
			h'<sub>2</sub>(s<sub>t</sub>,…,s<sub>t+107</sub>)	119*6+5＝719	66*6+1＝397
s<sub>t+128</sub>	719*7+7＝5010	397*7+1＝2780

由5个级联的非线性反馈移位寄存器{f₀,f₁,f₂,f₃,f₄}的更新函数硬件实现上使用了24个异或门和6个与门，相对128阶的非线性反馈移位寄存器非线性函数g(x)大大节省了硬件资源。

本发明的一个实施例还提供了一种结构可变的伪随机数生成装置，包括：数据获取模块，用于获取初始密钥、本原多项式和初始化向量；线性模块，用于根据所述本原多项式和所述初始化向量得到第一子序列；非线性模块，用于根据所述初始密钥得到第二子序列；过滤模块，用于根据所述第一子序列和所述第二子序列得到第三子序列；伪随机序列生成模块，用于根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列。

上述线性模块包括：结构生成单元，用于根据所述本原多项式确定线性反馈移位寄存器的结构；线性反馈移位寄存器生成单元，用于根据所述线性反馈移位寄存器的结构得到线性反馈移位寄存器；第一子序列获取单元，用于将所述初始化向量代入所述线性反馈移位寄存器得到所述第一子序列。

上述非线性模块包括：结构生成单元，用于根据初始密钥确定非线性反馈移位寄存器的结构；非线性反馈移位寄存器生成单元，用于根据所述非线性反馈移位寄存器的结构得到非线性反馈移位寄存器；第二子序列获取单元，用于将所述初始密钥代入所述非线性反馈移位寄存器得到所述第二子序列。

上述过滤模块包括：函数选取单元，用于选取过滤函数；第三子序列获取单元，用于将所述第一子序列和所述第二子序列带入所述过滤函数得到第三子序列。

上述伪随机序列生成模块包括：函数获取单元，用于获取输出函数；

伪随机序列获取单元，用于将所述第一子序列、所述第二子序列和所述第三子序列带入所述输出函数得到伪随机序列。

图3和图4为本发明实施例提供的一种结构可变的伪随机数生成装置的结构示意图。

本发明提供了一种结构可变的伪随机数生成方法及装置，采用级联的非线性反馈移位寄存器替换伪随机数生成器中一个高阶非线性反馈移位寄存器，能有效减少逻辑器件与门和异或门的使用，类Grain型的结构属于轻量级算法，易于软硬件实现。具体使用中以用户密钥来选择进行级联的非线性反馈移位寄存器的个数与长度，进而达到由密钥控制结构的目的；过滤模块使用较高相关免疫阶、均衡的布尔函数，能抵抗相关攻击，增加安全性，生成的高性能的伪随机数序列可运用到许多加密应用中。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种结构可变的伪随机数生成方法，其特征在于，包括：

获取初始密钥、本原多项式和初始化向量；

根据所述本原多项式和所述初始化向量得到第一子序列；

根据所述初始密钥得到第二子序列；

根据所述第一子序列和所述第二子序列得到第三子序列；

根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列。

2.根据权利要求1所述的方法，其特征在于，还包括：

所述第一子序列和所述第二子序列重复更新，得到密钥流。

3.根据权利要求1所述的方法，其特征在于，根据所述本原多项式和所述初始化向量得到第一子序列，包括：

根据所述本原多项式确定线性反馈移位寄存器的结构；

根据所述线性反馈移位寄存器的结构得到线性反馈移位寄存器；

将所述初始化向量代入所述线性反馈移位寄存器得到所述第一子序列。

4.根据权利要求1所述的方法，其特征在于，根据所述初始密钥得到第二子序列，包括：

根据所述初始密钥确定非线性反馈移位寄存器的结构；

根据所述非线性反馈移位寄存器的结构得到非线性反馈移位寄存器；

将所述初始密钥代入所述非线性反馈移位寄存器得到所述第二子序列。

5.根据权利要求1所述的方法，其特征在于，根据所述第一子序列和所述第二子序列得到第三子序列，包括：

选取过滤函数；

将所述第一子序列和所述第二子序列代入所述过滤函数得到第三子序。

6.根据权利要求1所述的方法，其特征在于，根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列，包括：

选取输出函数；

将所述第一子序列、所述第二子序列和所述第三子序列代入所述输出函数得到伪随机序列。

7.一种结构可变的伪随机数生成装置，其特征在于，包括：

数据获取模块，用于获取初始密钥、本原多项式和初始化向量；

线性模块，用于根据所述本原多项式和所述初始化向量得到第一子序列；

非线性模块，用于根据所述初始密钥得到第二子序列；

过滤模块，用于根据所述第一子序列和所述第二子序列得到第三子序列。

伪随机序列生成模块，用于根据所述第一子序列、所述第二子序列和所述第三子序列得到伪随机序列。

8.根据权利要求7所述的装置，其特征在于，所述线性模块包括：

结构生成单元，用于根据所述本原多项式得到线性反馈移位寄存器的结构；

线性反馈移位寄存器生成单元，用于根据所述线性反馈移位寄存器的结构得到线性反馈移位寄存器；

第一子序列获取单元，用于将所述初始化向量代入所述线性反馈移位寄存器得到所述第一子序列。

9.根据权利要求7所述的装置，其特征在于，所述非线性模块包括：

结构生成单元，用于根据初始密钥得到非线性反馈移位寄存器的结构；

非线性反馈移位寄存器生成单元，用于根据所述非线性反馈移位寄存器的结构得到非线性反馈移位寄存器；

第二子序列获取单元，用于将所述初始密钥代入所述非线性反馈移位寄存器得到所述第二子序列。

10.根据权利要求7所述的装置，其特征在于，所述伪随机序列生成模块包括：

函数获取单元，用于获取输出函数；

伪随机序列获取单元，用于将所述第一子序列、所述第二子序列和所述第三子序列带入所述输出函数得到伪随机序列。