CN110048716B - 数模转换器 - Google Patents

数模转换器 Download PDF

Info

Publication number
CN110048716B
CN110048716B CN201810039012.3A CN201810039012A CN110048716B CN 110048716 B CN110048716 B CN 110048716B CN 201810039012 A CN201810039012 A CN 201810039012A CN 110048716 B CN110048716 B CN 110048716B
Authority
CN
China
Prior art keywords
signal
module
digital
correction
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810039012.3A
Other languages
English (en)
Other versions
CN110048716A (zh
Inventor
赖龙强
李学清
杨华中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810039012.3A priority Critical patent/CN110048716B/zh
Publication of CN110048716A publication Critical patent/CN110048716A/zh
Application granted granted Critical
Publication of CN110048716B publication Critical patent/CN110048716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及一种数模转换器。其包括:译码模块、阵列转换模块、求和模块及校正模块。校正模块根据第一数字信号及所存储的校正参数生成校正补偿信号;译码模块根据第一数字信号及校正补偿信号生成译码处理后的状态控制信号;阵列转换模块生成受状态控制信号控制的多个第一模拟信号;求和模块确定求和处理后的第二模拟信号作为模拟输出信号。根据本公开的实施例,能够通过校正模块输出校正补偿信号,译码模块根据输入数字信号及校正补偿信号生成状态控制信号,阵列转换模块生成模拟信号,进而求和确定模拟输出信号,从而降低数模转换器的动态失配,提高数模转换器的精度和线性度。

Description

数模转换器
技术领域
本公开涉及集成电路技术领域,尤其涉及一种数模转换器。
背景技术
数模转换器(DAC)又称D/A转换器,简称DAC,它是把数字量转变成模拟量的器件。数模转换器既可作为独立的数模转换器芯片用于信号处理、军用通讯、雷达、电子对抗等领域,也可作为IP或子模块用于DDS、射频模拟前端以及各种高精度SOC***,实现将数字信号转换成模拟信号输出的功能。数模转换器作为数字域与模拟域之间转换的重要桥梁,在信号处理和通信领域中有着重要作用。
随着现代通信中信息量的提高,对数模转换器的速度有了更高的要求。同时由于频谱的复用,使得单一信道中同时存在的信号频谱范围更宽,为降低不同频段内信号的干扰,同时降低非线性引入的谐波的干扰,要求数模转换器有更高的线性度。DAC的线性度通常采用SFDR(Spurious Free Dynamic range,无杂散动态范围)来描述,SFDR定义为输出关心的频带范围内,信号能量和能量最大的谐波的能量之比。在更宽的频带范围内达到更高的SFDR是当前应用领域的发展对数模转换器提出的新的性能要求,也是当前研究领域的热点之一。
高性能数模转换器的SFDR主要受限于两大因素:模拟单元的静态失配,即在工艺制造或者使用环境变化时,实际的模拟单元对应的模拟量与设计的不同;模拟单元切换过程中的动态失配,这种动态失配主要由不同被控的物理单元之间到输出端或者控制信号到不同被控物理单元之间的距离不同导致的时序失配造成。同时输出信号变化时,也可能导致内部物理单元切换的特性发生改变,如切换延时或者切换过程中的跳变沿陡峭程度。这两大因素中,静态失配主要限制数模转换器SFDR在低频的性能,而动态失配则主要限制数模转换器SFDR在高频的性能。随着数模转换器工作频率越来越高,解决动态失配的问题变得尤为重要。
发明内容
有鉴于此,本公开提出了一种数模转换器,能够降低数模转换器的动态失配,提高数模转换器的精度和线性度。
根据本公开的一方面,提供了一种数模转换器,包括:
译码模块,所述译码模块的第一输入端输入第一数字信号,第二输入端输入校正补偿信号,输出端输出译码处理后的状态控制信号;
阵列转换模块,连接到所述译码模块,所述阵列转换模块的输入端输入所述状态控制信号,输出端输出受所述状态控制信号控制的多个第一模拟信号;
求和模块,连接到所述阵列转换模块,所述求和模块的输入端输入所述多个第一模拟信号,输出端输出求和处理后的第二模拟信号;
校正模块,连接到所述译码模块,所述校正模块的第一输入端输入第一数字信号,第一输出端输出校正补偿信号,
其中,所述校正模块根据所述第一数字信号以及内部的校正参数生成所述校正补偿信号,所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号,
其中,所述阵列转换模块包括多个动作单元,所述状态控制信号的各位数字信号分别输入所述多个动作单元,所述多个动作单元的输出端分别输出受所述状态控制信号控制的多个第一模拟信号,
所述多个动作单元的开关权重绝对值之和除以所述多个动作单元中的开关权重绝对值的最小值的商值大于与所述状态控制信号相对应的第一数字信号的十进制数值的最大值。
在一种可能的实现方式中,所述校正模块的第二输入端输入使能信号,
其中,在所述使能信号的控制下,当所述数模转换器处于正常输出模式下时,所述校正模块根据所述第一数字信号生成所述校正补偿信号,所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号。
在一种可能的实现方式中,所述数模转换器还包括误差测量模块,分别连接到所述求和模块和所述校正模块,
所述误差测量模块在校正模块的控制下,测量求和模块输出的第二模拟信号中的误差信号,
所述校正模块根据所述误差信号生成并存储校正参数。
在一种可能的实现方式中,当所述数模转换器处于校正测量模式下时,所述校正模块的第二输出端输出第二控制信号到所述误差测量模块的第二输入端,第三输出端输出第三控制信号到所述译码模块的第三输入端,第四输出端输出第一控制信号到所述误差测量模块的第三输入端,所述校正模块的第三输入端连接至所述误差测量模块的第一输出端,输入所述误差测量模块测得的误差信号;
所述误差测量模块的第一输入端输入校正测量模式下的第二模拟信号,第二输入端输入来自所述校正模块的第二控制信号,第三输入端输入来自所述校正模块的第一控制信号,第一输出端输出所述误差信号,
其中,所述译码模块根据所述第三控制信号生成校正测量模式下的状态控制信号;
所述误差测量模块根据所述第二控制信号生成参考信号,并将所述参考信号与所述第二模拟信号进行比较,生成所述误差信号,
所述校正模块根据所述误差信号生成并存储所述校正参数。
在一种可能的实现方式中,所述多个动作单元的数量大于或等于所述状态控制信号的位数,所述状态控制信号的各位的控制权重与所述多个动作单元的开关权重相对应,
所述多个动作单元包括电流源开关单元、电阻开关单元或者电容开关单元中的一种或多种。
在一种可能的实现方式中,在部分或全部的有效输出周期中,所述状态控制信号的各位的控制权重按绝对值求和对应的十进制数值大于所述第一数字信号的十进制数值。
在一种可能的实现方式中,所述状态控制信号的各位的控制权重按绝对值求和对应的十进制数值与所述第一数字信号的十进制数值之差为固定值或者与信号无关的一个随机值。
在一种可能的实现方式中,所述译码模块包括:存储单元、运算单元以及控制单元,
所述存储单元第一输入端输入所述第一数字信号,并存储多个周期的第一数字信号和/或多个周期的状态控制信号;
所述运算单元的第一输入端输入当前周期的第一数字信号,第二输入端输入所述存储单元存储的多个周期的第一数字信号,第三输入端输入所述校正模块的校正补偿信号,所述运算单元根据当前周期的第一数字信号、多个周期的第一数字信号以及所述校正模块的校正补偿信号,确定当前周期的状态控制信号中相比前一周期的状态控制信号不变的状态控制信号,生成并输出状态切换参数;
所述控制单元的第一输入端输入当前周期的第一数字信号,第二输入端输入所述存储单元存储的多个周期的第一数字信号,第三输入端输入所述状态切换参数,
所述控制单元根据当前周期的第一数字信号、多个周期的第一数字信号以及所述状态切换参数,生成并输出当前周期的状态控制信号。
在一种可能的实现方式中,所述状态切换参数是当前周期的第一数字信号、前一周期的第一数字信号以及所述校正补偿信号的线性组合。
在一种可能的实现方式中,所述校正模块包括校正控制单元和补偿参数生成单元,
在所述数模转换器处于校正测量模式下时,所述校正控制单元输出第二控制信号到所述误差测量模块,以使所述误差测量模块生成参考信号;输出第三控制信号到所述译码模块,以使所述译码模块生成校正测量模式下的状态控制信号;输出第四控制信号到所述补偿参数生成单元;
所述补偿参数生成单元根据所述误差信号以及所述第四控制信号,生成并存储所述校正参数,输出所述校正补偿信号。
在一种可能的实现方式中,所述误差测量模块包括:参考动作单元阵列以及比较单元,
所述参考动作单元阵列根据所述校正模块的第二控制信号,生成参考信号;
所述参考信号以及所述第二模拟信号输入所述比较单元进行比较,输出所述误差信号。
根据本公开实施例的数模转换器,能够通过校正模块输出校正补偿信号,译码模块根据输入的第一数字信号以及校正补偿信号生成状态控制信号,阵列转换模块生成受状态控制信号控制的第一模拟信号,并通过求和模块输出求和处理后的第二模拟信号,从而降低数模转换器的动态失配,提高数模转换器的精度和线性度。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1是根据本公开一示例性实施例示出的数模转换器的框图。
图2是根据本公开一示例性实施例示出的数模转换器的示意图。
图3是根据本公开一示例性实施例示出的译码逻辑的示意图。
图4是根据本公开一示例性实施例示出的译码逻辑的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
图1是根据本公开一示例性实施例示出的数模转换器的框图。如图1所示,根据本公开实施例的数模转换器可包括译码模块11、阵列转换模块12、求和模块13及校正模块14,
译码模块11的第一输入端输入第一数字信号D[k][1:L],第二输入端输入校正补偿信号M[k],输出端输出译码处理后的状态控制信号C[k][1:P],其中,k表示第k个周期的信号,L表示第一数字信号的位数,P表示状态控制信号的位数,k、L、P为自然数;
阵列转换模块12连接到译码模块11,阵列转换模块12的输入端输入所述状态控制信号C[k][1:P],输出端输出受状态控制信号控制的多个第一模拟信号a1(t)、a1(t)、…、aP(t);
求和模块13,连接到所述阵列转换模块12,所述求和模块13的输入端输入所述多个第一模拟信号a1(t)、a1(t)、…、aP(t),输出端输出求和处理后的第二模拟信号Y(t),其中t表示对应于第k个数字信号的时间;
校正模块14,连接到所述译码模块11,所述校正模块14的第一输入端输入第一数字信号D[k][1:L],第一输出端输出校正补偿信号M[k],
其中,所述校正模块14根据所述第一数字信号以及所存储的校正参数生成所述校正补偿信号M[k],数模转换器将所述第二模拟信号Y(t)作为数模转换后的模拟输出信号,
其中,所述阵列转换模块12包括多个动作单元,所述状态控制信号的各位数字信号分别输入所述多个动作单元,所述多个动作单元的输出端分别输出受所述状态控制信号控制的多个第一模拟信号,
所述多个动作单元的开关权重绝对值之和除以所述多个动作单元中的开关权重绝对值的最小值的商值大于与所述状态控制信号相对应的第一数字信号的十进制数值的最大值。
根据本公开实施例的数模转换器,能够通过校正模块输出校正补偿信号,译码模块根据输入的第一数字信号以及校正补偿信号生成状态控制信号,阵列转换模块生成受状态控制信号控制的第一模拟信号,并通过求和模块输出求和处理后的第二模拟信号,从而降低数模转换器的动态失配,提高数模转换器的精度和线性度。
举例来说,可以在校正模块14中存储有针对阵列转换模块12的校正参数。可以通过测试获得全部的校正参数,可以测试获得部分的校正参数并通过计算获得其余的校正参数;也可以通过计算获得全部的校正参数。
在数模转换器输入第一数字信号D[k][1:L]时,校正模块14可以根据第一数字信号D[k][1:L]以及校正参数生成校正补偿信号M[k]。译码模块根据其第一输入端输入的第一数字信号D[k][1:L]和第二输入端输入的校正补偿信号M[k],生成译码处理后的一组状态控制信号C[k][1:P]。
在一种可能的实现方式中,阵列转换模块12可包括多个动作单元1~P,输入端可输入状态控制信号C[k][1:P],输出端输出受状态控制信号控制的多个第一模拟信号a1(t)、a1(t)、…、aP(t);求和模块13的输入端输入多个第一模拟信号a1(t)、a1(t)、…、aP(t),输出端输出求和处理后的第二模拟信号Y(t)。
在一种可能的实现方式中,所述控制单元用于根据译码模块的第一数字信号在当前时钟周期的值、运算单元的输出、以及若干个周期前的第一数字信号,生成用于控制阵列转换模块进行状态切换的状态控制信号,使多个时钟周期保持不变的状态控制信号的数目随校正补偿信号的变化而变化。
图2是根据本公开一示例性实施例示出的数模转换器的示意图。如图2所示,在一种可能的实现方式中,译码模块11可以包括存储单元111、运算单元112以及控制单元113,
存储单元111的第一输入端输入所述第一数字信号D[k][1:L],并存储多个周期的第一数字信号D[1:k][1:L]和/或多个周期的状态控制信号C[1:k][1:P];
运算单元112的第一输入端输入当前周期的第一数字信号D[k][1:L],第二输入端输入所述存储单元111存储的多个周期的第一数字信号D[1:k][1:L],第三输入端输入所述校正模块14的校正补偿信号M[k],所述运算单元112根据当前周期的第一数字信号D[k][1:L]、多个周期的第一数字信号D[1:k][1:L]以及所述校正模块的校正补偿信号M[k],确定当前周期的状态控制信号C[k][1:P]中相比前一周期的状态控制信号C[k-1][1:P]不变的状态控制信号,生成并输出状态切换参数B[k];
控制单元113的第一输入端输入当前周期的第一数字信号D[k][1:L],第二输入端输入存储单元111存储的多个周期的第一数字信号D[1:k][1:L],第三输入端输入所述状态切换参数B[k],
所述控制单元113根据当前周期的第一数字信号D[k][1:L]、多个周期的第一数字信号D[1:k][1:L]以及所述状态切换参数B[k],生成并输出当前周期的状态控制信号C[k][1:P]。
举例来说,输入的第一数字信号D[k][1:L]可以首先输入并依次存储到存储单元111中。根据当前周期的第一数字信号D[k][1:L]、前一周期的第一数字信号D[k-1][1:L]以及校正补偿信号M[k],运算单元112可以确定当前周期的状态控制信号C[k][1:P]中相比前一周期的状态控制信号C[k-1][1:P]不变的状态控制信号,生成并输出状态切换参数B[k]。应当理解,可以采用各种方式确定状态切换参数B[k]。
在一种可能的实现方式中,状态切换参数可以是当前周期的第一数字信号、前一周期的第一数字信号以及所述校正补偿信号的线性组合。
图3是根据本公开一示例性实施例示出的译码逻辑的示意图。如图3所示,译码模块11可以包括至少两个D触发器1和2,clk为时钟,Di和Di+1分别为i时刻和i+1时刻的第一数字信号,Mi为i时刻的校正补偿信号,i为自然数。D触发器1可以作为存储单元,在i+1时刻,Di、Di+1及Mi可以同时输入运算单元中进行处理(例如采用公式1/2×(Di+Di+1-Mi)),确定状态切换参数Ki,也即i时刻重复利用的动作单元的个数。通过进一步的译码处理,在保证i+1时刻的状态控制信号Si+1与前一时刻(i时刻)的状态控制信号Si之间重复利用的动作单元的个数为Ki的情况下,译码输出i+1时刻的状态控制信号Si+1,从而实现了整个译码过程。
图4是根据本公开一示例性实施例示出的译码逻辑的示意图。如图4所示,译码模块11可以包括一个D触发器3,clk为时钟,Di和Di+1分别为i时刻和i+1时刻的第一数字信号,Mi为i时刻的校正补偿信号,i为自然数。D触发器1可以作为存储单元,在i+1时刻,Di、Di+1及Mi可以同时输入运算单元中进行处理(例如采用公式1/2×(Di+Di+1-Mi)),确定状态切换参数Ki,也即i时刻重复利用的动作单元的个数。
与图3不同的是,在图4中,可以根据i时刻的第一数字信号Di和i+1时刻的第一数字信号Di+1进行计算,确定译码起始点Hn;将i+1时刻的第一数字信号Di+1输入温度计译码器进行译码;将温度计译码器的译码结果、译码起始点Hn以及i+1时刻的第一数字信号Di+1输入到桶形移位器中,从而状态控制信号Si+1。这样,可以在保证i+1时刻的状态控制信号Si+1与前一时刻(i时刻)的状态控制信号Si之间重复利用的动作单元的个数为Ki的情况下,译码输出i+1时刻的状态控制信号Si+1,从而实现了整个译码过程。
应当理解,可以采用本领域公知的各种方式实现译码模块的功能,本公开对此不作限制。
如图2所示,在一种可能的实现方式中,阵列转换模块12可包括多个动作单元1~P,状态控制信号C[k][1:P]的各位数字信号分别输入多个动作单元,输出受状态控制信号控制的多个第一模拟信号,
在一种可能的实现方式中,所述多个动作单元的数量大于或等于所述状态控制信号的位数,且所述状态控制信号的各位的控制权重与所述多个动作单元的开关权重相对应,
所述多个动作单元包括电流源开关单元、电阻开关单元或者电容开关单元中的一种或多种。
举例来说,多个动作单元中可以包括分别接收状态控制信号的各位数字信号的有效动作单元,以及不接收输入信号的无效动作单元。可以设置一个或多个无效动作单元以便对模拟信号进行调整,也可以不设置无效动作单元,本公开对此不作限制。
在状态控制信号为P位时,有效动作单元可以为P个(也即图2所示的动作单元1~P),动作单元1~P分别具有开关权重w1、w2、……、wP,可表示每个动作单元根据其对输出的模拟信号的贡献大小,并且各个动作单元的开关权重可以相同或不同。状态控制信号C[k][1:P]的各位数字信号可分别输入多个动作单元,输出受状态控制信号控制的多个第一模拟信号a1(t)、a1(t)、…、aP(t)。多个第一模拟信号a1(t)、a1(t)、…、aP(t)可以在求和模块出进行求和处理,输出求和处理后的第二模拟信号Y(t)。
在一种可能的实现方式中,所述多个动作单元的开关权重绝对值之和除以所述多个动作单元中的开关权重绝对值的最小值的商值(
Figure BDA0001548915900000111
1≤j≤P)大于与所述状态控制信号相对应的第一数字信号的十进制数值的最大值。
在一种可能的实现方式中,状态控制信号C[k][1:P]的各位可以具有控制权重,可表示状态控制信号的各位在输出中的贡献。第j位的状态控制信号C[k][j]的控制权重可以表示为该位的状态控制信号C[k][j]所控制的控制动作单元j的权重值wj除以绝对值最小的权重的值。
在一种可能的实现方式中,在部分或全部的有效输出周期中,所述状态控制信号C[k][1:P]的各位的控制权重按绝对值求和对应的十进制数值大于第一数字信号D[k][1:L]的十进制数值。例如,第一数字信号D[k][1:L]的十进制数值为A,状态控制信号C[k][1:P]的各位的控制权重按绝对值求和对应的十进制数值为B,则可以有B>A。
在一种可能的实现方式中,所述状态控制信号的各位的控制权重按绝对值求和对应的十进制数值与所述第一数字信号的十进制数值之差为固定值。也即B-A=固定值或者与信号无关的一个随机值。
在一种可能的实现方式中,所述校正模块的第二输入端输入使能信号,
其中,在所述使能信号的控制下,当所述数模转换器处于正常输出模式下时,所述校正模块根据所述第一数字信号生成所述校正补偿信号,所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号。
举例来说,可以通过使能信号EN控制数模转换器的工作状态,例如使能信号EN为1时,数模转换器处于正常输出模式;使能信号EN为0时,数模转换器处于校正测量模式。
在一种可能的实现方式中,在正常输出模式下,数模转换器输入第一数字信号D[k][1:L],校正模块14可以根据第一数字信号D[k][1:L]以及校正参数生成校正补偿信号M[k]。在校正测量模式下,校正模块14可以生成并存储校正参数。
如图2所示,在一种可能的实现方式中,数模转换器还包括误差测量模块15,分别连接到所述求和模块13和所述校正模块14,
所述误差测量模块在校正模块的控制下,测量求和模块输出的第二模拟信号中的误差信号,
所述校正模块根据所述误差信号生成并存储校正参数。
在一种可能的实现方式中,当数模转换器处于校正测量模式下时,所述校正模块14的第二输出端输出第二控制信号到所述误差测量模块的第二输入端,第三输出端输出第三控制信号到所述译码模块的第三输入端,第四输出端输出第一控制信号到所述误差测量模块的第三输入端,所述校正模块的第三输入端连接至所述误差测量模块的第一输出端,输入所述误差测量模块测得的误差信号;
所述误差测量模块15的第一输入端输入校正测量模式下的第二模拟信号Y(t),第二输入端输入来自所述校正模块的第二控制信号,第三输入端输入来自所述校正模块的第一控制信号,第一输出端输出所述误差信号,
其中,所述译码模块11根据所述第三控制信号生成校正测量模式下的状态控制信号C[k][1:P];
所述误差测量模块根据所述第二控制信号生成参考信号,并将所述参考信号与所述第二模拟信号进行比较,生成所述误差信号,
所述校正模块根据所述误差信号生成并存储所述校正参数。
如图2所示,在一种可能的实现方式中,所述误差测量模块15可包括:参考动作单元阵列151以及比较单元152,
参考动作单元阵列151根据所述校正模块14的第三控制信号,生成参考信号;
所述参考信号以及所述第二模拟信号输入所述比较单元152进行比较,输出所述误差信号。
举例来说,使能信号EN为0时,数模转换器处于校正测量模式。校正模块14可以输出第三控制信号到译码模块11,以使译码模块11生成校正测量模式下的状态控制信号C[k][1:P]。该第三控制信号可以是预先设定在校正模块14中的数字信号序列,例如每位信号的数字依次改变的数字信号序列。
在一种可能的实现方式中,校正测量模式下的状态控制信号C[k][1:P]经由阵列转换模块12处理后,生成受状态控制信号C[k][1:P]控制的多个第一模拟信号;经由求和模块13求和处理,可获得第二模拟信号y(t)。
如图2所示,在一种可能的实现方式中,可通过校正模块14的第一控制信号控制一个比较控制开关153,以使数模转换器处于正常输出模式下时,第二模拟信号Y(t)作为模拟输出;数模转换器处于校正测量模式下时,第二模拟信号Y(t)连接到误差测量模块15的比较单元152。
在一种可能的实现方式中,校正模块14可输出第二控制信号到误差测量模块15的参考动作单元阵列151,其中,第二控制信号可以例如与第三控制信号相同。第二控制信号经参考动作单元阵列151转换后,可以生成参考信号(模拟信号)。将参考信号与第二模拟信号Y(t)同时输入比较单元152中进行比较,根据比较结果生成误差信号,并把该误差信号输入到校正模块14中。
如图2所示,在一种可能的实现方式中,校正模块14可包括校正控制单元141和补偿参数生成单元142,
在所述数模转换器处于校正测量模式下时,所述校正控制单元输出第二控制信号到所述误差测量模块,以使所述误差测量模块生成参考信号;输出所述第三控制信号到所述译码模块,以使所述译码模块生成校正测量模式下的状态控制信号;输出第四控制信号到所述补偿参数生成单元;
所述补偿参数生成单元根据所述误差信号以及所述第四控制信号,生成并存储所述校正参数,输出所述校正补偿信号。
根据本公开的数模转换器,不需要额外的时钟周期,也不需要难以控制的可调延时线,只需要数字电路中进行一定量的存储或者简单运算。这种数字域进行处理的方式随着工艺的进步能够得到更好的收益。并且,本公开通过一定的控制逻辑确定哪些动作单元发生切换,从而保证切换过程中的动态失配带来的线性度影响最小。这种方式相比在一个较长的时钟周期内加入预失真信号能够更好的对齐失真的相位,从而保证不会引入过补偿。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (11)

1.一种数模转换器,其特征在于,包括:
译码模块,所述译码模块的第一输入端输入第一数字信号,第二输入端输入校正补偿信号,输出端输出译码处理后的状态控制信号;
阵列转换模块,连接到所述译码模块,所述阵列转换模块的输入端输入所述状态控制信号,输出端输出受所述状态控制信号控制的多个第一模拟信号;
求和模块,连接到所述阵列转换模块,所述求和模块的输入端输入所述多个第一模拟信号,输出端输出求和处理后的第二模拟信号;
校正模块,连接到所述译码模块,所述校正模块的第一输入端输入第一数字信号,第一输出端输出校正补偿信号,
其中,所述校正模块根据所述第一数字信号以及内部的校正参数生成所述校正补偿信号,所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号,
其中,所述阵列转换模块包括多个动作单元,所述状态控制信号的各位数字信号分别输入所述多个动作单元,所述多个动作单元的输出端分别输出受所述状态控制信号控制的多个第一模拟信号,
所述多个动作单元的开关权重绝对值之和除以所述多个动作单元中的开关权重绝对值的最小值的商值大于与所述状态控制信号相对应的第一数字信号的十进制数值的最大值,其中,所述开关权重表示动作单元输出的模拟信号的贡献大小。
2.根据权利要求1所述的数模转换器,其特征在于,所述校正模块的第二输入端输入使能信号,
其中,在所述使能信号的控制下,当所述数模转换器处于正常输出模式下时,所述校正模块根据所述第一数字信号生成所述校正补偿信号,所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号。
3.根据权利要求1所述的数模转换器,其特征在于,所述数模转换器还包括误差测量模块,分别连接到所述求和模块和所述校正模块,
所述误差测量模块在校正模块的控制下,测量求和模块输出的第二模拟信号中的误差信号,
所述校正模块根据所述误差信号生成并存储校正参数。
4.根据权利要求3所述的数模转换器,其特征在于,当所述数模转换器处于校正测量模式下时,所述校正模块的第二输出端输出第二控制信号到所述误差测量模块的第二输入端,第三输出端输出第三控制信号到所述译码模块的第三输入端,第四输出端输出第一控制信号到所述误差测量模块的第三输入端,所述校正模块的第三输入端连接至所述误差测量模块的第一输出端,输入所述误差测量模块测得的误差信号;
所述误差测量模块的第一输入端输入校正测量模式下的第二模拟信号,第二输入端输入来自所述校正模块的第二控制信号,第三输入端输入来自所述校正模块的第一控制信号,第一输出端输出所述误差信号,
其中,所述译码模块根据所述第三控制信号生成校正测量模式下的状态控制信号;
所述误差测量模块根据所述第二控制信号生成参考信号,并将所述参考信号与所述第二模拟信号进行比较,生成所述误差信号,
所述校正模块根据所述误差信号生成并存储所述校正参数。
5.根据权利要求1所述的数模转换器,其特征在于,所述多个动作单元的数量大于或等于所述状态控制信号的位数,所述状态控制信号的各位的控制权重等于该位状态控制信号控制的动作单元的开关权重除以所有动作单元的开关权重绝对值中的最小值,
所述多个动作单元包括电流源开关单元、电阻开关单元或者电容开关单元中的一种或多种。
6.根据权利要求1所述的数模转换器,其特征在于,在部分或全部的有效输出周期中,所述状态控制信号的各位的控制权重按绝对值求和对应的十进制数值大于所述第一数字信号的十进制数值。
7.根据权利要求1所述的数模转换器,其特征在于,所述状态控制信号的各位的控制权重按绝对值求和对应的十进制数值与所述第一数字信号的十进制数值之差为固定值或者与信号无关的一个随机值。
8.根据权利要求1所述的数模转换器,其特征在于,所述译码模块包括:存储单元、运算单元以及控制单元,
所述存储单元第一输入端输入所述第一数字信号,并存储多个周期的第一数字信号和多个周期的状态控制信号;
所述运算单元的第一输入端输入当前周期的第一数字信号,第二输入端输入所述存储单元存储的多个周期的第一数字信号,第三输入端输入所述校正模块的校正补偿信号,所述运算单元根据当前周期的第一数字信号、多个周期的第一数字信号以及所述校正模块的校正补偿信号,确定当前周期的状态控制信号中,与前一周期的状态控制信号相比不变的状态控制信号,生成并输出状态切换参数;
所述控制单元的第一输入端输入当前周期的第一数字信号,第二输入端输入所述存储单元存储的多个周期的第一数字信号,第三输入端输入所述状态切换参数,
所述控制单元根据当前周期的第一数字信号、多个周期的第一数字信号以及所述状态切换参数,生成并输出当前周期的状态控制信号。
9.根据权利要求8所述的数模转换器,其特征在于,所述状态切换参数是当前周期的第一数字信号、前一周期的第一数字信号以及所述校正补偿信号的线性组合。
10.根据权利要求3所述的数模转换器,其特征在于,所述校正模块包括校正控制单元和补偿参数生成单元,
在所述数模转换器处于校正测量模式下时,所述校正控制单元输出第二控制信号到所述误差测量模块,以使所述误差测量模块生成参考信号;输出第三控制信号到所述译码模块,以使所述译码模块生成校正测量模式下的状态控制信号;输出第四控制信号到所述补偿参数生成单元;
所述补偿参数生成单元根据所述误差信号以及所述第四控制信号,生成并存储所述校正参数,输出所述校正补偿信号。
11.根据权利要求3所述的数模转换器,其特征在于,所述误差测量模块包括:参考动作单元阵列以及比较单元,
所述参考动作单元阵列根据所述校正模块的第二控制信号,生成参考信号;
所述参考信号以及所述第二模拟信号输入所述比较单元进行比较,输出所述误差信号。
CN201810039012.3A 2018-01-16 2018-01-16 数模转换器 Active CN110048716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810039012.3A CN110048716B (zh) 2018-01-16 2018-01-16 数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810039012.3A CN110048716B (zh) 2018-01-16 2018-01-16 数模转换器

Publications (2)

Publication Number Publication Date
CN110048716A CN110048716A (zh) 2019-07-23
CN110048716B true CN110048716B (zh) 2021-02-05

Family

ID=67272812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810039012.3A Active CN110048716B (zh) 2018-01-16 2018-01-16 数模转换器

Country Status (1)

Country Link
CN (1) CN110048716B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
JP2013118466A (ja) * 2011-12-02 2013-06-13 Hideo Kusakabe Dacの直線歪補正回路
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法
CN106856405A (zh) * 2015-12-08 2017-06-16 清华大学 一种开关电流装置及基于该装置的数模转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
JP2013118466A (ja) * 2011-12-02 2013-06-13 Hideo Kusakabe Dacの直線歪補正回路
CN106856405A (zh) * 2015-12-08 2017-06-16 清华大学 一种开关电流装置及基于该装置的数模转换器
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法

Also Published As

Publication number Publication date
CN110048716A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN101595643B (zh) 数字模拟转换器和用于校准该数字模拟转换器的方法
CN105720981A (zh) 用于模数转换器的微处理器辅助校准
CN102832946B (zh) 数模转换器
CN107437944B (zh) 一种电容型逐次逼近模数转换器及其自校准方法
CN107046424A (zh) 具有双转换的adc后台校准
CN106953637B (zh) 电荷域幅度误差校准电路及采用该校准电路的dds电路
CN110880934A (zh) 一种逐次逼近型模数转换器及校准方法
EP1771948A1 (en) Digital-to-analogue converter system with increased performance
US6507296B1 (en) Current source calibration circuit
CN101729072A (zh) 数模转换电路及其输出数据校正方法
CN100479328C (zh) 用于数字到模拟以及模拟到数字转换器的数字补偿的***和方法
JP5376151B2 (ja) A/d変換装置
CN111628775B (zh) 基于多数表决的比较器失调校准装置和校准方法
US8583714B2 (en) ROM-based direct digital synthesizer with pipeline delay circuit
CN114079464A (zh) 具有改善线性的模数转换电路
CN110048716B (zh) 数模转换器
CN115940949B (zh) ***电容结构逐次逼近模数转换器校准电路及方法
Yang et al. Minimax and WLS designs of digital FIR filters using SOCP for aliasing errors reduction in BI-DAC
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
US7443326B2 (en) Digital input signals constructor providing analog representation thereof
CN108696280B (zh) 一种数模转换器
Valet et al. Comparative study on pre-distortion/calibration methods for current-steering digital-to-analog converters
Jankunas Design and calibration of a 12-bit current-steering DAC using data-interleaving
US11075644B2 (en) Efficient all-digital domain calibration architecture for a successive approximation register analog-to-digital converter
US20240213992A1 (en) Digital-to-analog converter and method for amplitude and skew error correction in the digital-to-analog converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant