CN110034175A - 纵向可集成功率器件 - Google Patents
纵向可集成功率器件 Download PDFInfo
- Publication number
- CN110034175A CN110034175A CN201910171878.4A CN201910171878A CN110034175A CN 110034175 A CN110034175 A CN 110034175A CN 201910171878 A CN201910171878 A CN 201910171878A CN 110034175 A CN110034175 A CN 110034175A
- Authority
- CN
- China
- Prior art keywords
- region
- grid
- drift
- power device
- longitudinal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 claims description 20
- 238000005457 optimization Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005381 potential energy Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
纵向可集成功率器件,涉及半导体功率器件,本发明包括源区,漂移区,沟道区,漏区,栅区,栅介质,连接漏区的漏区引出线与栅区同处于漂移区的上方,连接源区的源区引出线位于漂移区的下方。本发明通过将纵向功率器件的高电平电极与低压电路置于晶圆的同一侧,使纵向功率器件与低压控制电路可以单片集成,从而用纵向可集成的功率器件替代传统的横向功率器件,提高器件的集成功率密度。
Description
技术领域
本发明涉及半导体功率器件,特别是纵向高压器件集成方法与结构。
背景技术
众所周知,常用的硅功率器件从结构上分类有横向和纵向两种结构。典型的横向器件包括横向双扩散金属氧化物半导体场效应管(LDMOS),横向绝缘栅双极型晶体管器件(LIGBT)。典型的纵向器件包括纵向双扩散金属氧化物半导体场效应管(VDMOS),纵向绝缘栅双极型晶体管器件(IGBT),以及功率器件的里程碑器件:超结功率器件(SuperJunction)。在目前的应用中,横向和纵向器件各有优点,无法相互替代。就横向功率器件而言,其高电位、低电位、漂移区均为横向放置,电流横向流动,所以横向功率便于单片集成,可以与低压控制电路在同一个晶圆上同时制备,从而大幅降低了成本。但横向功率器件因其漂移区横向放置,所以占据面积很大,导致其比导通电阻或导通电流密度较低,使其功率密度受到了严重限制。另一方面,就纵向功率器件而言,其漂移区纵向放置,电流在晶圆内部纵向流动,占晶圆表面面积小,电流大,功率密度高。然而由于高电位位于其器件底部,无法与低压控制电路单片集成,所以纵向功率器件通常为分离器件,需要和低压控制部分进行金属丝压焊连接,导致可靠性降低,成本增加。
发明内容
本发明所要解决的技术问题是,提供一种纵向功率器件与低压控制电路单片集成的方法和结构,从而可用纵向可集成的功率器件替代传统横向功率器件,大幅提高集成功率密度。
本发明解决所述技术问题采用的技术方案是,纵向可集成功率器件,包括源区,漂移区,沟道区,漏区,栅区,栅介质,连接漏区的漏区引出线与栅区同处于漂移区的上方,连接源区的源区引出线位于漂移区的下方。
进一步的,漏区与栅区同处于漂移区的上方,源区位于漂移区的下方。
所述栅区和源区之间为栅漂移区,栅漂移区通过栅介质9隔离于漂移区,栅漂移区和源区之间为绝缘介质。在栅区和源区之间为介质区,介质区的材料与栅介质相同。
进一步的,还包括一个贯穿栅区和漂移区的电场优化单元;电场优化单元一端连接源区,另一端抵达栅区上表面所在的平面;电场优化单元通过栅介质材料与栅区和漂移区隔离;所述电场优化单元包括位于栅区一侧的高压端和位于源区一侧的低压端,高压端和低压端构成反偏的PN结。所述高压端为N-材料,所述低压端为P-材料。
所述漂移区包括位于栅区下方的漂移区P柱区和位于沟道区下方的漂移区N柱区,沟道区为N型材料。
本发明通过将纵向功率器件的高电平电极与低压电路置于晶圆的同一侧,使纵向功率器件与低压控制电路可以单片集成,从而用纵向可集成的功率器件替代传统的横向功率器件,提高器件的集成功率密度。
附图说明
图1是传统器件元胞截面图。
图2是本发明所述器件元胞截面图。
图3是实施例1中器件的截面图。
图4是实施例2中器件的截面图。
图5是实施例3中器件的截面图。
图6是实施例4中器件的截面图。
图7是实施例5中器件的截面图。
图8是实施例6中器件的截面图。
具体实施方式
现有技术中的传统VDMOS器件元胞截面图如图1所示,包括漏区引出线101,漏区102,漂移区103,沟道区104,源极重掺杂区105,源区107,源区引出线106,栅区108,栅介质109。源级引出线106为低电平电极,栅区108为高电平电极,源级引出线106与栅区108位于晶圆同一侧,漏区引出线101为高电平电极,位于晶圆的另一侧,因此传统VDMOS无法与其他衬底接地的低压电路直接集成在同一片晶圆上。
本发明采用新结构,元胞截面图如图2所示,包括源区引出线1,源区2,漂移区3,沟道区4,漏极重掺杂区5,漏区7,漏区引出线6,栅区8,栅介质9。漏区引出线6与栅区8为高电平电极,位于晶圆的同一侧,源区引出线1为低电平电极,位于晶圆的另一侧。从器件结构角度,以源区方向为下(图示方向),即为连接漏区7的漏区引出线6与栅区8同处于漂移区3的上方,连接源区2的源区引出线1位于漂移区3的下方。
如图3所示,本发明包括源区引出线1,源区2,漂移区3,沟道区4,漏极重掺杂区5,漏区7,漏区引出线6,栅区8,栅介质9。源区2、漂移区3、漏区7为P型,沟道区4、漏极重掺杂区5为N型。
该器件的典型应用如图3所示,纵向可集成功率器件为P沟道VDMOS,漂移区3为轻掺杂,沟道区4为中等掺杂,源区2、漏区7、漏极重掺杂区5为中高掺杂。漏区引出线6和栅区8位于晶圆的同一侧,源区引出线1位于晶圆的另一侧。
以下为更具体的实施例。
实施例1:
参见图3,本实施例为VDMOS器件,使用P-作为漂移区3,N作为沟道区4,P+作为源级2,P+作为漏区7,N+作为漏极重掺杂区5。当器件处于截止状态时,漏区引出线6、栅区8电压为高,源区引出线1接地。此时,沟道区4与漂移区3构成反偏的二极管,源漏电压将被完全加到该二极管两端,其击穿电压决定整个器件的击穿电压。漂移区3轻掺杂且厚度增加,可以将该二极管的耗尽区向漂移区3延伸,使大部分反偏电压由较厚的漂移区3承担,可以提高该二极管的击穿电压,从而有效提高器件击穿电压。当栅区8电压低于漏区7电压达到阈值电压时,沟道区4形成沟道,器件导通。漏区引出线6与栅区8电压始终为高,位于晶圆的同一侧,源区引出线1始终接地,位于晶圆的另一侧。
实施例2:
参见图4。本实施例为VDMOS器件,使用P-作为漂移区3,N作为沟道区4,P+作为源级2,P+作为漏区7,N+作为漏极重掺杂区5,高介电常数材料作为漂移区介质9,SiO2作为绝缘介质13。
由于漂移区介质9的高介电常数材料的电场调整效应,会使得本发明器件漂移区势能分布更加均匀,所以其耐压效果更好。
当器件处于截止状态时,漏区引出线6、栅区8电压为高,源区引出线1接地。此时,沟道区4与漂移区3构成反偏的二极管,源漏电压将被完全加到该二极管两端,其击穿电压决定整个器件的击穿电压。降低漂移区3掺杂浓度可以将该二极管的耗尽区向漂移区3延伸,使大部分反偏电压由较厚的漂移区3承担,可以提高该二极管的击穿电压,从而有效提高器件击穿电压。当栅区8电压低于漏区7电压达到阈值电压时,沟道区4形成沟道,器件导通。漏区引出线6与栅区8电压始终为高,位于晶圆的同一侧,源区引出线1始终接地,位于晶圆的另一侧。
实施例3:
参见图5。本实施例为VDMOS器件,使用P-作为漂移区3,N作为沟道区4,P+作为源级2,P+作为漏区7,N+作为漏极重掺杂区5,高介电常数材料作为漂移区辅助耗尽介质9,SiO2作为绝缘栅介质13。
当器件处于截止状态时,漏区引出线6、栅区8电压为高,源区引出线1接地。此时,沟道区4与漂移区3构成反偏的二极管,源漏电压将被完全加到该二极管两端,其击穿电压决定整个器件的击穿电压。降低漂移区3掺杂浓度可以将该二极管的耗尽区向漂移区3延伸,使大部分反偏电压由较厚的漂移区3承担。本实施例相比实施例2具有更厚的高K介质层,栅区8、高K材料介质9和漂移区3组成MIS电容,可以辅助耗尽漂移区3,从而使漂移区3的掺杂浓度获得提升而不至于影响击穿电压。此外由于高K材料介质9的电场调整效应可以重塑漂移区的电场分布,会使得本发明器件漂移区势能分布更加均匀,从而获得更高的击穿电压。
当栅区8电压低于漏区7电压达到阈值电压时,沟道区4形成沟道,器件导通。漏区引出线6与栅区8电压始终为高,位于晶圆的同一侧,源区引出线1始终接地,位于晶圆的另一侧。
实施例4:
参见图6。本实施例为VDMOS器件,使用P-作为漂移区3,N作为沟道区4,P+作为源级2,P+作为漏区7,N+作为漏极重掺杂区5,高介电常数材料作为漂移区介质9。在漂移区旁边设置有电场优化单元,电场优化单元均采用多晶硅,N-作为高压端14,与高压引出线60接触,高压引出线60直接与漏区引出线6连接,P-作为低压端13,与源级2接触,电场优化单元通过漂移区介质9与漂移区3隔离。
当器件处于截止状态时,漏区引出线6、栅区8电压为高,源区引出线1接地。此时器件漏区所加电压将主要由电场优化单元承担,由于此时电场优化单元的高压端14与低压端13构成反偏的PN结,通过对高压端14与低压端13掺杂浓度的调控,可以使反偏PN结耗尽,这样就使器件的最大电场从分布在漂移区上下两端,优化至分布在PN结上,使得最大电场降低,且电流不会从电场优化单元流过,这样就使得器件获得更高的击穿电压。由于漂移区介质9的高介电常数材料的电场调整效应,会使得本发明器件漂移区势能分布更加均匀,所以其耐压效果更好。
当栅区8电压降低使器件导通时,由于电场优化单元的PN结还是处于反偏状态,漏电流很小,所以该结构几乎不会影响器件的导通特性。
实施例5:
参见图7。本实施例为Superjunction VDMOS器件,使用P作为漂移区P柱区3,N作为漂移区N柱区130,N作为沟道区4,P+作为源级2,P+作为漏区7,N+作为漏极重掺杂区5。
当器件处于截止状态时,漏区引出线6、栅区8电压为高,源区引出线1接地。漂移区P柱区3和漂移区N柱区130形成横向PN结,相比传统VDMOS器件的纵向耗尽电场,在横向也会形成耗尽电场,使器件在纵向击穿前漂移区已完全耗尽。此时漂移区P柱区3的掺杂浓度可以进一步提高而不至于导致击穿电压的降低,因此该结构可以获得更高的击穿电压和更小的导通电阻。
当栅区8电压低于漏区7电压达到阈值电压时,沟道区4形成沟道,器件导通。漏区引出线6与栅区8电压始终为高,位于晶圆的同一侧,源区引出线1始终接地,位于晶圆的另一侧。
实施例6:
如图8所示,包括源区引出线1,源区2,漂移区3,沟道区4,漏极重掺杂区5,漏区7,漏区引出线6,栅区8,栅介质9,横向驱动器件10,低压电路11,高压区12。源区2、漂移区3、漏区7为P型,沟道区4、漏极重掺杂区5为N型。
该器件的典型应用如图8所示,纵向可集成功率器件为P沟道VDMOS,漂移区3为轻掺杂,沟道区4为中等掺杂,源区2、漏区7、漏极重掺杂区5为中高掺杂。漏区引出线6和横向驱动器件10、低压电路11位于晶圆的同一侧,源区引出线1位于晶圆的另一侧,横向驱动器件10位于高压区12和低压电路11之间。由于高压区12的纵向功率器件的漏区引出线6与低压电路11置于晶圆的同一侧,使高压区12的纵向功率器件与低压电路11可以单片集成。
Claims (7)
1.纵向可集成功率器件,包括源区(2),漂移区(3),沟道区(4),漏区(7),栅区(8),栅介质(9),其特征在于,连接漏区(7)的漏极引出线(6)与栅区(8)同处于漂移区(3)的上方,连接源区(2)的源极引出线(1)位于漂移区(3)的下方。
2.如权利要求1所述的纵向可集成功率器件,其特征在于,漏区(7)与栅区(8)同处于漂移区(3)的上方,源区(2)位于漂移区(3)的下方。
3.如权利要求1所述的纵向可集成功率器件,其特征在于,所述栅区(8)和源区(2)之间为栅漂移区,栅漂移区通过栅区介质(9)隔离于漂移区(3),栅漂移区和源区(2)之间为绝缘介质(41)。
4.如权利要求1所述的纵向可集成功率器件,其特征在于,在栅区(8)和源区(2)之间为介质区(90),介质区(90)的材料与栅介质(9)相同。
5.如权利要求1所述的纵向可集成功率器件,其特征在于,还包括一个贯穿栅区和漂移区的电场优化单元;电场优化单元一端连接源区,另一端抵达栅区上表面所在的平面;电场优化单元通过栅介质材料与栅区和漂移区隔离;所述电场优化单元包括位于栅区一侧的高压端(14)和位于源区一侧的低压端(13),高压端(14)和低压端(13)构成反偏的PN结。
6.如权利要求5所述的纵向可集成功率器件,其特征在于,所述高压端(14)为N-材料,所述低压端(13)为P-材料。
7.如权利要求1所述的纵向可集成功率器件,其特征在于,所述漂移区包括位于栅区下方的漂移区P柱区和位于沟道区下方的漂移区N柱区,沟道区为N型材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910171878.4A CN110034175A (zh) | 2019-03-07 | 2019-03-07 | 纵向可集成功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910171878.4A CN110034175A (zh) | 2019-03-07 | 2019-03-07 | 纵向可集成功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110034175A true CN110034175A (zh) | 2019-07-19 |
Family
ID=67235122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910171878.4A Pending CN110034175A (zh) | 2019-03-07 | 2019-03-07 | 纵向可集成功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110034175A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020036318A1 (en) * | 2000-09-26 | 2002-03-28 | International Rectifier Corp. | Reversed source-drain mosgated device |
CN1763969A (zh) * | 2004-09-02 | 2006-04-26 | 国际整流器公司 | 顶部漏极型金属氧化物半导体栅控器件及其制造工艺 |
CN101719513A (zh) * | 2009-11-26 | 2010-06-02 | 上海宏力半导体制造有限公司 | 30v双扩散mos器件及18v双扩散mos器件 |
CN102184941A (zh) * | 2011-04-19 | 2011-09-14 | 电子科技大学 | 一种槽型功率mosfet器件 |
US20130193502A1 (en) * | 2012-02-01 | 2013-08-01 | Texas Instruments Incorporated | Medium voltage mosfet device |
CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
US9536943B2 (en) * | 2012-10-24 | 2017-01-03 | Renesas Electronics Corporation | Vertical power MOSFET |
CN107437566A (zh) * | 2017-07-27 | 2017-12-05 | 西安电子科技大学 | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 |
CN107644913A (zh) * | 2017-09-22 | 2018-01-30 | 西安电子科技大学 | 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管 |
CN108074985A (zh) * | 2017-12-28 | 2018-05-25 | 电子科技大学 | 一种逆阻型vdmos器件 |
CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
-
2019
- 2019-03-07 CN CN201910171878.4A patent/CN110034175A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020036318A1 (en) * | 2000-09-26 | 2002-03-28 | International Rectifier Corp. | Reversed source-drain mosgated device |
CN1763969A (zh) * | 2004-09-02 | 2006-04-26 | 国际整流器公司 | 顶部漏极型金属氧化物半导体栅控器件及其制造工艺 |
CN101719513A (zh) * | 2009-11-26 | 2010-06-02 | 上海宏力半导体制造有限公司 | 30v双扩散mos器件及18v双扩散mos器件 |
CN102184941A (zh) * | 2011-04-19 | 2011-09-14 | 电子科技大学 | 一种槽型功率mosfet器件 |
US20130193502A1 (en) * | 2012-02-01 | 2013-08-01 | Texas Instruments Incorporated | Medium voltage mosfet device |
CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
US9536943B2 (en) * | 2012-10-24 | 2017-01-03 | Renesas Electronics Corporation | Vertical power MOSFET |
CN107437566A (zh) * | 2017-07-27 | 2017-12-05 | 西安电子科技大学 | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 |
CN107644913A (zh) * | 2017-09-22 | 2018-01-30 | 西安电子科技大学 | 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管 |
CN108074985A (zh) * | 2017-12-28 | 2018-05-25 | 电子科技大学 | 一种逆阻型vdmos器件 |
CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319848B2 (en) | Vertical DMOS transistor | |
US9653596B2 (en) | Superjunction device and semiconductor structure comprising the same | |
CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
US7799626B2 (en) | Lateral DMOS device structure and fabrication method therefor | |
CN103715238B (zh) | 一种超低比导通电阻的横向高压器件 | |
CN103474466B (zh) | 一种高压器件及其制造方法 | |
CN103035641B (zh) | 半导体装置 | |
CN101022125A (zh) | 具有减小的且可调的导通电阻的补偿元件 | |
CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
CN107887426B (zh) | 一种带有电荷可调型场板的p型ldmos结构 | |
CN103413830B (zh) | 一种横向高压mosfet及其制造方法 | |
US20210098619A1 (en) | Trench power transistor | |
CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
CN107863379A (zh) | 一种带有场板辅助掺杂区的n型ldmos结构 | |
JP4971848B2 (ja) | 低スイッチング損失、低ノイズを両立するパワーmos回路 | |
CN107564965B (zh) | 一种横向双扩散mos器件 | |
CN104752512A (zh) | 一种具有多电极结构的横向高压器件 | |
CN106887451B (zh) | 超结器件及其制造方法 | |
CN117059667A (zh) | 一种双沟道soi-ldmos晶体管 | |
CN111725321A (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
CN110034175A (zh) | 纵向可集成功率器件 | |
CN109698196A (zh) | 功率半导体器件 | |
CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
CN105047702B (zh) | 一种ldmos器件的制造方法 | |
CN207719217U (zh) | 平面高压mosfet功率晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190719 |
|
RJ01 | Rejection of invention patent application after publication |