CN110021524B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN110021524B
CN110021524B CN201811579793.1A CN201811579793A CN110021524B CN 110021524 B CN110021524 B CN 110021524B CN 201811579793 A CN201811579793 A CN 201811579793A CN 110021524 B CN110021524 B CN 110021524B
Authority
CN
China
Prior art keywords
gas
flow rate
process gas
plasma
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811579793.1A
Other languages
English (en)
Other versions
CN110021524A (zh
Inventor
昆泰光
浅山佳大
热海秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110021524A publication Critical patent/CN110021524A/zh
Application granted granted Critical
Publication of CN110021524B publication Critical patent/CN110021524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种针对掩模选择性地蚀刻膜的方法。在一个实施方式的蚀刻方法中，交替地生成第一处理气体的等离子体和第二处理气体的等离子体。第一处理气体和第二处理气体各自包括含第一碳氟化合物的第一气体、含第二碳氟化合物的第二气体、含氧气体、和含氟气体。第二碳氟化合物的分子中的氟原子数相对于碳原子数的比，大于第一碳氟化合物的分子中的氟原子数相对于碳原子数的比多。当第一气体的流量增加时，第二气体的流量减少。当第二气体的流量增加时，第一气体的流量和含氟气体的流量减少，含氧气体的流量增加。

Description

蚀刻方法
技术领域
本发明的实施方式涉及一种蚀刻方法。
背景技术
在电子器件的制造中，为了在基片的膜上转印掩模的图案而进行等离子体蚀刻。等离子体蚀刻中，要求针对掩模能够选择性地蚀刻膜。即，等离子体蚀刻要求选择性。
为了获得高选择性，已知一种交替地生成两种处理气体的等离子体的蚀刻方法。两种处理气体中的一种处理气体是沉积气体，另一种处理气体是蚀刻气体。即，一种处理气体具有比另一种处理气体高的沉积性。当生成沉积气体的等离子体时，在掩模上形成沉积物。在利用蚀刻气体的等离子体进行的膜的蚀刻的期间，利用沉积物保护掩模。在专利文献1中记载有这种蚀刻方法。
专利文献1中记载的蚀刻方法中，交替地进行第一处理条件下的等离子体蚀刻和第二处理条件下的等离子体蚀刻。第一处理条件下使用的第一处理气体和第二处理条件下使用的第二处理气体这两种气体都包含C4F8气体和C4F6气体。第一处理条件下的C4F6气体的流量大于第二处理条件下的C4F6气体的流量，第二处理条件下的C4F8气体的流量大于第一处理条件下的C4F8气体的流量。
现有技术文献
专利文献
专利文献1：日本特开2012-39048号公报
发明内容
发明要解决的技术问题
如上所述，等离子体蚀刻中，要求针对掩模能够选择性地蚀刻膜，即要求选择性。如专利文献1中记载的技术那样，在使用两种碳氟化合物气体的等离子体蚀刻中也要求提高选择性。
用于解决技术问题的技术手段
在一个方式中，提供一种基片的膜的蚀刻方法。基片在膜上形成有具有图案的掩模。蚀刻方法是在等离子体处理装置的腔室内配置了基片的状态下执行的。蚀刻方法包括：(i)为了蚀刻膜，在腔室内生成第一处理气体的等离子体的步骤，其中，该第一处理气体包含含第一碳氟化合物的第一气体、含第二碳氟化合物的第二气体、含氧气体和含氟气体；和(ii)为了蚀刻膜，在腔室内生成第二处理气体的等离子体的步骤，其中，该第二处理气体包含第一气体、第二气体、含氧气体和含氟气体。交替地执行生成第一处理气体的等离子体的步骤和生成第二处理气体的等离子体的步骤。第二碳氟化合物的分子中的氟原子数相对于碳原子数的比，大于第一碳氟化合物的分子中的氟原子数相对于碳原子数的比。第一处理气体中的第一气体的流量，比第二处理气体中的第一气体的流量大。第二处理气体中的第二气体的流量，比第一处理气体中的第二气体的流量大。第二处理气体中的含氧气体的流量，比第一处理气体中的含氧气体的流量大。第二处理气体中的含氟气体的流量，比第一处理气体中的含氟气体的流量小。
在一个方式的蚀刻方法中，能够抑制等离子体中的氟的发光强度的时间特性和等离子体中的氧的发光强度的时间特性的过冲和下冲。另外，等离子体中的氟的发光强度和等离子体中的氧的发光强度各自随时间而增减。即，能够抑制氟的等离子体的密度和氧的等离子体的密度的过度变化，并且使氟的等离子体的密度和氧的等离子体的密度随时间而增减。因此，能够控制沉积于掩模上的含碳物质的量。因此，能够针对掩模更有选择性地蚀刻膜，即能够获得高选择性。
在一个实施方式中，在生成第一处理气体的等离子体的步骤和生成的第二处理气体的等离子体的步骤中，连续地供给用于生成第一处理气体的等离子体和第二处理气体的等离子体的高频。
在一个实施方式中，第一处理气体中的第一气体的流量比第一处理气体中的第二气体的流量大，第二处理气体中的第二气体的流量比第二处理气体中的第一气体的流量大。
在一个实施方式中，第一碳氟化合物是全氟烃或氢氟烃，第二碳氟化合物是全氟烃或氢氟烃。第一碳氟化合物可以为C4F6，第二碳氟化合物可以为C4F8。含氧气体可以为氧气(O2气体)。含氟气体可以为NF3气体。
发明效果
如以上说明的那样，能够针对掩模选择性地蚀刻膜，即能够获得高选择性。
附图说明
图1是表示一个实施方式的蚀刻方法的流程图。
图2是能够应用图1所示的蚀刻方法的一例基片的局部放大截面图。
图3是概略地表示能够执行图1所示的蚀刻方法的一例等离子体处理装置的图。
图4是与图1所示的蚀刻方法相关的时序图。
图5的(a)是表示第一实验中测量的波长704nm的发光强度的时间特性的图表，图5的(b)是表示第一实验中测量的波长777nm的发光强度的时间特性的图表，图5的(c)是表示第一实验中测量的波长516nm的发光强度的时间特性的图表。
图6的(a)是表示第二实验中测量的波长704nm的发光强度的时间特性的图表，图6的(b)是表示第二实验中测量的波长777nm的发光强度的时间特性的图表，图6的(c)是表示第二实验中测量的波长516nm的发光强度的时间特性的图表。
图7的(a)是表示第一比较实验中测量的波长704nm的发光强度的时间特性的图表，图7的(b)是表示第一比较实验中测量的波长777nm的发光强度的时间特性的图表，图7的(c)是表示第一比较实验中测量的波长516nm的发光强度的时间特性的图表。
图8的(a)是表示第二比较实验中测量的波长704nm的发光强度的时间特性的图表，图8的(b)是表示第二比较实验中测量的波长777nm的发光强度的时间特性的图表，图8的(c)是表示第二比较实验中测量的波长516nm的发光强度的时间特性的图表。
附图标记说明
1……等离子体处理装置
10……腔室
10s……内部空间
MT……方法
W……基片
EF……膜
MK……掩模。
具体实施方式
下面，参照附图，对各种实施方式进行详细说明。其中，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式的蚀刻方法的流程图。图1所示的蚀刻方法(以下，称为“方法MT”)是为了蚀刻基片的膜而执行的。图2是能够应用图1所示的蚀刻方法的一例基片的局部放大截面图。图2所示的基片W具有膜EF和掩模MK。膜EF是作为蚀刻对象的膜，形成于基底区域UR上。膜EF是含硅膜。膜EF可以是例如硅氧化膜、硅氮化膜或多层硅氧化膜和多层硅氮化膜的多层膜。在多层膜中，交替地层叠多层硅氧化膜和多层硅氮化膜。掩模MK形成于膜EF上。掩模MK由含碳材料或多晶硅形成。掩模MK具有要转印到膜EF的图案(pattern)。掩模MK的图案使膜EF的表面局部地露出。膜EF提供例如孔和/或槽这样的一个以上的开口。
在方法MT的执行中使用等离子体处理装置。图3是概略地表示能够执行图1所示的蚀刻方法的一例等离子体处理装置的图。图3所示的等离子体处理装置1是电容耦合型等离子体蚀刻装置。等离子体处理装置1具有腔室10。腔室10在其内部提供有内部空间10s。
腔室10包括腔室主体12。腔室主体12具有大致圆筒形的形状。内部空间10s处于腔室主体12的内侧。腔室主体12由例如铝形成。在腔室主体12的内壁面设有具有耐腐蚀性的膜。具有耐腐蚀性的膜，可以为由氧化铝、氧化钇等陶瓷形成的膜。
在腔室主体12的侧壁形成有通路12p。在内部空间10s与腔室10的外部之间输送基片W时，基片W通过通路12p。通路12p能够由闸阀12g来开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形的形状。支承部13在内部空间10s中从腔室主体12的底部向上方延伸。支承部13支承着支承台14。支承台14设置于内部空间10s中。在内部空间10s中，支承台14构成为用于支承基片W。
支承台14具有下部电极18和静电吸盘20。支承台14还可以具有电极板16。电极板16由例如铝等导体形成，具有大致圆盘形的形状。下部电极18设置于电极板16上。下部电极18由例如铝等导体形成，具有大致圆盘形的形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。在静电吸盘20的上表面上载置基片W。静电吸盘20包括主体和电极。静电吸盘20的主体由电介质形成。静电吸盘20的电极是膜状的电极，设置于静电吸盘20的主体内。静电吸盘20的电极经由开关20s与直流电源20p连接。当对静电吸盘20的电极施加来自直流电源20p的电压时，在静电吸盘20与基片W之间产生静电引力。利用产生的静电引力，基片W被吸引到静电吸盘20并由静电吸盘20保持。
在下部电极18的周缘部上以包围基片W的边缘的方式配置有聚焦环FR。聚焦环FR是为了提高对基片W的等离子体处理的面内均匀性而设置的。聚焦环FR并没有限制，可以由硅、碳化硅或石英形成。
在下部电极18的内部形成有流路18f。从设置于腔室10的外部的冷却单元22经由配管22a向流路18f供给热交换介质(例如制冷剂)。供给到流路18f的热交换介质，经由配管22b回到冷却单元22。等离子体处理装置1中，通过热交换介质与下部电极18的热交换来调节载置于静电吸盘20上的基片W的温度。
在等离子体处理装置1形成有气体供给线路24。气体供给线路28将来自导热气体供给机构的导热气体(例如He气体)供给到静电吸盘20的上表面与基片W的背面之间。
等离子体处理装置1还包括上部电极30。上部电极30设置于支承台14的上方。上部电极30隔着部件32被支承于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32关闭腔室主体12的上部开口。
该上部电极30可以包括顶板34和支承体36。顶板34的下表面是内部空间10s一侧的下表面，划分出内部空间10s。顶板34可以由焦耳热少的低电阻的导电体或半导体形成。在顶板34形成有多个气体排出孔34a。多个气体排出孔34a在板厚方向上贯通顶板34。
支承体36以可拆装顶板34的方式支承顶板34。支承体36由铝等导电性材料形成。在支承体36的内部形成有气体扩散室36a。在支承体36形成有多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b分别与多个气体排出孔34a连通。在支承体36形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。在气体导入口36c连接有气体供给管38。
气体供给管38经由阀组41、流量控制器组42和阀组43与气体源组40连接。气体源组40包括多个气体源。气体源组40的多个气体源包括用于方法MT的多个气体源。阀组41和阀组43各自包括多个开闭阀。流量控制器组42包括多个流量控制器。流量控制器组42的多个流量控制器分别是质量流量控制器或压力控制式的流量控制器。气体源组40的多个气体源各自经由阀组41的对应开闭阀、流量控制器组42的对应流量控制器和阀组43的对应开闭阀与气体供给管38连接。
在等离子体处理装置1中，沿着腔室主体12的内壁面可拆装地设置有防护件46。防护件46还设置于支承部13的外周。防护件46防止蚀刻的副产物附着于腔室主体12。防护件46例如通过在由铝形成的母材表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜，可以为由氧化钇等陶瓷形成的膜。
在支承部13与腔室主体12的侧壁之间设置有挡板(baffle plate)48。挡板48例如通过在由铝形成的母材表面形成具有耐腐蚀性的膜而形成。具有耐腐蚀性的膜，可以为由氧化钇等陶瓷形成的膜。在挡板48上形成有多个贯通孔。在挡板48的下方且腔室主体12的底部处设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有压力调节阀和涡轮分子泵等真空泵。
等离子体处理装置1还包括第一高频电源62和第二高频电源64。第一高频电源62是用于产生等离子体生成用的第一高频电力的电源。第一高频的频率例如为27MHz～100MHz的范围内的频率。第一高频电源62经由匹配器66和电极板16与下部电极18连接。匹配器66具有用于使第一高频电源62的输出阻抗与负载侧(下部电极18侧)的输入阻抗匹配的电路。此外，也可以为第一高频电源62经由匹配器66与上部电极30连接。
第二高频电源64是用于产生将离子引入基片W的第二高频的电源。第二高频的频率比第一高频的频率低。第二高频的频率为例如400kHz～13.56MHz的范围内的频率。第二高频电源64经由匹配器68和电极板16与下部电极18连接。匹配器68具有用于使第二高频电源64的输出阻抗和负载侧(下部电极18侧)的输入阻抗匹配的电路。
等离子体处理装置1还包括直流电源70。直流电源70与上部电极30连接。直流电源70构成为能够产生负的直流电压，并将该直流电压施加到上部电极30。
等离子体处理装置1还包括控制部80。控制部80可以为具有处理器、存储器等的存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80控制等离子体处理装置1的各部。控制部80中，操作员能够用输入装置来进行用于管理等离子体处理装置1的指令的输入操作等。另外，控制部80中，能够利用显示装置来可视化显示等离子体处理装置1的工作状况。而且，在控制部80的存储部保存有控制程序和方案数据。为了在等离子体处理装置1中执行各种处理，由控制部80的处理器执行控制程序。控制部80的处理器执行控制程序，按照方案数据控制等离子体处理装置1的各部，由此在等离子体处理装置1中执行方法MT。
下面，以使用等离子体处理装置1对图2所示的基片W应用方法MT的情况为例，对方法MT进行详细说明。其中，应用方法MT的基片，只要包括膜和具有要转印到该膜的图案的掩模即可，可以为任意基片。以下的说明中，在图1的基础上还参照图4。图4是与图1所示的蚀刻方法相关的时序图。
方法MT在等离子体处理装置1的腔室内、即在内部空间10s中配置有基片W的状态下执行。在内部空间10s中，基片W载置在静电吸盘20上并由静电吸盘20保持。如图1和图4所示，方法MT包括步骤ST1和步骤ST2。步骤ST1和步骤ST2交替地执行。
在步骤ST1中，为了蚀刻膜EF，在腔室10内即内部空间10s中，生成第一处理气体的等离子体。在步骤ST2中，为了蚀刻膜EF，在腔室10内即内部空间10s中，生成第二处理气体的等离子体。第一处理气体和第二处理气体各自包含第一气体、第二气体、含氧气体和含氟气体。
第一气体包含第一碳氟化合物(fluorocarbon)。第一碳氟化合物是全氟烃(perfluorocarbon)或氢氟烃(Hydrofluorocarbons)。第二气体包含第二碳氟化合物。第二碳氟化合物是全氟烃或氢氟烃。第二碳氟化合物的分子中的氟原子数相对于碳原子数的比，大于第一碳氟化合物的分子中的氟原子数相对于碳原子数的比。在一例中，第一碳氟化合物为C4F6，第二碳氟化合物为C4F8。在另一例中，第一碳氟化合物为C4F6，第二碳氟化合物为CHF3。第一处理气体和第二处理气体各自所含的含氧气体可以是氧气(O2气体)、一氧化碳气体或二氧化碳气体。第一处理气体和第二处理气体各自所含的含氟气体是任意的含氟气体，例如为NF3气体或SF6气体。在一例中，第一处理气体和第二处理气体各自包括含C4F6的第一气体、含C4F8的第二气体、氧气(O2气体)和NF3气体。
如图4所示，第一处理气体中的第一气体的流量，比第二处理气体中的第一气体的流量大。即，步骤ST1中的第一气体的流量，比步骤ST2中的第一气体的流量大。另外，第二处理气体中的第二气体的流量，比第一处理气体中的第二气体的流量大。即，步骤ST2中的第二气体的流量，比步骤ST1中的第二气体的流量大。另外，第二处理气体中的含氧气体的流量，比第一处理气体中的含氧气体的流量大。即，步骤ST2中的含氧气体的流量，比步骤ST1中的含氧气体的流量大。另外，第二处理气体中的含氟气体的流量，比第一处理气体中的含氟气体的流量小。即，步骤ST2中的含氟气体的流量比步骤ST1中的含氟气体的流量小。另外，第一处理气体中的第一气体的流量比第一处理气体中的第二气体的流量大，第二处理气体中的第二气体的流量，比第二处理气体中的第一气体的流量大。
在步骤ST1中，将第一处理气体从气体源组40供给到内部空间10s。在步骤ST1中，控制排气装置50，以将内部空间10s中的压力设定为指定的压力。在步骤ST1中，为了生成第一处理气体的等离子体，供给第一高频。另外，在步骤ST1中，也可以将第二高频供给到下部电极18。
在步骤ST2中，将第二处理气体从气体源组40供给到内部空间10s。在步骤ST2中，控制排气装置50，以将内部空间10s中的压力设定为指定的压力。在步骤ST2中，为了生成第二处理气体的等离子体，供给第一高频。另外，在步骤ST2中，也可以将第二高频供给到下部电极18。在一个实施方式中，在步骤ST1和步骤ST2这两个步骤的整个期间，即在交替地反复步骤ST1和步骤ST2的整个期间，连续地供给第一高频。也可以在步骤ST1和步骤ST2这两个步骤的整个期间，即在交替地反复步骤ST1和步骤ST2的整个期间，连续地供给第二高频。
与第二处理气体相比，在第一处理气体中第一气体的流量较大。第一气体含有比较多的碳原子。因此，在执行步骤ST1的期间，在掩模MK上形成包含含碳物质的沉积物，即含碳的沉积物和/或含碳和氟的沉积物。与第一处理气体相比，第二处理气体中第二气体的流量较大。第二气体含有比较多的氟原子。因此，在执行步骤ST2的期间，膜EF被蚀刻。另外，在执行步骤ST2的期间，由在步骤ST1中形成的沉积物保护掩模MK。
在方法MT中，在其执行期间，能够抑制等离子体中的氟的发光强度的时间特性和等离子体中的氧的发光强度的时间特性的过冲(overshoot)和下冲(undershoot)。另外，等离子体中的氟的发光强度和等离子体中的氧的发光强度在随时间增减。即，能够抑制氟的等离子体的密度和氧的等离子体的密度的过度变化，并且使氟的等离子体的密度和氧的等离子体的密度随时间而增减。因此，依照方法MT，能够控制沉积于掩模MK上的含碳物质的量。因此，能够针对掩模MK更为有选择性地蚀刻膜EF，即能够获得高选择性。
上面，对各实施方式进行了说明，但是不限于上述实施方式，能够构成各种变形方式。例如，也可以为使用感应耦合型的等离子体处理装置、用微波等表面波来激发气体的等离子体处理装置等任意类型的等离子体处理装置，来执行方法MT。另外，在方法MT中，也可以先执行步骤ST1和步骤ST2的任一者。
下面，对用于评价方法MT而进行的各种实验进行说明。另外，本发明并不限于下面的实验。
(第一实验和第二实验以及第一比较实验和第二比较实验)
在第一和第二实验中，使用等离子体处理装置1在下述条件下执行了方法MT。而且，测量了内部空间10s中的波长704nm的发光强度(氟(F)的发光强度)、波长777nm的发光强度(氧(O)的发光强度)和波长516nm的发光强度(C2的发光强度)的时间特性(时间变化)。
＜第一实验的条件＞
步骤ST1
C4F6气体：87sccm
C4F8气体：17sccm
O2气体：47sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
步骤ST2
C4F6气体：17sccm
C4F8气体：87sccm
O2气体：87sccm
NF3气体：5sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
＜第二实验的条件＞
步骤ST1
C4F6气体：87sccm
CHF3气体：34sccm
O2气体：47sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
步骤ST2
C4F6气体：17sccm
CHF3气体：174sccm
O2气体：87sccm
NF3气体：5sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
在第一和第二比较实验中，使用等离子体处理装置1交替地反复执行了下述的第一步骤和第二步骤。而且，测量了内部空间10s中的波长704nm的发光强度(氟(F)的发光强度)、波长777nm的发光强度(氧(O)的发光强度)和波长516nm的发光强度(C2的发光强度)的时间特性(时间变化)。
＜第一比较实验的条件＞
第一步骤
C4F6气体：87sccm
C4F8气体：17sccm
O2气体：47sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
第二步骤
C4F6气体：17sccm
C4F8气体：87sccm
O2气体：47sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
＜第二比较实验的条件＞
第一步骤
C4F6气体：87sccm
C4F8气体：17sccm
O2气体：47sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
第二步骤
C4F6气体：17sccm
C4F8气体：87sccm
O2气体：87sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：60秒
图5的(a)是表示第一实验中测量的波长704nm的发光强度的时间特性的图表，图5的(b)是表示第一实验中测量的波长777nm的发光强度的时间特性的图表，图5的(c)是表示第一实验中测量的波长516nm的发光强度的时间特性的图表。图6的(a)是表示第二实验中测量的波长704nm的发光强度的时间特性的图表，图6的(b)是表示第二实验中测量的波长777nm的发光强度的时间特性的图表，图6的(c)是表示第二实验中测量的波长516nm的发光强度的时间特性的图表。图7的(a)是表示第一比较实验中测量的波长704nm的发光强度的时间特性的图表，图7的(b)是表示第一比较实验中测量的波长777nm的发光强度的时间特性的图表，图7的(c)是表示第一比较实验中测量的波长516nm的发光强度的时间特性的图表。图8的(a)是表示第二比较实验中测量的波长704nm的发光强度的时间特性的图表，图8的(b)是表示第二比较实验中测量的波长777nm的发光强度的时间特性的图表，图8的(c)是表示第二比较实验中测量的波长516nm的发光强度的时间特性的图表。
在第一比较实验中，在第一步骤和第二步骤这两个步骤的整个期间没有使O2气体的流量和NF3气体的流量变化。在第一比较实验中，如图7的(a)和图7的(b)所示，在氟的发光强度的时间特性和氧的发光强度的时间特性中发生了过冲和下冲。在第二比较实验中，使第二步骤中的O2气体的流量相对于第一步骤中的O2气体的流量增加了，但是在第一步骤和第二步骤这两个步骤的整个期间没有使NF3气体的流量变化。在上述的第二比较实验中，如图8的(a)所示，在氟的发光强度的时间特性中发生了过冲和下冲。在第一比较实验和第二比较实验中，第一步骤的处理时间和第二步骤的处理时间各为60秒，是比较长的，但在第一步骤的处理时间和第二步骤的处理时间各自较短的情况下，因过冲的影响，在第一步骤和第二步骤中分别将氟的发光强度和氧的发光强度维持为比较高的状态。即，在第一步骤的处理时间和第二步骤的处理时间各自较短的情况下，在第一步骤和第二步骤中分别将氟的等离子体的密度和氧的等离子体的密度维持为比较高的状态。因此，在第一步骤和第二步骤这两个步骤的整个期间使O2气体的流量和NF3气体的流量不变化的情况，和在第一步骤和第二步骤这两个步骤的整个期间使NF3气体的流量不变化的情况下，掩模被蚀刻，选择性变低。
另一方面，如图5的(a)和图5的(b)以及图6的(a)和图6(b)所示，在第一实验和第二实验中，氟的发光强度的时间特性和氧的发光强度的时间特性不存在过冲和下冲。另外，在氟的发光强度的时间特性中氟的发光强度明确发生了增减，在氧的发光强度的时间特性中氧的发光强度明确发生了增减。因此确认了：依照方法MT，能够抑制氟的等离子体的密度和氧的等离子体的密度的过度变化，并且使氟的等离子体的密度和氧的等离子体的密度随时间而增减。
(第三实验和第三比较实验)
在第三实验中，使用等离子体处理装置1在下述条件下执行方法MT，对样品基片的膜进行了蚀刻。样品基片包括作为蚀刻对象的膜和设置于该膜上的掩模。样品基片的蚀刻对象的膜，是硅氧化膜。样品基片的掩模是由多晶硅形成的掩模。在第三实验中，求取了样品基片的蚀刻对象的膜的膜厚因蚀刻的减少量相对于样品基片的掩模的膜厚因蚀刻的减少量的比值，即选择比。
＜第三实验的条件＞
步骤ST1
C4F6气体：97sccm
C4F8气体：7sccm
O2气体：27sccm
NF3气体：35sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：5秒
步骤ST2
C4F6气体：27sccm
C4F8气体：77sccm
O2气体：67sccm
NF3气体：5sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：5秒
交替地反复步骤ST1和步骤ST2的次数：9次
在第三比较实验中，使用等离子体处理装置1交替地执行下述的第一步骤和第二步骤，与第三实验的样品基片同样进行了样品基片的蚀刻对象的膜的蚀刻。在第三比较实验中，求取了样品基片的蚀刻对象的膜的膜厚因蚀刻的减少量相对于样品基片的掩模的膜厚因蚀刻的减少量的比值，即选择比。
＜第三比较实验的条件＞
第一步骤
C4F6气体：77sccm
C4F8气体：27sccm
O2气体：47sccm
NF3气体：5sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：5秒
步骤ST2
C4F6气体：27sccm
C4F8气体：77sccm
O2气体：47sccm
NF3气体：5sccm
内部空间10s中的压力：1.33Pa(10mTorr)
第一高频：40MHz、1500W
第二高频：400kHz、14000W
处理时间：5秒
交替地反复第一步骤和第二步骤的次数：9次
在第三实验中，选择比为4.03。另一方面，在第三比较实验中，选择比为3.18。因此，第三实验与第三比较实验相比，选择比改善了约27％。因此确认了依照方法MT，能够提高选择比。

Claims (8)

1.一种基片的膜的蚀刻方法，该基片在所述膜上形成有具有图案的掩模，该蚀刻方法是在所述基片配置于等离子体处理装置的腔室内的状态下执行的，
所述蚀刻方法的特征在于，包括：
为了蚀刻所述膜，在所述腔室内生成第一处理气体的等离子体的步骤，其中，所述第一处理气体包含含第一碳氟化合物的第一气体、含第二碳氟化合物的第二气体、含氧气体和含氟气体；和
为了蚀刻所述膜，在所述腔室内生成第二处理气体的等离子体的步骤，其中，所述第二处理气体包含所述第一气体、所述第二气体、所述含氧气体和所述含氟气体，
交替地执行生成第一处理气体的等离子体的所述步骤和生成第二处理气体的等离子体的所述步骤，
所述第二碳氟化合物的分子中的氟原子数相对于碳原子数的比，大于所述第一碳氟化合物的分子中的氟原子数相对于碳原子数的比，
所述第一处理气体中的所述第一气体的流量，比所述第二处理气体中的所述第一气体的流量大，
所述第二处理气体中的所述第二气体的流量，比所述第一处理气体中的所述第二气体的流量大，
所述第二处理气体中的所述含氧气体的流量，比所述第一处理气体中的所述含氧气体的流量大，
所述第二处理气体中的所述含氟气体的流量，比所述第一处理气体中的所述含氟气体的流量小。
2.如权利要求1所述的蚀刻方法，其特征在于：
在生成第一处理气体的等离子体的所述步骤和生成的第二处理气体的等离子体的所述步骤这两个步骤的整个期间，连续地供给用于生成所述第一处理气体的等离子体和所述第二处理气体的等离子体的高频。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第一处理气体中的所述第一气体的流量，比所述第一处理气体中的所述第二气体的流量大，
所述第二处理气体中的所述第二气体的流量，比所述第二处理气体中的所述第一气体的流量大。
4.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第一碳氟化合物是全氟烃或氢氟烃，
所述第二碳氟化合物是全氟烃或氢氟烃。
5.如权利要求4所述的蚀刻方法，其特征在于：
所述第一碳氟化合物是C4F6。
6.如权利要求4所述的蚀刻方法，其特征在于：
所述第二碳氟化合物是C4F8。
7.如权利要求1或2所述的蚀刻方法，其特征在于：
所述含氧气体是氧气。
8.如权利要求1或2所述的蚀刻方法，其特征在于：
所述含氟气体是NF3气体。
CN201811579793.1A 2017-12-27 2018-12-24 蚀刻方法 Active CN110021524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017251560A JP6928548B2 (ja) 2017-12-27 2017-12-27 エッチング方法
JP2017-251560 2017-12-27

Publications (2)

Publication Number Publication Date
CN110021524A CN110021524A (zh) 2019-07-16
CN110021524B true CN110021524B (zh) 2022-12-23

Family

ID=66951407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811579793.1A Active CN110021524B (zh) 2017-12-27 2018-12-24 蚀刻方法

Country Status (4)

Country Link
US (1) US20190198336A1 (zh)
JP (1) JP6928548B2 (zh)
KR (1) KR20190079565A (zh)
CN (1) CN110021524B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
JP7296277B2 (ja) * 2019-08-22 2023-06-22 東京エレクトロン株式会社 エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP7504004B2 (ja) 2020-11-13 2024-06-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
CN101471257A (zh) * 2007-12-27 2009-07-01 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和控制程序
CN102473633A (zh) * 2009-08-14 2012-05-23 株式会社爱发科 蚀刻方法
CN102651336A (zh) * 2011-02-28 2012-08-29 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN102741987A (zh) * 2010-02-01 2012-10-17 中央硝子株式会社 干蚀刻剂以及使用其的干蚀刻方法
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法
JP2016219771A (ja) * 2015-05-14 2016-12-22 東京エレクトロン株式会社 エッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184851B2 (ja) * 2003-03-31 2008-11-19 東京エレクトロン株式会社 プラズマ処理方法
JP2007184356A (ja) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd エッチング方法
JP6043046B2 (ja) * 2010-08-12 2016-12-14 東京エレクトロン株式会社 エッチングガスの供給方法及びエッチング装置
US8679358B2 (en) * 2011-03-03 2014-03-25 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP5830275B2 (ja) * 2011-06-15 2015-12-09 東京エレクトロン株式会社 プラズマエッチング方法
JP6027551B2 (ja) * 2012-02-01 2016-11-16 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6138653B2 (ja) * 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6200849B2 (ja) * 2014-04-25 2017-09-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法
US9299580B2 (en) * 2014-08-19 2016-03-29 Applied Materials, Inc. High aspect ratio plasma etch for 3D NAND semiconductor applications

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
CN101471257A (zh) * 2007-12-27 2009-07-01 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和控制程序
CN102473633A (zh) * 2009-08-14 2012-05-23 株式会社爱发科 蚀刻方法
CN102741987A (zh) * 2010-02-01 2012-10-17 中央硝子株式会社 干蚀刻剂以及使用其的干蚀刻方法
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
CN102651336A (zh) * 2011-02-28 2012-08-29 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法
JP2016219771A (ja) * 2015-05-14 2016-12-22 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
KR20190079565A (ko) 2019-07-05
US20190198336A1 (en) 2019-06-27
CN110021524A (zh) 2019-07-16
JP6928548B2 (ja) 2021-09-01
JP2019117876A (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
TW201543571A (zh) 蝕刻方法
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
CN110021524B (zh) 蚀刻方法
JP2017011127A (ja) エッチング方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
CN110010466B (zh) 蚀刻方法
US11251048B2 (en) Plasma processing method and plasma processing apparatus
US11721522B2 (en) Plasma processing method and plasma processing apparatus
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
CN109326517B (zh) 对多层膜进行蚀刻的方法
CN110391140B (zh) 蚀刻方法和等离子体处理装置
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
CN111524807A (zh) 基板处理方法和基板处理装置
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
CN114944333A (zh) 蚀刻方法和等离子体处理装置
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
CN113745104A (zh) 蚀刻方法及等离子体处理装置
JP2022032235A (ja) エッチング方法及びプラズマ処理装置
CN113471047A (zh) 边缘环及等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant