CN110021332A - 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板 - Google Patents

传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板 Download PDF

Info

Publication number
CN110021332A
CN110021332A CN201811568870.3A CN201811568870A CN110021332A CN 110021332 A CN110021332 A CN 110021332A CN 201811568870 A CN201811568870 A CN 201811568870A CN 110021332 A CN110021332 A CN 110021332A
Authority
CN
China
Prior art keywords
transistor
transmission circuit
output
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811568870.3A
Other languages
English (en)
Inventor
山本哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN110021332A publication Critical patent/CN110021332A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供传输电路、移位寄存器、栅极驱动器、显示面板及柔性基板。传输电路(200)由输入电路(110)、复位电路(120)、输出电路(130)及输出稳定化电路(240)构成，与时钟信号同步，由输入端(IN)获得并保持输入信号，将保持的输入信号作为输出信号从输出端(OUT)输出。输出稳定化电路(240)包括反相电路(250)及晶体管(T8)。反相电路(250)将使输入信号及输出信号的至少一方的极性反相而得到的反相信号从输出端输出。晶体管(T8)的控制信号端与反相电路(250)的输出端连接，第一主信号端与输出稳定化电路(240)的电源线(Vss1)连接，第二主信号端与传输电路的输出端连接。

Description

传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板
技术领域
本发明涉及，传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板。
背景技术
以往，广泛地采用多个像素电路配置为矩阵状而成的显示装置。在这样的显示装置中，利用按每行不同的定时的控制信号，按照行的顺序驱动多个像素电路，从而显示影像。每行的控制信号，例如，利用移位寄存器而被生成。专利文献1公开，能够作为这样的移位寄存器的各个级的传输电路来利用的寄存电路。
专利文献1：日本特开2017－45499号公报
在专利文献1公开的寄存电路中，会有本来应该是低电平的电位的输出信号的电位，稍微上升的情况。因此，在连接多个该寄存电路而成的移位寄存器中，反复进行控制信号的传输的过程中电位的上升积累，会有发生误工作的可能性。
发明内容
于是，本发明的目的在于提供，输出信号中难以发生不希望的电位上升的传输电路、以及利用这样的传输电路的移位寄存器、栅极驱动器、显示面板、以及柔性基板。
为了实现所述目的，本发明的实施方案之一涉及的传输电路，由输入电路、复位电路、输出电路、输出稳定化电路构成，与时钟信号同步，由输入端获得并保持输入信号，将保持的输入信号作为输出信号从输出端输出，在所述传输电路中，所述输出稳定化电路，包括：反相电路，与所述传输电路的所述输入端以及所述输出端之中的任一方或双方连接，将使所述输入信号以及所述输出信号的至少一方的极性反相而得到的反相信号从输出端输出；以及第一晶体管，所述反相电路的所述输出端与控制信号端连接，第一主信号端与作为所述输出稳定化电路的电源的第一电源连接，第二主信号端与所述传输电路的所述输出端连接。
根据这样的结构，反相信号，在传输电路的输入信号以及输出信号的至少一方处于低电平时成为高电平的电位，从而使第一晶体管成为接通状态。据此，在传输电路的输出信号应该处于低电平时，传输电路的输出端经由第一晶体管与第一电源连接，因此，能够抑制传输电路的输出信号的电位的上升。
在连接这样的多个传输电路而成的移位寄存器中，即使反复进行控制信号的传输也电位的上升难以累积，能够防止误工作的发生。
附图说明
图1是示出一般的显示装置的主要部分的结构的一个例子的功能框图。
图2是示出简化的像素电路的结构的一个例子的电路图。
图3是示出显示装置的工作的一个例子的时序图。
图4是示出扫描电路的概略结构的一个例子的功能框图。
图5是示出以往例涉及的传输电路的结构的一个例子的电路图。
图6是示出比较例涉及的传输电路的工作的一个例子的时序图。
图7A是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图7B是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图7C是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图7D是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图7E是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图7F是示出比较例涉及的传输电路的工作状态的一个例子的电路图。
图8A是说明比较例涉及的传输电路的问题的时序图。
图8B是说明比较例涉及的传输电路的问题的时序图。
图9是示出实施例1涉及的传输电路的结构的一个例子的电路图。
图10是示出实施例1涉及的传输电路的工作的一个例子的时序图。
图11A是示出实施例1的变形例1涉及的传输电路的结构的一个例子的电路图。
图11B是示出实施例1的变形例2涉及的传输电路的结构的一个例子的电路图。
图11C是示出实施例1的变形例3涉及的传输电路的结构的一个例子的电路图。
图11D是示出实施例1的变形例4涉及的传输电路的结构的一个例子的电路图。
图12A是示出实施例1涉及的传输电路的工作状态的一个例子的电路图。
图12B是示出实施例1涉及的传输电路的工作状态的一个例子的电路图。
图12C是示出实施例1涉及的传输电路的工作状态的一个例子的电路图。
图12D是示出实施例1涉及的传输电路的工作状态的一个例子的电路图。
图13A是示出实施例2涉及的传输电路的工作状态的一个例子的电路图。
图13B是示出实施例2涉及的清除信号的一个例子的时序图。
图13C是示出实施例2涉及的传输电路的工作的一个例子的时序图。
图14A是示出实施例2涉及的传输电路的结构的另一个例子的电路图。
图14B是示出实施例2涉及的清除信号的另一个例子的时序图。
图14C是示出实施例2涉及的传输电路的工作的另一个例子的时序图。
图15是示出实施例1涉及的传输电路的工作的一个例子的时序图。
符号说明
10 像素电路
20 扫描电路
21 写入扫描器
22 行电源扫描器
23 水平选择器
31、32 扫描信号线
33 数据信号线
100、200、201、202、203、204 传输电路
110 输入电路
120 复位电路
130 输出电路
140、240至242、301、302 输出稳定化电路
250、251、253 反相电路
700 移位寄存器
800 缓冲电路
900 输出信号线
具体实施方式
(作为本发明的基础的知识)
在说明本发明的实施方式之前，说明以往例涉及的寄存电路的工作、以及本发明人发现的误工作的可能性。
图1是示出一般的显示装置的主要部分的结构的一个例子的功能框图。如图1所示，显示装置1的主要部分，由多个像素电路10、写入扫描器21、行电源扫描器22、水平选择器23、扫描信号线31、32、以及数据信号线33构成。
多个像素电路10，被配置为矩阵状。在该矩阵的各个行设置与配置在相同的行的多个像素电路10连接的扫描信号线31、32，在该矩阵的各个列设置与配置在相同的列的多个像素电路10连接的数据信号线33。
写入扫描器21以及行电源扫描器22，经由扫描信号线31、32，向像素电路10，分别提供用于在每行的定时控制像素电路10的工作的写入信号以及行电源。
水平选择器23，经由数据信号线33，向像素电路10，提供与亮度对应的数据信号。
图2是示出简化的像素电路的结构的一个例子的电路图，示出有源矩阵型有机EL显示装置的像素电路的例子。
有机EL元件是电流发光元件，因此，对有机EL元件中流动的电流量进行控制，从而获得发色的灰度。在图2的像素电路中，将与经由开关晶体管Ts由保持电容Cs保持的数据电压对应的量的电流，从驱动晶体管Td提供到EL元件。
图3是示出显示装置1的工作的一个例子的时序图，示出向位于邻接的两个行的像素电路10提供的写入信号、行电源、以及数据信号的时间波形的一个例子。在图3中附加在符号的末尾的括号内的数字意味着，对应的行号。
像素电路10，被提供图3所示的波状的写入信号以及行电源，从而在前的帧的发光结束后，经过四个水平同步(H)期间，进行阈值校正准备、阈值校正、写入以及迁移率校正，开始后续的帧发光。而且，对于像素电路10的结构以及工作的详细内容，不是本发明的主要部分，因此，适当地利用周知的技术，并省略说明。
写入扫描器21以及行电源扫描器22，在按每行错开的定时提供写入信号以及行电源，据此，在按每行不同的定时(例如，按每一个水平同步时间错开的定时)执行像素电路10的发光、阈值校正准备、阈值校正、写入以及迁移率校正工作。
写入扫描器21以及行电源扫描器22，也可以设置在驱动器IC，也可以为了削减成本而内置于显示面板。写入扫描器21以及行电源扫描器22那样的、将相同的波形的多个信号在错开的定时输出的扫描电路是，例如利用移位寄存器能够构成的。
图4是示出扫描电路20的概略结构的一个例子的功能框图，示出能够适用于写入扫描器21以及行电源扫描器22的双方的通用的电路结构的一部分。扫描电路20，由连接多个传输电路100而构成的移位寄存器700、以及按照传输电路100的输出驱动输出信号线900的多个缓冲电路800构成。传输电路100、缓冲电路800、以及输出信号线900，与显示装置1的行对应而被设置。移位寄存器700是，作为一个例子，根据有效的期间不重复的三相的时钟信号CK1、CK2、CK3工作的三相驱动的移位寄存器。
在周边驱动电路以及像素电路中，一般而言，为了低成本化，而利用过程比LTPS(低温多晶硅)－TFT(Thin Film Transistor)简单的aSi(非晶硅)－TFT以及氧化物TFT的情况多。然而，aSi－TFT以及氧化物TFT，与LTPS－TFT不同，仅实现极性为Nch的晶体管的实用化。因此，由aSi－TFT以及氧化物TFT构成的电路容易变得复杂。
近几年，由于容易制作，并且具有低漏电、高迁移率的特性，因此，氧化物TFT被关注。但是，氧化物TFT，如上所述仅存在Nch晶体管，并且，一般而言，阈值电压为负(耗尽型)，因此，需要即使在周边驱动电路中TFT的阈值电压为负，也不产生误工作。
对于移位寄存器700的各个级的传输电路100，能够利用例如专利文献1的寄存电路。
图5是示出传输电路100的结构的一个例子的电路图，示出专利文献1的图13中举出的寄存电路。图中的符号是，将专利文献1的符号适当地变更的。在图5中，附加在信号名的括号内的符号，以电源的电位表示该信号的高电平以及低电平的代表性的电位。在以下的说明中，为了简化说明，由同一符号参照信号和用于该信号的输入输出的端子，由同一符号参照电源的电位和用于提供该电位的电源的电源线。
传输电路100，由输入电路110、复位电路120、输出电路130、以及输出稳定化电路140构成。传输电路100，与控制信号WR、EN、CLR同步，获得、保持输入信号IN，作为输出信号OUT输出。
如图4示出，多个传输电路100，将按每三级不同的组合的时钟信号CK1、CK2、CK3，作为控制信号WR、EN、CLR工作，传输提供到输入端D0的信号。在控制信号WR、EN、CLR的振幅不同的情况下，也可以按振幅不同的每个控制信号设置图4的时钟信号CK1、CK2、CK3的组。
图6是示出发明人作为比较例研究的传输电路100的基本工作的一个例子的时序图。
图7A至图7F是示出图6的时序图的主要部位的传输电路100的工作状态的一个例子的电路图。图7A至图7F，以实线示出处于接通状态的晶体管，以点线示出处于截止状态的晶体管。并且，以虚线的箭头示出电位的传递。
在期间P1中，输入信号IN为Vss1(低电平)，控制信号CLR为Vdd(高电平)，输出信号OUT经由晶体管T2设定为电源电位Vss1(低电平)。并且，晶体管T1的栅极电位经由晶体管T4成为电源电位Vss2。将期间P1的工作，称为清除(图7A)。
在期间P2中，控制信号CLR为低电平，输入信号IN以及控制信号WR，分别从低电平变化为高电平。此时，晶体管T3的栅极电位成为电源电位Vdd－Vth5(Vth5为晶体管T5的阈值电压)，晶体管T3成为接通状态。输入信号IN也提供到晶体管T7的栅极，因此，晶体管T7也成为接通状态，晶体管T1的栅极电位从电源电位Vss2上升。并且，输出信号OUT经由晶体管T6保持为电源电位Vss1。在因晶体管T1的栅极电位上升而晶体管T1的栅极－源极间电压Vgs比晶体管T1的阈值大时，输出信号OUT，除了晶体管T2以外，还由晶体管T1设定为电源电位Vss1。由电容C1，保持输入信号IN的电位。将期间P2的工作，称为写入(图7B)。
在期间P3中，输入信号IN以及控制信号WR为低电平，控制信号EN从电源电位Vss1变化为电源电位Vdd。此时，晶体管T1的栅极－源极间电压Vgs由电容C1大致保持为一定，因此，电流在晶体管T1中流动。输出信号OUT从电源电位Vss1(低电平)逐渐上升，经过一定时间后，变化为电源电位Vdd(高电平)，电源电位Vdd(高电平)传输到下一级的传输电路。将期间P3的工作，称为输出(图7C)。
控制信号EN再次成为电源电位Vss1，晶体管T1的栅极以及输出端OUT的电位降低。期间P1至P3的清除、写入、输出的工作，构成第一次的传输工作。
在期间P4、P5中控制信号CLR从低电平变化为高电平，控制信号CLR截止后，控制信号WR从低电平变化为高电平。据此，输出信号OUT经由晶体管T6设定为电源电位Vss1。
此时，晶体管T3的栅极电位成为Vss1－Vth5的电位。在此，若构成传输电路的晶体管的阈值电压为负，则贯通电流流动，T1的栅极电位成为电源电位Vss2+ΔV的电位(图7E)。
在晶体管T1的栅极－源极电压Vgs比晶体管T1的阈值电压小的情况下，晶体管T1成为截止状态。
在控制信号WR从高电平变化为低电平后，使控制信号EN从低电平变化为高电平(图7F)。此时，如上所述，若晶体管T1的栅极－源极间电压Vgs比T1的阈值电压小，则T1为截止状态，因此，即使EN的电位从低电平变化为高电平，输出信号OUT也依然为电源电位Vss1，控制信号EN的电位不会传输到下一级的传输电路。
在此，考虑输出信号OUT的电位。输出信号OUT由晶体管T2、T6在一定周期设定为电源电位Vss1，但是，在控制信号EN为高电平时，从电源电位Vss1成为浮动。此时，会有由晶体管T1的漏电流及来自缓冲电路800以及下一级的传输电路的漏电，本来应该处于低电平的输出信号OUT的电位上升的情况(图8A的期间P6)。其结果为，会有电位上升的输出信号OUT成为下一级的传输电路的输入，电位的上升累积，从而发生错误的脉冲的可能性。
并且，在构成传输电路100的晶体管的阈值电压为负，控制信号EN为低电平、且控制信号WR为高电平时，如上所述晶体管T1的栅极电位成为Vss2+ΔV的值。在此，若ΔV变大，则晶体管T1的栅极－源极间电压Vgs比其阈值电压大，在如图8B示出控制信号EN变化为高电平时，本来应该处于低电平的输出信号OUT的电位从电源电位Vss1上升(图8B的期间P6)。其结果为，会有电位上升的输出信号OUT成为下一级的传输电路的输入，电位的上升累积，从而发生错误的脉冲的可能性。
于是，本发明人，认真研究后，为了抑制这样的误工作，而提出输出信号OUT中难以发生不希望的电位上升的传输电路。
(实施例1)
以下，对于本发明的实施例1，参照附图进行说明。
图9是示出实施例1涉及的传输电路的结构的一个例子的电路图。在图9中，附加在信号名的括号内的符号，以电源的电位表示该信号的高电平以及低电平的代表性的电位。如图9所示，传输电路200被构成为，将图5示出的传输电路100的输出稳定化电路140置换为输出稳定化电路240。输出稳定化电路240被构成为，对输出稳定化电路140，追加将输出信号OUT的反相信号输出的反相电路250以及晶体管T8。
反相电路250，由晶体管T9、T10、T11、以及电容C2构成，晶体管T9、T11的栅极与控制线RST连接。并且，电容C2的一端与传输电路200的输出端OUT连接，另一端与晶体管T10的栅极以及T11的源极以及漏极的一方连接。
晶体管T8，栅极与反相电路250的输出端连接，源极以及漏极的一方与输出稳定化电路240的电源线Vss1连接，另一方与输出端OUT连接。晶体管T9、T10，串联连接于电源线Vdd2与Vss3之间，晶体管T9与T10的连接点，作为反相电路250的输出端与晶体管T8的栅极连接。晶体管T11，源极以及漏极的一方与电源Vss4连接，另一方连接于晶体管T10与电容C2的连接点。
在此，晶体管T8是第一晶体管的一个例子，晶体管T9是第二晶体管的一个例子，晶体管T10是第三晶体管的一个例子，晶体管T11是第四晶体管的一个例子。各个晶体管的栅极是控制信号端的一个例子，源极以及漏极的一方以及另一方是第一主信号端以及第二主信号端的一个例子。并且，电容C2是第一电容的一个例子。
图10示出图9示出的传输电路200的工作定时的一个例子。提供到晶体管T9、T11的栅极的控制信号RST的特征是，在传输电路200的输出信号OUT为高电平时为低电平(图9的Vss5)。
而且，所述电压设定以及定时设定是一个例子，例如，即使代替电源电位Vdd2而由电源电位Vdd驱动晶体管T9也没有工作上的问题。
本实施例涉及的传输电路，不仅限于传输电路200的例子。以下，说明传输电路的变形例。图11A至图11D是示出变形例涉及的传输电路的结构的一个例子的电路图。在图11A至图11D中附加在信号名的括号内的符号，以电源的电位表示该信号的高电平以及低电平的代表性的电位。
图11A示出的传输电路201被构成为，将图9的传输电路200的输出稳定化电路240置换为输出稳定化电路241。输出稳定化电路241的反相电路251被构成为，对反相电路250追加电容C3、C4。在此，电容C3是第二电容的一个例子，电容C4是第三电容的一个例子。在输出稳定化电路241中，追加的电容C3、C4的连接点的电位稳定，因此，难以受到噪声等的影响。
图11B示出的传输电路202被构成为，将图9的传输电路200的输出稳定化电路240置换为输出稳定化电路242。输出稳定化电路242被构成为，从输出稳定化电路240中删除晶体管T2、T6。反相电路250被构成为在输出信号OUT处于低电平时由晶体管T8将输出信号OUT设定为电源电位Vss1，晶体管T2以及T6分别被构成为由控制信号CLR、控制信号WR将输出信号OUT设定为电源电位Vss1，因此，即使删除晶体管T2以及T6，也没有工作上的问题。
图11C示出的传输电路203被构成为，将图9的传输电路200的输出稳定化电路240置换为输出稳定化电路243。在输出稳定化电路243的反相电路253中，代替控制信号RST，而由输入到传输电路203的控制信号WR控制晶体管T9、T11。如上所述，控制信号RST的特征是在传输电路的输出信号OUT为高电平时为低电平，因此，即使代替控制信号RST而使用控制信号WR也能够顺利地工作。在图11C中，代替控制信号RST而使用控制信号WR，但是，也可以使用控制信号CLR，也可以使用控制信号WR、控制信号CLR的双方。图11D示出的传输电路204被构成为，将图11C的传输电路203的输出稳定化电路243置换为输出稳定化电路244。在输出稳定化电路244的反相电路254中，由并联连接的晶体管T9a、T9b构成晶体管T9，由并联连接的晶体管T11a、11b构成晶体管T11。晶体管T9a、T11a由控制信号WR控制，晶体管T9b、T11b由控制信号CLR控制。在反相电路254中能够，代替控制信号RST而使用控制信号WR、控制信号CLR的双方来获得输出信号OUT的反相信号。
接着，对于传输电路200至204共同的详细部分的工作的一个例子，参照图10的时序图以及图12A至图12D的输出稳定化电路进行说明。图12A至图12D所示的输出稳定化电路被构成为，以图11B示出的输出稳定化电路242为基础，在晶体管T8的栅极与作为固定电源的电源线Vss1之间连接电容C3。以后，输电路的基本的工作本身是如上所述的工作，因此，省略说明，说明反相电路和晶体管T8的详细部分的工作。
首先，在图10的期间P2，输入信号IN从低电平变化为高电平，晶体管T1的栅极电位上升。此时控制信号RST处于高电平，因此，如图12A示出，晶体管T9、T11成为接通状态。晶体管T11成为接通状态，从而晶体管T10的栅极电位被设定为电源电位Vss4。在此，以晶体管T10的栅极－源极间比电压晶体管T10的阈值电压小的方式设定电源电位Vss3、Vss4，从而晶体管T10成为截止状态。进而，晶体管T9成为接通状态，从而晶体管T8的栅极电位被设定为电源电位Vdd2。
若电源电位Vdd2为控制信号RST的高电平的电位与晶体管T9的阈值电压之和以下，则晶体管T8的栅极电位被设定为电源电位Vdd2。并且，若电源电位Vdd2为该和以上，则晶体管T8的栅极电位被设定为电源电位Vdd2－Vth9(Vth9为晶体管T9的阈值电压)的电位。在任何情况下，晶体管T8都成为接通状态，因此，输出信号OUT经由晶体管T8设定为电源电位Vss1。
在图10的期间P3，控制信号RST成为低电平。此时，晶体管T9、T11成为截止状态，但是，如图12B示出，输出稳定化电路的各个节点的电位被保持，输出信号OUT被设定为电源电位Vss1。
然后，如图12C示出，输出信号OUT成为高电平(图10的期间P3)。此时，输出信号OUT的电位从电源电位Vss1逐渐上升。该电位的变化，经由电容C2使晶体管T10的栅极电位上升。在晶体管T10的栅极－源极间电压Vgs比T10的阈值电压大时，如图12C示出晶体管T10成为接通状态。此时晶体管T8的栅极电位被设定为电源电位Vss3，晶体管T8截止，输出信号OUT的电位上升到电源电位Vdd。
在经过一定时间后，控制信号EN变化为低电平，输出信号OUT也变化为低电平(Vss1)。该电位的变化，与图12C同样，经由电容C2使晶体管T10的栅极电位降低，如图12D示出，晶体管T10再次成为截止状态。
而且，再次控制信号RST变化为高电平(图10的期间P4)，如图12A示出，输出信号OUT经由晶体管T8设定为电源电位Vss1。
在本发明的电路中，在控制信号EN为高电平时，也存在晶体管T1的漏电等而输出信号OUT的电位上升的可能性，但是，只要晶体管T10不成为接通状态，由于输出信号OUT经由晶体管T8被设定为电源电位Vss1，因此，即使输出信号OUT的电位上升也能够抑制为小。
并且，同样，即使构成传输电路的晶体管的阈值电压为负，在如图8B示出控制信号EN变化为高电平时输出信号OUT的电位从电源电位Vss1上升，只要晶体管T10不成为接通状态，由于输出信号OUT经由T8被设定为电源电位Vss1，因此，即使输出信号OUT的电位上升也能够抑制为小。
其结果为，例如，在连接多个传输电路而构成的移位寄存器中，能够防止传输电路间的不必要的脉冲的传输。
(实施例2)
以下，对于本发明的实施例2，参照附图进行说明。
图13A、图14A是示出实施例2涉及的作为传输电路的主要部分的输出稳定化电路的结构的一个例子的电路图。
图13A的输出稳定化电路301被构成为，以图12A至图12D示出的输出稳定化电路为基础，电容C2，不与传输电路的输出端OUT连接，而与输入端IN连接。输出稳定化电路301，例如，按照图13B示出的控制信号以及输入信号被驱动。图13C示出输出稳定化电路301的工作波形的一个例子。控制信号RST的特征是，在输入信号IN的电位以及输出信号OUT的电位为高电平时为低电平。
该结构是，输入到第二晶体管(晶体管T9)的控制信号端(栅极)以及第四晶体管(晶体管T11)的控制信号端(栅极)的控制信号(控制信号RST)，在传输电路的输出信号OUT以及输入信号IN处于高电平时(写入期间以及输出期间)为低电平，在传输电路的输出信号OUT以及输入信号IN处于低电平时(清除期间)至少有一次成为高电平的结构的一个例子。
图14A的输出稳定化电路302被构成为，以图12A至图12D示出的输出稳定化电路为基础，电容C3的一端，不与作为固定电源的电源线Vss1连接，而与输入端IN连接。输出稳定化电路302，例如，按照图14B示出的控制信号以及输入信号被驱动。图14C示出输出稳定化电路302的工作波形的一个例子。控制信号RST的特征是，在输出信号OUT的电位为高电平时为低电平，在输入信号IN的电位为高电平时从高电平变化为低电平。
该结构是，输入到第二晶体管(晶体管T9)的控制信号端(栅极)以及第四晶体管(晶体管T11)的控制信号端(栅极)的控制信号(控制信号RST)，在传输电路的输出信号处于高电平时(输出期间)为低电平，在传输电路的输入信号IN处于高电平时(写入期间的中途)从高电平变化为低电平，在传输电路的输出信号OUT处于低电平时(清除期间)至少有一次成为高电平的结构的一个例子。
接着，对于输出稳定化电路301、302的效果，根据与实施例1涉及的输出稳定化电路(例如，输出稳定化电路242)的比较，进行说明。
图15是示出图11B示出的输出稳定化电路242的输出信号OUT变化为高电平时的信号波形的放大图。
在图15中，波形OUT1示出，在晶体管T10成为接通状态之后，晶体管T8的栅极电位Vg8急剧降低到电源电位Vss3时的、输出信号OUT的电位。输出信号OUT的电位，快速达到作为高电平的电位的电源电位Vdd1。在此情况下，输出信号OUT准确地传输到下一级的传输电路。
对此，考虑在晶体管T10成为接通状态之后，晶体管T8的栅极电位Vg8缓慢地降低的情况。在晶体管T8的栅极电位的降低缓慢的情况下，发生晶体管T1、T8都成为接通状态的期间，贯通电流经由晶体管T1、T8流动在传输电路中。据此，输出信号OUT的电位，如波形OUT2所示缓慢地上升。
若在输出信号OUT，达到作为高电平的电位的电源电位Vdd1之前，控制信号EN从高电平变化为低电平，则输出信号OUT的电位降低到电源电位Vss1，输出信号OUT以没有获得充分的振幅的状态输入到下一级，不能进行正常的传输。
作为其对策，在图13A的输出稳定化电路301中，电容C2，不与输出端OUT连接，而与输入端IN连接。并且，如图13B所示，控制信号RST被设定为，在传输电路的输入信号IN的电位以及输出信号OUT的电位为高电平时(例如，写入期间以及输出期间)成为低电平。
根据这样的结构，即使输入信号IN的电位从低电平变化为高电平，从而在晶体管T10成为接通状态之后，晶体管T8的栅极电位Vg8缓慢地降低，贯通电流也不会流动在传输电路中。并且，在晶体管T8的栅极电位Vg8降低后传输电路的输出信号OUT的电位从低电平变化为高电平为止具有一定的时间，因此，在输出信号OUT的电位从低电平变化为高电平变化时，能够使晶体管T8的栅极电位变小，不会因贯通电流而导致输出信号OUT的电位大幅度地降低。
并且，在图14A的输出稳定化电路302中，电容C2与传输电路的输出端OUT连接，但是，电容C3的一端，不与固定电源连接，而与输入端IN连接。并且，如图14B示出，控制信号RST被设定为，在传输电路的输出信号OUT的电位为高电平时(例如，输出期间)为低电平，在输入信号IN的电位为高电平时(例如，写入期间的中途)从高电平变化为低电平。
根据这样的结构，在控制信号RST为高电平的状态下输入信号IN的电位从低变化为高，因此，若晶体管T9为接通状态，即，若设定为从电源电位Vdd减去电源电位Vdd2的电压值比晶体管T9的阈值电压大，则成为晶体管T8的栅极电位被设定为电源电位Vdd2的状态。然后，在输入信号IN为高电平时使控制信号RST从高电平变化为低电平来使晶体管T9成为截止状态之后，使输入信号IN从高电平变化为低电平。此时，晶体管T9为截止状态，因此，作为输入信号IN的电位的变化，经由电容C3使晶体管T8的栅极电位降低。
而且，在经过一定时间后，输出信号OUT从低电平变化为高电平。根据该电位的变化，晶体管T10成为接通状态，晶体管T8的栅极电位降低。此时，与图15相比晶体管T8的栅极电位更小，因此，能够防止因贯通电流而输出端OUT的电位大幅度地降低。
如上说明，根据输出稳定化电路301、302能够使传输电路的输出端OUT接地，能够抑制因晶体管的漏电流以及来自缓冲电路及下一级的传输电路的漏电而输出信号OUT的电位大幅度地变化。据此，能够减轻不必要的脉冲被传输的误传输的发生。
并且，能够减轻起因于传输电路的输出信号OUT的电位从低电平变迁为高电平时的基于贯通电流的输出信号OUT的电位降低的传输不良的发生。
以上，说明了实施例涉及的传输电路以及连接多个传输电路而构成的移位寄存器，但是，本发明，不仅限于所述实施例。只要不脱离本发明的宗旨，实施本领域技术人员想到的各种变形，并且任意组合实施例的构成要素以及工作来实现的显示装置以及其驱动方法，也包含在本发明中。
例如，具备本发明的移位寄存器、以及对该移位寄存器的各个级的输出信号进行处理的缓冲电路的栅极驱动器，也可以包括在本发明中。
并且，例如，装载本发明的栅极驱动器的显示面板，也可以包括在本发明中，并且装载本发明的栅极驱动器的柔性基板，也可以包括在本发明中。
本发明，作为传输电路以及连接多个传输电路而构成的移位寄存器，例如，能够用于显示装置的扫描电路。

Claims (23)

1.一种传输电路，由输入电路、复位电路、输出电路、输出稳定化电路构成，与时钟信号同步，由输入端获得并保持输入信号，将保持的输入信号作为输出信号从输出端输出，在所述传输电路中，
所述输出稳定化电路，包括：
反相电路，与所述传输电路的所述输入端以及所述输出端之中的任一方或双方连接，将使所述输入信号以及所述输出信号的至少一方的极性反相而得到的反相信号从输出端输出；以及
第一晶体管，所述反相电路的所述输出端与控制信号端连接，第一主信号端与作为所述输出稳定化电路的电源的第一电源连接，第二主信号端与所述传输电路的所述输出端连接。
2.如权利要求1所述的传输电路，
所述反相电路，由第二晶体管、第三晶体管、第四晶体管、以及第一电容构成，
所述第二晶体管的第一主信号端与第二电源连接，第二主信号端与所述反相电路的所述输出端连接；
所述第三晶体管的第一主信号端与所述反相电路的所述输出端连接，第二主信号端与第三电源连接；
所述第四晶体管的第一主信号端与所述第三晶体管的控制信号端连接，第二主信号端与第四电源连接；
所述第一电容的一端与所述第三晶体管的所述控制信号端连接，另一端与所述传输电路的所述输出端连接。
3.如权利要求2所述的传输电路，
所述第二电源的电位比所述传输电路的输出信号的低电平的电位高，所述第三电源的电位为所述低电平的电位以下，并且，所述第四电源的电位为所述第三电源的电位以下。
4.如权利要求2所述的传输电路，
第二电容连接于所述反相电路的所述输出端与固定电源之间。
5.如权利要求2所述的传输电路，
第三电容连接于所述第三晶体管的所述控制信号端与固定电源之间。
6.如权利要求2所述的传输电路，
输入到所述第二晶体管的控制信号端以及所述第四晶体管的控制信号端的控制信号，在所述传输电路的输出信号处于高电平时为低电平，在所述传输电路的输出信号处于低电平时至少有一次成为高电平。
7.如权利要求6所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的控制信号是相同的信号。
8.如权利要求7所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的所述相同的信号是，与输入到所述传输电路的所述输入电路以及所述复位电路之中的至少一方的控制信号相同的信号。
9.如权利要求1所述的传输电路，
所述反相电路，由第二晶体管、第三晶体管、第四晶体管、以及第一电容构成，
所述第二晶体管的第一主信号端与第二电源连接，第二主信号端与所述反相电路的所述输出端连接；
所述第三晶体管的第一主信号端与所述反相电路的所述输出端连接，第二主信号端与第三电源连接；
所述第四晶体管的第一主信号端与所述第三晶体管的控制信号端连接，第二主信号端与第四电源连接；
所述第一电容的一端与所述第三晶体管的所述控制信号端连接，另一端与所述传输电路的所述输入端连接。
10.如权利要求9所述的传输电路，
所述第二电源的电位比所述传输电路的输出信号的低电平的电位高，所述第三电源的电位为所述低电平的电位以下，并且，所述第四电源的电位为所述第三电源的电位以下。
11.如权利要求9所述的传输电路，
第二电容连接于所述反相电路的所述输出端与固定电源之间。
12.如权利要求9所述的传输电路，
输入到所述第二晶体管的控制信号端以及所述第四晶体管的控制信号端的控制信号，在所述传输电路的输出信号以及输入信号处于高电平时为低电平，在所述传输电路的输出信号以及输入信号处于低电平时至少有一次成为高电平。
13.如权利要求12所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的控制信号是相同的信号。
14.如权利要求13所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的所述相同的信号是，与输入到所述传输电路的所述输入电路以及所述复位电路之中的至少一方的控制信号相同的信号。
15.如权利要求1所述的传输电路，
所述反相电路，由第二晶体管、第三晶体管、第四晶体管、第一电容、以及第二电容构成，
所述第二晶体管的第一主信号端与所述第二电源连接，第二主信号端与所述反相电路的所述输出端连接；
所述第三晶体管的第一主信号端与所述反相电路的所述输出端连接，第二主信号端与第三电源连接；
所述第四晶体管的第一主信号端与所述第三晶体管的控制信号端连接，第二主信号端与第四电源连接；
所述第一电容的一端与所述第三晶体管的控制信号端连接，另一端与所述传输电路的所述输出端连接；
所述第二电容的一端与所述传输电路的所述输入端连接，另一端与所述反相电路的所述输出端连接。
16.如权利要求15所述的传输电路，
所述第二电源的电位比所述传输电路的输出信号的低电平的电位高，所述第三电源的电位为所述低电平的电位以下，并且，所述第四电源的电位为所述第三电源的电位以下。
17.如权利要求15所述的传输电路，
输入到所述第二晶体管的控制信号端以及所述第四晶体管的控制信号端的控制信号，在所述传输电路的输出信号处于高电平时为低电平，在所述传输电路的输入信号处于高电平时从高电平变化为低电平，在所述传输电路的输出信号处于低电平时至少有一次成为高电平。
18.如权利要求17所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的控制信号是相同的信号。
19.如权利要求18所述的传输电路，
输入到所述第二晶体管的所述控制信号端以及所述第四晶体管的所述控制信号端的所述相同的信号是，与输入到所述传输电路的所述输入电路以及所述复位电路之中的至少一方的控制信号相同的信号。
20.一种移位寄存器，
所述移位寄存器由多个传输电路以多级连接而被构成，
各个级的传输电路是权利要求1至19的任一项所述的传输电路。
21.一种栅极驱动器，具备：
权利要求20所述的移位寄存器；以及
缓冲电路，对所述移位寄存器中的各个级的传输电路的输出信号进行处理。
22.一种显示面板，
装载权利要求21所述的栅极驱动器。
23.一种柔性基板，
装载权利要求21所述的栅极驱动器。
CN201811568870.3A 2018-01-10 2018-12-21 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板 Pending CN110021332A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-001893 2018-01-10
JP2018001893A JP6754786B2 (ja) 2018-01-10 2018-01-10 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板

Publications (1)

Publication Number Publication Date
CN110021332A true CN110021332A (zh) 2019-07-16

Family

ID=67140231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811568870.3A Pending CN110021332A (zh) 2018-01-10 2018-12-21 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板

Country Status (3)

Country Link
US (1) US10783822B2 (zh)
JP (1) JP6754786B2 (zh)
CN (1) CN110021332A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6874997B2 (ja) * 2018-01-16 2021-05-19 株式会社Ｊｏｌｅｄ 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
CN113711298B (zh) * 2020-03-18 2023-02-07 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129126A1 (ja) * 2010-04-12 2011-10-20 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN105810167A (zh) * 2016-05-23 2016-07-27 信利（惠州）智能显示有限公司 移位寄存器单元电路、移位寄存器及其液晶显示器
CN106688029A (zh) * 2014-05-28 2017-05-17 可隆奥托株式会社 移位电路、移位寄存器和显示装置
US20170221439A1 (en) * 2016-02-01 2017-08-03 Boe Technology Group Co., Ltd. Gate Driver Unit, Gate Driver Circuit and Driving Method Thereof, and Display Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393093B (zh) * 2004-06-30 2013-04-11 Samsung Display Co Ltd 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
JP5659906B2 (ja) * 2010-03-30 2015-01-28 ソニー株式会社 インバータ回路および表示装置
US10431159B2 (en) 2015-08-25 2019-10-01 Joled Inc. Register circuit, driver circuit, and display unit
JP6561381B2 (ja) 2015-08-25 2019-08-21 株式会社Ｊｏｌｅｄ レジスタ回路、駆動回路および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129126A1 (ja) * 2010-04-12 2011-10-20 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN106688029A (zh) * 2014-05-28 2017-05-17 可隆奥托株式会社 移位电路、移位寄存器和显示装置
US20170221439A1 (en) * 2016-02-01 2017-08-03 Boe Technology Group Co., Ltd. Gate Driver Unit, Gate Driver Circuit and Driving Method Thereof, and Display Device
CN105810167A (zh) * 2016-05-23 2016-07-27 信利（惠州）智能显示有限公司 移位寄存器单元电路、移位寄存器及其液晶显示器

Also Published As

Publication number Publication date
US20190213945A1 (en) 2019-07-11
JP6754786B2 (ja) 2020-09-16
JP2019121411A (ja) 2019-07-22
US10783822B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
JP7001805B2 (ja) シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
CN105427825B (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US9824656B2 (en) Gate driver unit, gate driver circuit and driving method thereof, and display device
WO2017067432A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN111971737B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104200770B (zh) 显示面板
CN111754923B (zh) Goa电路以及显示面板
EP2838200A1 (en) Buffer circuit and method for driving buffer circuit
US8040315B2 (en) Device for driving a display panel with sequentially delayed drive signal
CN205050536U (zh) 移位寄存器单元、移位寄存器和显示装置
WO2020168798A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
US20180040273A1 (en) Shift register unit, driving method, gate driving circuit and display apparatus
CN103559913A (zh) 一种移位寄存器
US20220198975A1 (en) Gate driving circuit and display device
CN110021332A (zh) 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板
CN106683617B (zh) 移位寄存器单元、阵列基板和显示装置
US20100086097A1 (en) Shift register circuit and display module
EP3882901B1 (en) Shift register unit, drive method, gate drive circuit, and display device
CN104778937B (zh) 栅极驱动电路、阵列基板及显示装置
CN1235182C (zh) 消除占空比误差的累积的集成电路
CN110047414A (zh) 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
CN101409055B (zh) 平面显示器及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190716