CN110021323A - 一次写入多次读取的数据存储器件及*** - Google Patents
一次写入多次读取的数据存储器件及*** Download PDFInfo
- Publication number
- CN110021323A CN110021323A CN201810023637.0A CN201810023637A CN110021323A CN 110021323 A CN110021323 A CN 110021323A CN 201810023637 A CN201810023637 A CN 201810023637A CN 110021323 A CN110021323 A CN 110021323A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- data
- electric signal
- transistor
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种一次写入多次读取的数据存储器件及***。其中,该数据存储器件包括:存储单元,用于存储数据;以及单向器,与存储单元串联连接,用于允许第一极性电信号通过存储单元,不允许第二极性电信号通过存储单元,其中,第一极性电信号与第二极性电信号极性相反;晶体管,与存储单元以及单向器串联连接,用于提供第一极性电信号以及第二极性电信号。本发明解决了相关技术采用硬击穿模式实一次写入多次读取导致读取数据比较困难的技术问题。
Description
技术领域
本发明涉及电子领域,具体而言,涉及一种一次写入多次读取的数据存储器件及***。
背景技术
电子数据修改起来相对容易,并且不会留下太多修改痕迹。随着各机构越来越多地依赖电子数据,如何保护这些数据不被错误地修改变得越来越重要。为了保护电子数据不被修改,可以采用的一种方法是以单写多读(WORM)存储的方式来存储数据。许多企业单位如金融服务等依赖某种形式的WORM存储来存储关键数据。WORM功能可保证数据长期不变,通常使用光学存储来实现WORM存储。光学存储是用激光束聚焦亚微米级的光点记录在光盘介质上,可用激光束读出记录信息。光学读写头重,光学头的寻址速度使得数据读写时间比较慢;光盘易划伤破坏无法读取数据;并且光盘的理论存储密度比较低,容量比较小。目前,相关技术提出基于RRAM实现WORM的技术,采用硬击穿模式使存储层电阻趋于无穷大作为存储中高阻态。相关技术还提出基于MTJ硬击穿模式实现WORM的技术。但是,上述技术因为是断路状态,读电流比较小,读取数据比较困难;硬击穿存储层或者MTJ层需要很大的电流,这对晶体管供电能力要求比较高。
针对相关技术采用硬击穿模式实一次写入多次读取导致读取数据比较困难的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种一次写入多次读取的数据存储器件及***,以至少解决相关技术采用硬击穿模式实一次写入多次读取导致读取数据比较困难的技术问题。
根据本发明实施例的一个方面,提供了一种一次写入多次读取的数据存储器件,包括:存储单元,用于存储数据;以及单向器,与所述存储单元串联连接,用于允许第一极性电信号通过所述存储单元,不允许第二极性电信号通过所述存储单元,其中,所述第一极性电信号与所述第二极性电信号极性相反;晶体管,与所述存储单元以及所述单向器串联连接,用于提供所述第一极性电信号以及所述第二极性电信号。
进一步地,所述单向器为二极管。
进一步地,所述二极管的阳极与所述晶体管的源极相连接,所述二极管的阴极与所述存储单元相连接。
进一步地,所述二极管的阳极与所述存储单元相连接,所述二极管的阴极与所述晶体管的源极相连接。
进一步地,所述存储单元的第一端与所述二极管的阳极相连接,所述存储单元的第二端与所述晶体管的源极相连接。
进一步地,所述存储单元的第一端与所述二极管的阴极相连接,所述存储单元的第二端与所述晶体管的源极相连接。
进一步地,所述存储单元至少包括以下任意一种:电阻式存储单元;磁电阻存储单元;铁电式存储单元。
进一步地,所述存储单元为双极性电阻式存储单元或自旋扭矩转移磁性隧道结。
根据本发明实施例的另一方面,还提供了一种一次写入多次读取的数据存储***,所述数据存储***具有多层结构,其中,所述多层结构中的每层包括至少一个本发明实施例中的任一项所述的数据存储器件。
进一步地,所述数据存储***还包括:第一字线,连接到每层中的所述晶体管的栅极;第一位线,连接到第一层中的所述晶体管的漏极,其中,所述多层结构包括所述第一层;第二位线,连接到所述第一层中的所述单向器。
在本发明实施例中,一次写入多次读取的数据存储器件包括:存储单元,用于存储数据;以及单向器,与存储单元串联连接,用于允许第一极性电信号通过存储单元,不允许第二极性电信号通过存储单元,其中,第一极性电信号与第二极性电信号极性相反;晶体管,与存储单元以及单向器串联连接,用于提供第一极性电信号以及第二极性电信号。该数据存储器件基于单向器的电流单向性能实现一次写入多次读取,由于单向器具备限定电流方向的功能,存储单元只能单向写入或者擦除操作,从而达到一次写入多次读取的目的,进而解决了相关技术采用硬击穿模式实一次写入多次读取导致读取数据比较困难的技术问题,从而使得读取数据更加容易,且功耗更低的技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的一种可选的一次写入多次读取的数据存储器件的示意图;
图2是根据本发明实施例的另一种可选的一次写入多次读取的数据存储器件的示意图;
图3是根据本发明实施例的又一种可选的一次写入多次读取的数据存储器件的示意图;
图4是根据本发明实施例的再一种可选的一次写入多次读取的数据存储器件的示意图;
图5是根据本发明实施例的一种可选的一次写入多次读取的数据存储***的示意图;以及
图6是根据本发明实施例的一种可选的一次写入多次读取的数据存储***中的单个结构单元的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例,提供了一种一次写入多次读取的数据存储器件的实施例。需要说明的是,该数据存储器件可以实现一次写入多次读取的功能。
图1是根据本发明实施例的一种可选的一次写入多次读取的数据存储器件的示意图,如图1所示,该数据存储器件可以包括:存储单元10、单向器20以及晶体管30,其中,存储单元10、单向器20以及晶体管30串联连接。
存储单元10,可以用于存储数据。可选地,存储单元10至少可以包括以下任意一种:电阻式存储单元;磁电阻存储单元;铁电式存储单元。其中,电阻式存储单元可以为双极性电阻式存储单元,磁电阻存储单元可以为自旋扭矩转移磁性隧道结。需要说明的是,本发明实施例中的存储单元10还可以为其他类型,此处不再一一举例说明。
单向器20,可以与存储单元10串联连接,用于允许第一极性电信号通过存储单元10,不允许第二极性电信号通过存储单元10,其中,第一极性电信号与第二极性电信号极性相反。也就是说,单向器20具备单方向电流通过特性。可选地,单向器20可以为二极管,二极管具有单方向电流通过特性,且结构简单,成本较低。
晶体管30,与存储单元10以及单向器20串联连接,用于提供第一极性电信号以及第二极性电信号。
作为一种可选的实施例,存储单元10、单向器20(以二极管为例)以及晶体管30之间的串联连接关系可以包括以下四种情况,具体地:
如图1所示,二极管的阳极与晶体管的源极相连接,二极管的阴极与存储单元相连接。
如图2所示,二极管的阳极与存储单元相连接,二极管的阴极与晶体管的源极相连接。
如图3所示,存储单元的第一端与二极管的阳极相连接,存储单元的第二端与晶体管的源极相连接。
如图4所示,存储单元的第一端与二极管的阴极相连接,存储单元的第二端与晶体管的源极相连接。
下面将结合具体示例对本发明实施例的数据存储器件进行详细介绍:
存储单元10为双极性电阻式存储器-RRAM
(1)存储单元的初始电阻态为高阻态。当双极性电阻式存储单元为正向set时,二极管和存储单元连接方式如图1和图3所示,电流仅能从下向上流动,存储单元形成导电通道,电阻态由高阻态转变为低阻态;双极性的电阻式存储单元需要施加反向电流才能使存储单元从低阻态转变为高阻态,二极管的电流单向通过性阻止了存储单元的reset过程。
(2)存储单元的初始电阻态为高阻态。当双极性电阻式存储单元为负向set时,二极管和存储单元连接方式如图2和图4所示,电流仅能从上向下流动,存储单元形成导电通道,电阻态由高阻态转变为低阻态;双极性的电阻式存储单元需要施加反向电流才能使存储单元从低阻态转变为高阻态,二极管的电流单向通过性阻止了存储单元的reset过程。
存储单元为磁性隧道结MTJ
(3)MTJ中自由层和参比层的磁化方向经过磁场初始化为平行态或者反平行态。二极管和MTJ连接方式如图1和图3所示,电流仅能从下向上流动,由于基于自旋极化方式MTJ的写入电流和擦除电流互为反向,因此存储单元MTJ只能进行写入或者擦除单方面操作。MTJ中自由层和参比层的磁化方向初始状态为平行状态,则可进行写入操作(电阻态由低阻态转变为高阻态);如果为反平行状态,则可进行擦除状态(电阻态由高阻态转变为低阻态)。
(4)MTJ中自由层和参比层的磁化方向经过磁场初始化为平行态或者反平行态。二极管和MTJ连接方式如图2和图4所示,电流仅能从上向下流动,由于基于自旋极化方式MTJ的写入电流和擦除电流互为反向,因此存储单元MTJ只能进行写入或者擦除单方面操作。MTJ中自由层和参比层的磁化方向初始状态为平行状态,则可进行写入操作(电阻态由低阻态转变为高阻态);如果为反平行状态,则可进行擦除状态(电阻态由高阻态转变为低阻态)。
存储单元为铁电体-FeRAM
(5)存储单元铁电材料的极化状态在初始时0。二极管和铁电存储单元连接方式如图1和图3所示,电流仅能从下向上流动,写入数据后的铁电存储单元的极化方向向上,二极管的电流单向性阻止反向极化铁电存储单元的翻转电流。
(6)存储单元铁电材料的极化状态在初始时0。二极管和铁电存储单元连接方式如图2和图4所示,电流仅能从上向下流动,写入数据后的铁电存储单元中的极化方向向下,二极管的电流单向性阻止反向极化铁电存储单元的翻转电流。
根据本发明实施例,还提供了一种一次写入多次读取的数据存储***。
图5是根据本发明实施例的一种可选的一次写入多次读取的数据存储***的示意图,如图5所示,该数据存储***可以具有多层结构(图5中仅示出两层结构),其中,多层结构中的每层包括至少一个本发明上述实施例中任意一种数据存储器件。
可选地,该数据存储***还可以包括:第一字线,连接到每层中的晶体管的栅极;第一位线,连接到第一层中的晶体管的漏极;第二位线,连接到第一层中的单向器。其中,多层结构可以包括第一层,此处的第一层可以为多层结构中的任意一层。
如图5所示,第一字线WL1a和WL1b分别连接到在第一列晶体管对和第二列晶体管对的栅极,第一位线BL1a公共连接到第一行晶体管互相连接的漏极,第二位线BL2a公共连接到排列在第一行的二极管。同理,针对第二行,第一位线BL1b公共连接到第二行晶体管互相连接的漏极,第二位线BL2b公共连接到排列在第二行的二极管。虽然存储单元在图5中排列成两行,很显然该数据存储***可以包括在一行上放置多个尺寸单元的结构。
图6是根据本发明实施例的一种可选的一次写入多次读取的数据存储***中的单个结构单元的示意图,如图6所示,BL1连接晶体管的漏极,WL1连接晶体管的栅极。二极管一端连接存储单元,另一端连接BL2,二极管允许向上的电流,但是禁止向下的电流。数据存储***可以使用图6所示的结构为单位,将该单位排列成阵列组成数据存储***。
本发明是基于单向器的电流单向性能力设计实现一次写入多次读取的功能,由于单向器本身具备限定电流方向的功能,存储单元只能单向写入/擦除操作,从而实现一次写入多次读取的功能。与RRAM硬击穿模式的WORM相比,无需大电流操作,功耗更低,对晶体管的供电能力要求更低。再者,RRAM硬击穿模式的WORM是断路状态,读电流比较小,读取数据比较困难,而本发明提出的方案,读取数据更容易。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种一次写入多次读取的数据存储器件,其特征在于,包括:
存储单元,用于存储数据;
单向器,与所述存储单元串联连接,用于允许第一极性电信号通过所述存储单元,不允许第二极性电信号通过所述存储单元,其中,所述第一极性电信号与所述第二极性电信号极性相反;
晶体管,与所述存储单元以及所述单向器串联连接,用于提供所述第一极性电信号以及所述第二极性电信号。
2.根据权利要求1所述的数据存储器件,其特征在于,所述单向器为二极管。
3.根据权利要求2所述的数据存储器件,其特征在于,所述二极管的阳极与所述晶体管的源极相连接,所述二极管的阴极与所述存储单元相连接。
4.根据权利要求2所述的数据存储器件,其特征在于,所述二极管的阳极与所述存储单元相连接,所述二极管的阴极与所述晶体管的源极相连接。
5.根据权利要求2所述的数据存储器件,其特征在于,所述存储单元的第一端与所述二极管的阳极相连接,所述存储单元的第二端与所述晶体管的源极相连接。
6.根据权利要求2所述的数据存储器件,其特征在于,所述存储单元的第一端与所述二极管的阴极相连接,所述存储单元的第二端与所述晶体管的源极相连接。
7.根据权利要求1至6中任一项所述的数据存储器件,其特征在于,所述存储单元至少包括以下任意一种:
电阻式存储单元;
磁电阻存储单元;
铁电式存储单元。
8.根据权利要求1至6中任一项所述的数据存储器件,其特征在于,所述存储单元为双极性电阻式存储单元或自旋扭矩转移磁性隧道结。
9.一种一次写入多次读取的数据存储***,其特征在于,所述数据存储***具有多层结构,其中,所述多层结构中的每层包括至少一个权利要求1至8中任一项所述的数据存储器件。
10.根据权利要求9所述的数据存储***,其特征在于,所述数据存储***还包括:
第一字线,连接到每层中的所述晶体管的栅极;
第一位线,连接到第一层中的所述晶体管的漏极,其中,所述多层结构包括所述第一层;
第二位线,连接到所述第一层中的所述单向器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810023637.0A CN110021323A (zh) | 2018-01-10 | 2018-01-10 | 一次写入多次读取的数据存储器件及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810023637.0A CN110021323A (zh) | 2018-01-10 | 2018-01-10 | 一次写入多次读取的数据存储器件及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110021323A true CN110021323A (zh) | 2019-07-16 |
Family
ID=67188110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810023637.0A Pending CN110021323A (zh) | 2018-01-10 | 2018-01-10 | 一次写入多次读取的数据存储器件及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110021323A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112054034A (zh) * | 2020-09-15 | 2020-12-08 | 中国科学院微电子研究所 | 一种存储器件 |
WO2022062264A1 (zh) * | 2020-09-24 | 2022-03-31 | 浙江驰拓科技有限公司 | 存储元件、存储电路、数据存取方法及数据存取装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1421866A (zh) * | 2001-11-29 | 2003-06-04 | 株式会社东芝 | 磁随机存取存储器及其读出电路、它的制造方法 |
US20030209971A1 (en) * | 2000-02-11 | 2003-11-13 | Kozicki Michael N. | Programmable structure, an array including the structure, and methods of forming the same |
KR20100052886A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 프로그래밍 전류 검증방법 |
US20110182114A1 (en) * | 2010-01-28 | 2011-07-28 | Hynix Semiconductor Inc. | Semiconductor memory device and control method thereof |
CN102473448A (zh) * | 2009-07-10 | 2012-05-23 | 希捷科技有限公司 | 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列 |
CN107004435A (zh) * | 2008-08-14 | 2017-08-01 | 南泰若股份有限公司 | 用于对电阻变化元件阵列进行动态访问和编程的方法 |
-
2018
- 2018-01-10 CN CN201810023637.0A patent/CN110021323A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030209971A1 (en) * | 2000-02-11 | 2003-11-13 | Kozicki Michael N. | Programmable structure, an array including the structure, and methods of forming the same |
CN1421866A (zh) * | 2001-11-29 | 2003-06-04 | 株式会社东芝 | 磁随机存取存储器及其读出电路、它的制造方法 |
CN107004435A (zh) * | 2008-08-14 | 2017-08-01 | 南泰若股份有限公司 | 用于对电阻变化元件阵列进行动态访问和编程的方法 |
KR20100052886A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 프로그래밍 전류 검증방법 |
CN102473448A (zh) * | 2009-07-10 | 2012-05-23 | 希捷科技有限公司 | 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列 |
US20110182114A1 (en) * | 2010-01-28 | 2011-07-28 | Hynix Semiconductor Inc. | Semiconductor memory device and control method thereof |
Non-Patent Citations (1)
Title |
---|
邓颖: "《MSP430FRAM铁电单片机原理及C程序设计》", 31 August 2012, 北京航空航天大学出版社 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112054034A (zh) * | 2020-09-15 | 2020-12-08 | 中国科学院微电子研究所 | 一种存储器件 |
WO2022062264A1 (zh) * | 2020-09-24 | 2022-03-31 | 浙江驰拓科技有限公司 | 存储元件、存储电路、数据存取方法及数据存取装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101925961B (zh) | 具有共享源极线的mram装置 | |
EP1073062B1 (en) | Magnetic random access memory device | |
US9520188B2 (en) | Semiconductor memory device | |
US8780609B2 (en) | Variable-resistance memory device and driving method thereof | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US7382664B2 (en) | Simultaneous reading from and writing to different memory cells | |
KR101520600B1 (ko) | 저항 변화 메모리 | |
JP2017112351A (ja) | 磁気メモリ | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
JP2004104127A5 (zh) | ||
JP2007115956A (ja) | 半導体記憶装置 | |
JP2010097662A (ja) | 不揮発性半導体記憶装置 | |
US20110305067A1 (en) | Semiconductor memory device in which resistance state of memory cell is controllable | |
CN104603883B (zh) | 存储器中的二极管分段 | |
US9245621B2 (en) | Semiconductor memory device executing a write operation with first and second voltage applications | |
US20160125928A1 (en) | Bitcell wth magnetic switching elements | |
CN106605268A (zh) | 磁场辅助的存储器操作 | |
CN110021323A (zh) | 一次写入多次读取的数据存储器件及*** | |
CN111223506B (zh) | 基于自旋轨道矩的mram存储单元及存储阵列 | |
KR102657583B1 (ko) | 가변 저항 메모리 소자 | |
JP2021047950A (ja) | 記憶装置 | |
US10783946B2 (en) | Semiconductor memory device including memory cell arrays | |
CN109461811B (zh) | 一种crs阻变存储器的混合可重配方法 | |
JP2004006861A (ja) | 寄生電流を低減した磁気ランダムアクセスメモリ | |
CN109935254A (zh) | 写操作方法、电存储器件、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190716 |