CN110007853B - 一种Nandflash命令处理方法、装置、终端及存储介质 - Google Patents

一种Nandflash命令处理方法、装置、终端及存储介质 Download PDF

Info

Publication number
CN110007853B
CN110007853B CN201910089576.2A CN201910089576A CN110007853B CN 110007853 B CN110007853 B CN 110007853B CN 201910089576 A CN201910089576 A CN 201910089576A CN 110007853 B CN110007853 B CN 110007853B
Authority
CN
China
Prior art keywords
micro
command
flash memory
queue
splitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910089576.2A
Other languages
English (en)
Other versions
CN110007853A (zh
Inventor
周炎钧
赖建东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongming Microelectronics Jinan Co ltd
Original Assignee
Rongming Microelectronics Jinan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongming Microelectronics Jinan Co ltd filed Critical Rongming Microelectronics Jinan Co ltd
Priority to CN201910089576.2A priority Critical patent/CN110007853B/zh
Publication of CN110007853A publication Critical patent/CN110007853A/zh
Application granted granted Critical
Publication of CN110007853B publication Critical patent/CN110007853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种Nandflash命令处理方法、装置、终端及计算机可读存储介质，本发明通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间，进而解决了现有闪存传输速率较低的问题。

Description

一种Nandflash命令处理方法、装置、终端及存储介质
技术领域
本发明涉及计算机技术领域，特别是涉及一种Nandflash命令处理方法、装置、终端及计算机可读存储介质。
背景技术
随着通讯计算的不断进步，人们对闪存的传输速率提出了更高的要求，现有闪存的操作基本都是串行的，如果想读取出闪存中的数据，需要首先发出Lc命令，然后等待闪存数据就绪后，再将数据从闪存中读出，这样的操作会导致很多不必要的等待时间，使读操作性能受到限制，最终限制了闪存传输速率的提高。
发明内容
本发明提供了一种Nandflash命令处理方法、装置、终端及计算机可读存储介质，以解决现有技术中闪存传输速率较低的问题。
第一方面，本发明提供了一种Nandflash命令处理方法，该方法包括：
接收对Nandflash闪存的读或写命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
优选地，所述微命令包括以下中的一种或多种：
C，将数据最终写入到闪存阵列中的微命令；
W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；
Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；
L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；
L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；
P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；
M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；
Suspend，进行暂停的微命令；
Resume，进行恢复的微命令；
E，进行块擦除的微命令；
Reset，进行复位的微命令。
优选地，将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：
将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令。
优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令。
优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将微命令Suspend和Resume***到C或E之前。
优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
将“W/C”或“E”微命令放在队列的尾部。
对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对。
优选地，按照预设插队规则***L(n)+P(n)微命令对，包括：
插队前状态为Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，NULL或E或W+W+C；
插队前状态为M，P(x1)，P(x2)，..P(xn)，当***L(n)+P(n)微命令对时，***后的队列为L2d(n)，P(x1)，P(x2)…P(xn)，M，P(n)；
插队前状态为P(x)，W+C，C或者Resume，当***L(n)+P(n)微命令对时，***后的队列为P(x)，Lc(n)，P(n)，W+C或C或Resume；
插队前状态为Lc(x)，P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(x)，L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前一个处理的微命令M，位置在队列起始P(x)，当***L(n)+P(n)微命令对时，***后的队列为P(x)，c(n)，P(n)；
插队前一个处理的微命令Lc，位置在队列起始P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前队列起始W+C或C或Resume，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，WC或C或Resume；
插队前当前正在处理C或者E，NULL或E或W+W+C当***L(n)+P(n)微命令对时，***后的队列为S，Lc(n)，P(n)，Resume，Null或E或WWC。
第二方面，本发明提供了一种Nandflash命令处理装置，包括：接收单元，用于接收对Nandflash闪存的读或写命令；处理单元，用于将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
第三方面，本发明提供了一种终端，所述终端包括处理器及存储装置，所述存储装置内存储有多个指令以实现参考信号的配置方法，所述处理器执行所述多个指令以实现：接收对Nandflash闪存的读或写命令；将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
第四方面，本发明提供了一种计算机可读存储介质，所述计算机可读存储介质存储有信号映射的计算机程序，所述计算机程序被至少一个处理器执行时，以实现上述任一种所述的Nandflash命令处理方法。
本发明有益效果如下：
本发明通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间，进而解决了现有闪存传输速率较低的问题。
附图说明
图1是本发明第一实施例提供的一种Nandflash命令处理方法的流程示意图；
图2是本发明第一实施例提供的一种Nandflash命令处理装置的结构示意图。
具体实施方式
为了解决现有的闪存传输速率较低的问题，本发明提供了一种Nandflash命令处理方法，本发明通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间。以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。
本发明第一实施例提供了一种Nandflash命令处理方法，参见图1，该方法包括：
S101、接收对Nandflash闪存的读或写命令；
S102、将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
也就是说，本发明实施例通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间。
本发明的核心思想就是将Nandflash闪存的读写命令拆分为若干微命令，即将闪存的读写命令拆分为若干更小的操作处理命令，使得***可以在多逻辑单元号LUN上实现并行处理各个微命令。
本发明实施例所述的微命令是指闪存软件中，相对于读写命令，能够处理的更小的操作处理状态命令。
具体实施时，本发明实施例所述微命令包括以下中的一种或多种：
C，将数据最终写入到闪存阵列中的微命令；
W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；
Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；
L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；
L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；
P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；
M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；
Suspend，进行暂停的微命令；
Resume，进行恢复的微命令；
E，进行块擦除的微命令；
Reset，进行复位的微命令。
需要说明的是，以上仅微命令仅是本发明为了对本发明所述的方法进行说明而列举的部分微命令，在具体实施时，本领域技术人员可以根据实际需要来将读写命令拆分为其他的任意的微命令，本发明对此不作具体限定。
本发明通过将读写命令拆分为若干微命令，使得***可以在多LUN闪存上实现更好的并行处理性能。
进一步地，本发明实施例中，将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：
将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令。
具体实施时，本发明实施例所述将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令。
具体实施时，本发明实施例所述将所述读或写命令按照预设拆分规则拆分为若干微命令还可以是根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将微命令Suspend和Resume***到C或E之前。
具体来说，本发明实施例是通过根据不同的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作可以拆分为若干对的L和P微命令，并通过根据待访问物理地址的不同，将L1d和M***到L和P之间执行，而将微命令Suspend和Resume允许***到C或E之前，从而提高读的性能。
例如，对TLC(triple level cess)型的nandflash，按照W+W+C进行拆分，第一个W对应Lowerpage，第二个W对应Middle page，C对应着HigherPage，只有当最后的微命令C处理结束后，才标志着写操作的结束。而对于MLC型的nandflash，则按照W+C的方式进行拆分。
另外，本发明实施例将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：将“W/C”或“E”微命令放在队列的尾部，对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对。
具体实施时，本发明实施例所述按照预设插队规则***L(n)+P(n)微命令对，包括：
插队前状态为Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，NULL或E或W+W+C；
插队前状态为M，P(x1)，P(x2)，..P(xn)，当***L(n)+P(n)微命令对时，***后的队列为L2d(n)，P(x1)，P(x2)…P(xn)，M，P(n)；
插队前状态为P(x)，W+C，C或者Resume，当***L(n)+P(n)微命令对时，***后的队列为P(x)，Lc(n)，P(n)，W+C或C或Resume；
插队前状态为Lc(x)，P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(x)，L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前一个处理的微命令M，位置在队列起始P(x)，当***L(n)+P(n)微命令对时，***后的队列为P(x)，c(n)，P(n)；
插队前一个处理的微命令Lc，位置在队列起始P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前队列起始W+C或C或Resume，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，WC或C或Resume；
插队前当前正在处理C或者E，NULL或E或W+W+C当***L(n)+P(n)微命令对时，***后的队列为S，Lc(n)，P(n)，Resume，Null或E或WWC。
下面将通过表1对本发明实施例按照预设插队规则***L(n)+P(n)微命令对进行说明：
Figure BDA0001962851650000071
Figure BDA0001962851650000081
总体来说，本发明实施例通过微命令队列和对于微命令队列的管理算法，在多LUN闪存设备上充分发挥闪存的硬件能力，实现更好的并行处理操作，提高整个***的读写性能。
本发明第二实施例提供了一种Nandflash命令处理装置，参见图2，该装置包括：
接收单元，用于接收对Nandflash闪存的读或写命令；
处理单元，用于将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
也就是说，本发明实施例通过处理单元将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间。
本发明的核心思想就是将Nandflash闪存的读写命令拆分为若干微命令，即将闪存的读写命令拆分为若干更小的操作处理命令，使得***可以在多逻辑单元号LUN上实现并行处理各个微命令。
本发明实施例所述的微命令是指闪存软件中，相对于读写命令，能够处理的更小的操作处理状态命令。
具体实施时，本发明实施例所述微命令包括以下中的一种或多种：
C，将数据最终写入到闪存阵列中的微命令；
W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；
Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；
L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；
L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；
P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；
M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；
Suspend，进行暂停的微命令；
Resume，进行恢复的微命令；
E，进行块擦除的微命令；
Reset，进行复位的微命令。
需要说明的是，以上仅微命令仅是本发明为了对本发明所述的方法进行说明而列举的部分微命令，在具体实施时，本领域技术人员可以根据实际需要来将读写命令拆分为其他的任意的微命令，本发明对此不作具体限定。
本发明通过将读写命令拆分为若干微命令，使得***可以在多LUN闪存上实现更好的并行处理性能。
进一步地，本发明实施例中，所述处理单元还用于将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令。
具体实施时，本发明实施例所述处理单元是根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令。并根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将微命令Suspend和Resume***到C或E之前。
具体来说，本发明实施例的处理单元是通过根据不同的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作可以拆分为若干对的L和P微命令，并通过根据待访问物理地址的不同，将L1d和M***到L和P之间执行，而将微命令Suspend和Resume允许***到C或E之前，从而提高读的性能。
例如，对TLC(triple level cess)型的nandflash，按照W+W+C进行拆分，第一个W对应Lowerpage，第二个W对应Middle page，C对应着HigherPage，只有当最后的微命令C处理结束后，才标志着写操作的结束。而对于MLC型的nandflash，则按照W+C的方式进行拆分。
另外，本发明实施例处理单元还用于将“W/C”或“E”微命令放在队列的尾部，对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对。
具体实施时，本发明实施例所述按照预设插队规则***L(n)+P(n)微命令对，包括：
插队前状态为Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，NULL或E或W+W+C；
插队前状态为M，P(x1)，P(x2)，..P(xn)，当***L(n)+P(n)微命令对时，***后的队列为L2d(n)，P(x1)，P(x2)…P(xn)，M，P(n)；
插队前状态为P(x)，W+C，C或者Resume，当***L(n)+P(n)微命令对时，***后的队列为P(x)，Lc(n)，P(n)，W+C或C或Resume；
插队前状态为Lc(x)，P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(x)，L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前一个处理的微命令M，位置在队列起始P(x)，当***L(n)+P(n)微命令对时，***后的队列为P(x)，c(n)，P(n)；
插队前一个处理的微命令Lc，位置在队列起始P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前队列起始W+C或C或Resume，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，WC或C或Resume；
插队前当前正在处理C或者E，NULL或E或W+W+C当***L(n)+P(n)微命令对时，***后的队列为S，Lc(n)，P(n)，Resume，Null或E或WWC。
总体来说，本发明实施例通过微命令队列和对于微命令队列的管理算法，在多LUN闪存设备上充分发挥闪存的硬件能力，实现更好的并行处理操作，提高整个***的读写性能。
本发明实施例的相关内容可参见方法实施例部分进行理解，本发明实施例对此不作详细赘述。
本发明第三实施例提供了一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有信号映射的计算机程序，所述计算机程序被至少一个处理器执行时，以实现如下方法：
接收对Nandflash闪存的读或写命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令。
本发明实施例的相关内容可参见方法实施例部分进行理解，本发明实施例对此不作详细赘述。
本发明第四实施例提供了一种终端，所述终端包括本发明第二实施例中任意一种的Nandflash命令处理装置，具体可参见本发明第二实施例进行理解，在此不做详细赘述。
尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。

Claims (5)

1.一种Nandflash命令处理方法，其特征在于，包括：
接收对Nandflash闪存的读或写命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令；
所述微命令包括以下中的一种或多种：
C，将数据最终写入到闪存阵列中的微命令；
W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；
Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；
L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；
L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；
P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；
M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；
Suspend，进行暂停的微命令；
Resume，进行恢复的微命令；
E，进行块擦除的微命令；
Reset，进行复位的微命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：
将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将进行暂停的微命令Suspend和进行恢复的微命令Resume***到C或E之前；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：
将“W/C”或“E”微命令放在队列的尾部；
对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对。
2.根据权利要求1所述的方法，其特征在于，按照预设插队规则***L(n)+P(n)微命令对，包括：
插队前状态为Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，NULL或E或W+W+C；
插队前状态为M，P(x1)，P(x2)，..P(xn)，当***L(n)+P(n)微命令对时，***后的队列为L2d(n)，P(x1)，P(x2)…P(xn)，M，P(n)；
插队前状态为P(x)，W+C，C或者Resume，当***L(n)+P(n)微命令对时，***后的队列为P(x)，Lc(n)，P(n)，W+C或C或Resume；
插队前状态为Lc(x)，P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为Lc(x)，L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前一个处理的微命令M，位置在队列起始P(x)，当***L(n)+P(n)微命令对时，***后的队列为P(x)，Lc(n)，P(n)；
插队前一个处理的微命令Lc，位置在队列起始P(x)，Null或E或W+W+C，当***L(n)+P(n)微命令对时，***后的队列为L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；
插队前队列起始W+C或C或Resume，当***L(n)+P(n)微命令对时，***后的队列为Lc(n)，P(n)，WC或C或Resume；
插队前当前正在处理C或者E，NULL或E或W+W+C当***L(n)+P(n)微命令对时，***后的队列为S，Lc(n)，P(n)，Resume，Null或E或W+W+C。
3.一种Nandflash命令处理装置，其特征在于，包括：
接收单元，用于接收对Nandflash闪存的读或写命令；
处理单元，用于将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
所述处理单元还用于，将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令；将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将进行暂停的微命令Suspend和进行恢复的微命令Resume***到C或E之前；将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：将“W/C”或“E”微命令放在队列的尾部；对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令，所述微命令包括以下中的一种或多种：C，将数据最终写入到闪存阵列中的微命令；W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；Suspend，进行暂停的微命令；Resume，进行恢复的微命令；E，进行块擦除的微命令；Reset，进行复位的微命令。
4.一种终端，其特征在于，所述终端包括处理器及存储装置，所述存储装置内存储有多个指令以实现参考信号的配置方法，所述处理器执行所述多个指令以实现：
接收对Nandflash闪存的读或写命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据待访问物理地址的不同，将L1d和M***到L和P之间执行，并将进行暂停的微命令Suspend和进行恢复的微命令Resume***到C或E之前；
将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：将“W/C”或“E”微命令放在队列的尾部；对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列***的起始位置，如果找不到队列***的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则***L(n)+P(n)微命令对；
其中，所述微命令为所述Nandflash闪存操作处理的基本命令，所述微命令包括以下中的一种或多种：C，将数据最终写入到闪存阵列中的微命令；W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；Suspend，进行暂停的微命令；Resume，进行恢复的微命令；E，进行块擦除的微命令；Reset，进行复位的微命令。
5.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有信号映射的计算机程序，所述计算机程序被至少一个处理器执行时，以实现权利要求1-2中任意一项所述的Nandflash命令处理方法。
CN201910089576.2A 2019-01-30 2019-01-30 一种Nandflash命令处理方法、装置、终端及存储介质 Active CN110007853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910089576.2A CN110007853B (zh) 2019-01-30 2019-01-30 一种Nandflash命令处理方法、装置、终端及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910089576.2A CN110007853B (zh) 2019-01-30 2019-01-30 一种Nandflash命令处理方法、装置、终端及存储介质

Publications (2)

Publication Number Publication Date
CN110007853A CN110007853A (zh) 2019-07-12
CN110007853B true CN110007853B (zh) 2022-06-28

Family

ID=67165580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910089576.2A Active CN110007853B (zh) 2019-01-30 2019-01-30 一种Nandflash命令处理方法、装置、终端及存储介质

Country Status (1)

Country Link
CN (1) CN110007853B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896182B (zh) * 2022-05-11 2023-10-20 地平线(上海)人工智能技术有限公司 存储装置、方法、电子设备和存储介质
CN117215480B (zh) * 2023-06-25 2024-08-06 深圳市晶存科技有限公司 NAND Flash的数据处理方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776592A (zh) * 2004-11-16 2006-05-24 联发科技股份有限公司 命令传达效能高的电子***及其增进命令传达效能的方法
CN102819408A (zh) * 2012-08-24 2012-12-12 记忆科技(深圳)有限公司 可动态调整条带深度的raid 0的实现方法及***
CN104238962A (zh) * 2014-09-16 2014-12-24 华为技术有限公司 向缓存中写入数据的方法及装置
CN108664213A (zh) * 2017-03-31 2018-10-16 北京忆恒创源科技有限公司 基于分布式缓存的原子写命令处理方法与固态存储设备
CN109101185A (zh) * 2017-06-20 2018-12-28 北京忆恒创源科技有限公司 固态存储设备及其写命令和读命令处理方法
CN109213425A (zh) * 2017-06-30 2019-01-15 北京忆恒创源科技有限公司 利用分布式缓存在固态存储设备中处理原子命令

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112574B2 (en) * 2004-02-26 2012-02-07 Super Talent Electronics, Inc. Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes
CN101515221A (zh) * 2009-03-17 2009-08-26 成都市华为赛门铁克科技有限公司 一种读数据的方法、装置和***
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US8819328B2 (en) * 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US9639295B1 (en) * 2012-03-30 2017-05-02 EMC IP Holding Company LLC Method and apparatus for reducing splitter latency using parallel splitting
CN103034603B (zh) * 2012-12-07 2014-06-18 天津瑞发科半导体技术有限公司 多通道闪存卡控制装置及其控制方法
US10481799B2 (en) * 2016-03-25 2019-11-19 Samsung Electronics Co., Ltd. Data storage device and method including receiving an external multi-access command and generating first and second access commands for first and second nonvolatile memories
CN106126124B (zh) * 2016-06-29 2019-05-21 北京联想核芯科技有限公司 一种数据处理方法及电子设备
US20180059945A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller with Response Buffer for Improved Data Bus Transmissions and Method for Use Therewith
CN107918591A (zh) * 2016-10-08 2018-04-17 联芸科技（杭州）有限公司 一种高兼容性层次化的nand闪存控制***与方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776592A (zh) * 2004-11-16 2006-05-24 联发科技股份有限公司 命令传达效能高的电子***及其增进命令传达效能的方法
CN102819408A (zh) * 2012-08-24 2012-12-12 记忆科技(深圳)有限公司 可动态调整条带深度的raid 0的实现方法及***
CN104238962A (zh) * 2014-09-16 2014-12-24 华为技术有限公司 向缓存中写入数据的方法及装置
CN108664213A (zh) * 2017-03-31 2018-10-16 北京忆恒创源科技有限公司 基于分布式缓存的原子写命令处理方法与固态存储设备
CN109101185A (zh) * 2017-06-20 2018-12-28 北京忆恒创源科技有限公司 固态存储设备及其写命令和读命令处理方法
CN109213425A (zh) * 2017-06-30 2019-01-15 北京忆恒创源科技有限公司 利用分布式缓存在固态存储设备中处理原子命令

Also Published As

Publication number Publication date
CN110007853A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN110058794B (zh) 用于动态执行垃圾回收数据储存装置与操作方法
CN110998649B (zh) 图形处理器中灵活的缓冲区大小调整
US9317204B2 (en) System and method for I/O optimization in a multi-queued environment
US8417901B2 (en) Combining write commands to overlapping addresses or to a specific page
US10379745B2 (en) Simultaneous kernel mode and user mode access to a device using the NVMe interface
CN108959117B (zh) H2d写操作加速方法、装置、计算机设备及存储介质
US10782915B2 (en) Device controller that schedules memory access to a host memory, and storage device including the same
EP2927779B1 (en) Disk writing method for disk arrays and disk writing device for disk arrays
US20160179402A1 (en) Memory system
WO2009081392A1 (en) A storage device coordinator and a host device that includes the same
US9348747B2 (en) Solid state memory command queue in hybrid device
US9710191B1 (en) Rapid memory buffer write storage system and method
CN108932108B (zh) 快闪存储器的命令排程及执行方法以及使用该方法的装置
CN104881248B (zh) 面向ssd的文件***中自适应直接io加速方法
CN110007853B (zh) 一种Nandflash命令处理方法、装置、终端及存储介质
CN108932112B (zh) 一种固态颗粒的数据读写方法、装置、设备及介质
CN116400982B (zh) 配置中继寄存器模块的方法和装置、计算设备和可读介质
KR102334473B1 (ko) 적응형 딥러닝 가속 장치 및 방법
US10852991B1 (en) Memory controller and memory controlling method where number of commands (executed by the memory controller prior to releasing host memory) is adjusted based on transmission speed of interface to host
CN108519860B (zh) 一种ssd读命中的处理方法和装置
CN110399219B (zh) 内存访问方法、dmc及存储介质
US9965321B2 (en) Error checking in out-of-order task scheduling
CN108984148B (zh) 一种基于同步fifo存储器的数据存储的方法及存储器
CN110825326A (zh) 提升ssd随机读性能的方法、装置、计算机设备及存储介质
CN108334457B (zh) 一种io处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211208

Address after: 250100 room 2-302-131, building 7, North District, Shandong design creative industrial park, No. 868, Tangye West Road, Jinan area, free trade pilot zone, Jinan, Shandong Province

Applicant after: Rongming Microelectronics (Jinan) Co.,Ltd.

Address before: 266100 blue Silicon Valley entrepreneurship center, No. 1, Keji Road, Jimo District, Qingdao, Shandong

Applicant before: QINGDAO RONGMING SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant