CN110007713A - 跨时钟域信号动态调整检查参数的时序检查方法及*** - Google Patents

Abstract

本发明公开了一种跨时钟域信号动态调整检查参数的时序检查方法及***，检查步骤包括针对目标数字电路列出所有可能的工艺条件；针对每一种工艺条件，基于数据通路实现方法对跨时钟域多位信号进行分组，通过同一个时钟域切换逻辑的跨时钟域多位信号为一个跨时钟域多位信号分组；针对每一个跨时钟域多位信号分组计算时序偏差；针对每一个跨时钟域多位信号分组，如果其时序偏差小于预设阈值，则判定该跨时钟域多位信号分组检查通过，否则判定该跨时钟域多位信号分组检查未通过。本发明针对不同工作条件和不同数据通路分别设置不同的检查参数，从而避免了由于检查条件过严而增加逻辑，得到了最优的电路实现。

Description

跨时钟域信号动态调整检查参数的时序检查方法及***

技术领域

本发明涉及数字电路中的时序检查技术，具体涉及一种跨时钟域信号动态调整检查参数的时序检查方法及***。

背景技术

同步数字电路设计中经常存在多个时钟信号，这些时钟信号的来源不一样，相互之间是异步关系。每个时钟信号会控制相应的逻辑，形成不同的时钟域。跨时钟域信号是指某时钟域内的信号传递到另外的时钟域，该信号对于目的时钟域来说是异步的，即不能保证稳定地采样到该信号。这种不稳定性会造成意想不到的错误，使电路无法正常工作。针对这种情况，电路中会***某种时钟域切换逻辑使跨时钟域信号稳定地传到目的时钟域。对于多位信号组成的跨时钟域数据通路，除了采用时钟域切换逻辑以外，信号之间还需满足一定的时序要求才能确保信号正确地传到目的时钟域。跨时钟域信号的时序检查是检查源时钟域寄存器发出的多位信号是否能在被目的时钟域寄存器采样前稳定地到达，使目的时钟域采样到正确的信号。由于这类电路通常采用了时钟域切换逻辑，跨时钟域信号时序检查的功能要求是目的时钟域采样的跨时钟域后同时变化的信号不超过1个，因此跨时钟域多位信号被目的时钟域采样的时刻偏差只要不超过一个源时钟周期就可以满足要求。

传统的检查方法是对所有跨时钟域信号统一设置固定的检查参数和源时钟周期相比来确定是否满足时序要求。由于电路在不同工作条件及不同数据通路的延时不一样，这种方法只能选择最严格的检查参数进行检查。这样虽然也能保证电路的时序正确性，但是可能因为要求过高导致在本来能满足时序要求的电路上为了满足这个高要求而加入不必要的逻辑。

发明内容

本发明要解决的技术问题：针对现有技术的跨时钟域信号时序检查方法可能造成在电路中加入不必要逻辑的问题，提供一种跨时钟域信号动态调整检查参数的时序检查方法及***，本发明针对不同工作条件和不同数据通路分别设置不同的检查参数，从而避免了由于检查条件过严而增加不必要的逻辑，得到了最优的电路实现。

为了解决上述技术问题，本发明采用的技术方案为：

一种跨时钟域信号动态调整检查参数的时序检查方法，实施步骤包括：

1）针对目标数字电路列出所有可能的工艺条件；

2）针对每一种工艺条件，基于数据通路实现方法对跨时钟域多位信号进行分组，通过同一个时钟域切换逻辑的跨时钟域多位信号为一个跨时钟域多位信号分组；

3）针对每一个跨时钟域多位信号分组计算时序偏差；

4）针对每一个跨时钟域多位信号分组，如果其时序偏差小于预设阈值，则判定该跨时钟域多位信号分组检查通过，否则判定该跨时钟域多位信号分组检查未通过。

优选地，步骤3）的详细步骤包括：

3.1）针对每一个跨时钟域多位信号分组，针对跨时钟域多位信号分组内各个跨时钟域信号分别计算采样时刻，从而得到该跨时钟域多位信号分组内跨时钟域信号的最大采样时刻和最小采样时刻；

3.2）针对每一个跨时钟域多位信号分组计算最大采样时刻和最小采样时刻之间的差值，得到各个跨时钟域多位信号分组的时序偏差。

优选地，步骤3.1）中计算采样时刻的详细步骤包括：计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间作为第一延时，并计算该位跨时钟域信号从目的时钟域时钟的起点到终点寄存器时钟端的延时作为第二延时，计算出第一个延时和第二个延时之间的差值，从而得到该位跨时钟域信号的采样时刻。

优选地，所述计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间具体是指计算该位跨时钟域信号从源时钟域时钟的起点、到起始寄存器的时钟端、再经过起始寄存器的数据输出端、到对应的目的时钟域寄存器的数据输入端的延时作为该位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间。

优选地，步骤4）中的预设阈值具体是指该跨时钟域多位信号分组的一个源时钟周期。

本发明还提供一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，所述计算机设备被编程或配置以执行本发明前述跨时钟域信号动态调整检查参数的时序检查方法的步骤。

本发明还提供一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，所述计算机设备的存储介质中存储有被编程或配置以执行本发明前述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。

本发明还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有被编程或配置以执行本发明前述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。

和现有技术相比，本发明具有下述优点：

1、本发明能根据电路实际工作条件和数据通路情况确定每次检查的参数设置，从而避免了由于检查条件过严而增加不必要的逻辑，得到了最优的电路实现。

2、发明的检查方法针对不同工作条件和不同数据通路分别设置不同的检查参数，是一种动态调整检查参数的时序检查方法，具有通用性好、适用广泛的优点。

附图说明

图1为本发明实施例方法的基本流程示意图。

图2为本发明实施例中的跨时钟域信号电路示意图。

具体实施方式

如图1所示，本实施例跨时钟域信号动态调整检查参数的时序检查方法的实施步骤包括：

1）针对目标数字电路列出所有可能的工艺条件；

2）针对每一种工艺条件，基于数据通路实现方法对跨时钟域多位信号进行分组，通过同一个时钟域切换逻辑的跨时钟域多位信号为一个跨时钟域多位信号分组；

3）针对每一个跨时钟域多位信号分组计算时序偏差；

4）针对每一个跨时钟域多位信号分组，如果其时序偏差小于预设阈值，则判定该跨时钟域多位信号分组检查通过，否则判定该跨时钟域多位信号分组检查未通过。

步骤1）用于针对不同工艺条件进行区分处理。不同工作条件下的电路延时差别很大，这些工艺条件包括温度、电压和电路制造工艺等，比如电路可能在温度为100摄氏度或0摄氏度工作。不同工艺条件下电路延时是不一样的，因此要设置统一的检查参数是不合适的。为了进行恰如其分的检查，本实施例首先区分所有可能的工艺条件，针对每种工艺条件进行后续操作。因此，步骤1）针对目标数字电路列出所有可能的工艺条件，以便后续对每个工艺条件单独检查跨时钟域信号是否满足时序要求。

步骤2）用于针对不同跨时钟域多位信号分组进行区分处理。跨时钟域的多位信号有时属于不同的数据通路，每个数据通路单独通过时钟域切换逻辑完成时钟域切换功能。由于不同数据通路寄存器的时钟树延时及数据通路延时都不一致，如果对跨时钟域的多位信号统一设置时序检查条件会使检查过于严格。本实施例步骤2）针对每一种工艺条件，基于数据通路实现方法对跨时钟域多位信号进行分组，通过同一个时钟域切换逻辑的跨时钟域多位信号为一个跨时钟域多位信号分组，使得组内信号为需要进行时序检查的信号，组间信号在功能上相互独立、不需要时序检查。电路的时序检查一般是采用批处理命令调用时序检查软件完成。为了简化检查过程，在逻辑设计时就需要考虑信号的命名，本实施例中对同一跨时钟域数据通路信号名设置相同的名字前缀，不同数据通路信号名前缀不同，这样在编写批处理命令时可以快速匹配到所需信号进行操作。

步骤3）用于针对每一个跨时钟域多位信号分组计算时序偏差，执行步骤3）后，使得每一个工艺条件下的每一个跨时钟域多位信号分组都具有一个对应的时序偏差，假定有m个工艺条件，每个工艺条件下有n个跨时钟域多位信号分组，则得到的时序偏差总数量为mn。

本实施例中，步骤3）的详细步骤包括：

3.1）针对每一个跨时钟域多位信号分组，针对跨时钟域多位信号分组内各个跨时钟域信号分别计算采样时刻，从而得到该跨时钟域多位信号分组内跨时钟域信号的最大采样时刻和最小采样时刻；

3.2）针对每一个跨时钟域多位信号分组计算最大采样时刻和最小采样时刻之间的差值，得到各个跨时钟域多位信号分组的时序偏差。

本实施例中，步骤3.1）中计算采样时刻的详细步骤包括：计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间作为第一延时，并计算该位跨时钟域信号从目的时钟域时钟的起点到终点寄存器时钟端的延时作为第二延时，计算出第一个延时和第二个延时之间的差值，从而得到该跨时钟域信号的采样时刻。

本实施例中，计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间具体是指计算该位跨时钟域信号从源时钟域时钟的起点、到起始寄存器的时钟端、再经过起始寄存器的数据输出端、到对应的目的时钟域寄存器的数据输入端的延时作为该位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间。

本实施例中对组内跨时钟域寄存器间的逻辑通路计算路径延时。逻辑通路的起始寄存器为源时钟域寄存器，终点寄存器为目的时钟域寄存器，一般起始寄存器和终点寄存器是一一对应的。组内每个起始寄存器到终点寄存器的信号计算两个路径延时：一个是从源时钟域时钟的起点到起始寄存器的时钟端再经过起始寄存器的数据输出端到对应的目的时钟域寄存器的数据输入端的延时，也就是这个信号的到达时间；另一个是从目的时钟域时钟的起点到终点寄存器时钟端的延时。计算出第一个延时和第二个延时的差值。

本实施例中，步骤4）中的预设阈值具体是指该跨时钟域多位信号分组的一个源时钟周期。针对每一个跨时钟域多位信号分组，如果其时序偏差小于一个源时钟周期，则判定该跨时钟域多位信号分组检查通过，否则判定该跨时钟域多位信号分组检查未通过。将每种工艺条件下的每组信号都按上述方法进行检查，每次检查取得的最小值和最大值可能有所不同，但只要相减的结果小于一个源时钟周期就都满足时序要求。需要说明的是，不同工艺条件下源时钟周期的设置可能不同，要按功能要求选择正确的源时钟周期进行比较。

图2所示跨时钟域切换逻辑中源时钟域的最后一级寄存器到目的时钟域的第一级寄存器的通路，这两级寄存器在时序检查时是跨时钟域数据通路的起始寄存器和终点寄存器。寄存器间的数据通路长度不一致表示真实电路中的数据通路有着不一样的延时。图2所示一组跨时钟域信号电路示意图。左边方框里是这组路径的起始寄存器start，右边方框里是这组路径的目的寄存器end。设源时钟域时钟起点为clock_0，目的时钟域时钟起点为clock_1。时序检查要求起始寄存器start中各位跨时钟域信号被目的寄存器end中相应寄存器采样时的时间偏差不超过一个clock_0的周期，所以要首先计算起始寄存器start中各个信号被目的寄存器end采样的时刻。

以起始寄存器start中的某个寄存器reg0为例来计算。设clock_0到起始寄存器start的reg0时钟端路径延时为C(start_reg0)，起始寄存器start的reg0的时钟端到输出数据端的延时为J(start_reg0)，起始寄存器start的reg0的输出数据端到目的寄存器end中reg0的数据输入端的延时为D0，目的寄存器end中reg0的数据建立时间为S(end_reg0)，clock_1到目的寄存器end中reg0的时钟端延时为C(end_reg0)。这些延时值可通过对电路路径中的电容电阻等参数进行计算得出，也可使用时序分析软件得出。由于在不同工艺条件下的电路延时不同，所以每次更换工艺条件后要重新计算电路延时。起始寄存器start中reg0到达目的寄存器end中reg0的到达时刻A0的计算表达式为：

A0= C(start_reg0)+ J(start_reg0)+ D0+ S(end_reg0) （1）

式（1）中，C(start_reg0)为clock_0到起始寄存器start的reg0时钟端路径延时，J(start_reg0)为起始寄存器start的reg0的时钟端到输出数据端的延时，D0为起始寄存器start的reg0的输出数据端到目的寄存器end中reg0的数据输入端的延时，S(end_reg0)为目的寄存器end中reg0的数据建立时间。

起始寄存器start中reg0的信号被目的寄存器end中reg0采样的时刻T0为：

T0=A0-C(end_reg0) （2）

式（2）中，A0为起始寄存器start中reg0到达目的寄存器end中reg0的到达时刻，C(end_reg0)为clock_1到目的寄存器end中reg0的时钟端延时。

设这组数据通路一共包含n个信号，将n个信号都按上述方法算出被对应的reg寄存器采样的时刻T0..Tn，则这组信号的最大值是Max(T0..Tn)，最小值是Min(T0..Tn)，得到时序偏差P为:

P=Max(T0..Tn)-Min(T0..Tn) （3）

式（3）中，P为该跨时钟域多位信号分组的时序偏差，Max(T0..Tn)表示这组信号(T0..Tn)中的的最大值，Min(T0..Tn)表示这组信号(T0..Tn)中的最小值。跨时钟域信号的时序检查结果如果不满足要求，电路将会进行改动来满足要求，一般会在Min(T0..Tn)所在逻辑路径上***额外的缓冲器来增加这条路径的延时，使延时偏差Max(T0..Tn)-Min(T0..Tn)变小来满足时序要求，这样会增加电路中的逻辑，也就增加了制造成本。传统的方法是对所有跨时钟域信号统一设固定值和源时钟周期相比来确定是否满足时序要求。由于不同工艺条件下不同组信号的时钟延时不一样，这样做将一些满足时序要求的信号判定为不满足，导致***不必要的逻辑。本实施例通过区分不同工艺条件及对数据通路分组并使用动态调整检查参数的检查方法来检查时序，避免了由于检查条件过严而增加逻辑，得到了最优的电路实现。

对每个工艺条件下每组信号根据式（1）～式（3）算出的延时偏差P，如果延时偏差P小于一个源时钟周期，则时序满足要求，否则修改逻辑重新检查。要注意的是，在不同工艺条件下的源时钟周期可能要求不同，如电路在高温环境下可以低速运行而在常温环境下要求高速运行，这两种工艺条件的时钟周期会有所不同，所以在比较时要选择符合功能要求的源时钟周期。如果结果满足时序要求，意味着电路功能在所有工艺条件下都是正确的；如果结果不满足时序要求，则应该对电路进行修改后重新进行时序检查。同一个工艺条件下源时钟周期是不变的，但每组信号计算延时偏差时所用的组内信号采样时刻最大值和最小值是随不同电路情况动态变化的；对不同工艺条件来说，源时钟周期也要根据要求设置不同的值。因此本实施例跨时钟域信号动态调整检查参数的时序检查方法是一种动态参数调整的检查方法。为了简化计算，本实施例的跨时钟域信号动态调整检查参数的时序检查方法只考虑了影响电路延时较大的因素。信号间的串扰、芯片内电路的片上不一致等其他因素没有考虑在内，这些因素在真实电路运行时也会影响电路延时，必须根据实际电路签核条件进行相应设置，但这些不会影响本发明的核心思想。

此外，本实施例还提供一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，该计算机设备被编程或配置以执行本实施例前述跨时钟域信号动态调整检查参数的时序检查方法的步骤。

此外，本实施例还提供一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，该计算机设备的存储介质中存储有被编程或配置以执行本实施例前述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。

此外，本实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有被编程或配置以执行本实施例前述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种跨时钟域信号动态调整检查参数的时序检查方法，其特征在于实施步骤包括：

1）针对目标数字电路列出所有可能的工艺条件；

2）针对每一种工艺条件，基于数据通路实现方法对跨时钟域多位信号进行分组，通过同一个时钟域切换逻辑的跨时钟域多位信号为一个跨时钟域多位信号分组；

3）针对每一个跨时钟域多位信号分组计算时序偏差；

4）针对每一个跨时钟域多位信号分组，如果其时序偏差小于预设阈值，则判定该跨时钟域多位信号分组检查通过，否则判定该跨时钟域多位信号分组检查未通过。

2.根据权利要求1所述的跨时钟域信号动态调整检查参数的时序检查方法，其特征在于，步骤3）的详细步骤包括：

3.1）针对每一个跨时钟域多位信号分组，针对跨时钟域多位信号分组内各个跨时钟域信号分别计算采样时刻，从而得到该跨时钟域多位信号分组内跨时钟域信号的最大采样时刻和最小采样时刻；

3.2）针对每一个跨时钟域多位信号分组计算最大采样时刻和最小采样时刻之间的差值，得到各个跨时钟域多位信号分组的时序偏差。

3.根据权利要求2所述的跨时钟域信号动态调整检查参数的时序检查方法，其特征在于，步骤3.1）中计算采样时刻的详细步骤包括：计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间作为第一延时，并计算该位跨时钟域信号从目的时钟域时钟的起点到终点寄存器时钟端的延时作为第二延时，计算出第一个延时和第二个延时之间的差值，从而得到该位跨时钟域信号的采样时刻。

4.根据权利要求3所述的跨时钟域信号动态调整检查参数的时序检查方法，其特征在于，所述计算某位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间具体是指计算该位跨时钟域信号依次从源时钟域时钟的起点、到起始寄存器的时钟端、再经过起始寄存器的数据输出端、到对应的目的时钟域寄存器的数据输入端的延时作为该位跨时钟域信号从源时钟域时钟的起点到终点寄存器数据端的到达时间。

5.根据权利要求1所述的跨时钟域信号动态调整检查参数的时序检查方法，其特征在于，步骤4）中的预设阈值具体是指该跨时钟域多位信号分组的一个源时钟周期。

6.一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，其特征在于：所述计算机设备被编程或配置以执行权利要求1～5中任意一项所述跨时钟域信号动态调整检查参数的时序检查方法的步骤。

7.一种跨时钟域信号动态调整检查参数的时序检查***，包括计算机设备，其特征在于：所述计算机设备的存储介质中存储有被编程或配置以执行权利要求1～5中任意一项所述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。

8.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质中存储有被编程或配置以执行权利要求1～5中任意一项所述跨时钟域信号动态调整检查参数的时序检查方法的计算机程序。