CN109979919A - 一种芯片以及电子设备 - Google Patents

一种芯片以及电子设备 Download PDF

Info

Publication number
CN109979919A
CN109979919A CN201711456835.8A CN201711456835A CN109979919A CN 109979919 A CN109979919 A CN 109979919A CN 201711456835 A CN201711456835 A CN 201711456835A CN 109979919 A CN109979919 A CN 109979919A
Authority
CN
China
Prior art keywords
layer
metal layer
metal
chip
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711456835.8A
Other languages
English (en)
Inventor
蒋其梦
崔晓娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711456835.8A priority Critical patent/CN109979919A/zh
Priority to PCT/CN2018/123011 priority patent/WO2019128911A1/zh
Publication of CN109979919A publication Critical patent/CN109979919A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种芯片以及电子设备,以释放前道介质层更多的内部空间。芯片包括第一金属层、第二金属层、前道介质层以及填充介质层;第一金属层与第二金属层之间设有填充介质层,第一金属层与第二金属层设于前道介质层上,第一金属层以及第二金属层之间用于设置MIM电容,第一金属层的第一侧面用于与MIM电容的第一金属极层电连接,第二金属层的第二侧面用于与MIM电容的第二金属极层电连接;前道介质层设有第一前道金属层以及第二前道金属层,第一金属层与第一前道金属层电连接,第二金属层与第二前道金属层电连接,第一金属层以及第一前道金属层用于将第一金属极层引入前道介质层,第二金属层以及第二前道金属层用于将第二金属极层引入前道介质层。

Description

一种芯片以及电子设备
技术领域
本申请涉及半导体领域,尤其涉及一种芯片以及电子设备。
背景技术
集成电容为半导体工艺中常见的集成器件,在芯片中可应用于电路的补偿、滤波器的设计以及电荷泵的设计等方面,也可作为改善电源或者信号质量的解耦电容等等,具有广泛的应用范围及使用价值。
在芯片的应用中,集成电容需要占用芯片封装结构的内部空间,以设置在芯片封装结构内,并与芯片封装结构的内部走线以及内部组件进行连接,实现其功能。
然而,在实际应用中发现,在现有的芯片封装结构中,集成电容的设置容易影响其内部组件以及内部走线的布置,且随着芯片的要求越来越高,该项问题愈加的突出,因此,集成电容在芯片封装结构中的应用亟待进一步的优化。
发明内容
本申请提供了一种芯片以及电子设备,以释放芯片的前道介质层更多的内部空间。
本申请在第一方面,提供了一种芯片,芯片包括第一金属层、第二金属层、前道介质层以及填充介质层;第一金属层与第二金属层之间设有填充介质层,第一金属层与第二金属层设于前道介质层上,第一金属层以及第二金属层之间用于设置金属-绝缘体-金属(metal-insulator-metal,MIM)电容,第一金属层的第一侧面用于与MIM电容的第一金属极层贴合并形成电连接,第二金属层的第二侧面用于与MIM电容的第二金属极层贴合并形成电连接;
前道介质层设有第一前道金属层以及第二前道金属层,第一前道金属层以及第二前道金属层均部分裸露于前道介质层的表面,第一金属层与第一前道金属层裸露于前道介质层的表面处电连接,第二金属层与第二前道金属层裸露于前道介质层的表面处电连接,第一金属层以及第一前道金属层用于将第一金属极层引入前道介质层,第二金属层以及第二前道金属层用于将第二金属极层引入前道介质层,第一前道金属层以及第二前道金属层可与前道介质层中的内部走线或者内部组件进行电连接。
容易理解,由于在本申请提供的芯片结构中,将第一金属层、第二金属层以及填充介质层均设置在了前道介质层上,同时可将MIM电容也设置在前道介质层上,MIM电容的第一金属极层以及第二金属极层可分别通过第一金属层以及第二金属层引入前道介质层中,可大大减少集成电容对前道介质层的内部空间的占用,从而释放芯片其前道介质层更多的内部空间,更便于在芯片的前道介质层中内部组件及内部走线的布置。
结合本申请第一方面,在本申请第一方面的第一种可能的实现方式中,前道介质层包括第一介质层以及多个设于第一介质层上的第二介质层,第二介质层为表面钝化层,第二介质层可提供机械保护,多个的第二介质层之间设有间隙,第一介质层在间隙处设有第一前道金属层;第一金属层包括第四金属层以及第五金属层,第四金属层与第五金属层贴合并形成电连接,第四金属通过间隙与第一前道金属层电连接,第五金属层包括水平方向上延展形成的延展部,延展部贴合设于第二介质层上,第一侧面为延展部背离第二介质层的一面。
可以理解,第四金属层以及第五金属层的细化结构,可便于第一金属层在工艺上的加工,且在进行封装工艺时,还可便于第一金属层的封装,更具有灵活性。
结合本申请第一方面或者本申请第一方面的第一种可能的实现方式,在本申请第一方面的第二种可能的实现方式中,MIM电容还可实现并联结构,设有第三金属极层,对应的,芯片还包括第三金属层,第三金属层设于前道介质层上,第三金属层的第三侧面用于与MIM电容的第三金属极层电连接;前道介质层还设有第三前道金属层,第三前道金属层与第三金属层电连接,第三金属层以及第三前道金属层用于将第三金属极层引入前道介质层。
可以理解,构成一个双层的MIM电容并联结构,不仅可提高空间利用率,还可带来更大的电容容值密度,增强其电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能的效果。
结合本申请第一方面、本申请第一方面的第一种或者第二种可能的实现方式,在本申请第一方面的第三种可能的实现方式中,第一金属层、第二金属层、第一前道金属层以及第二前道金属层所使用的材料包括铝以及铜中的任意一种。
结合本申请第一方面的上述任意种可能的实现方式,在本申请第一方面的第四种可能的实现方式中,第四金属层以及第五金属层所使用的材料包括铝以及铜中的任意一种。
结合本申请第一方面的第二种至第四种中任意种可能的实现方式,在本申请第一方面的第五种可能的实现方式中,第三金属层所使用的材料包括铝以及铜中的任意一种。
本申请在第二方面,提供了一种芯片,芯片包括第一金属层、第二金属层、前道介质层、填充介质层以及MIM电容;
第一金属层与第二金属层之间设有填充介质层,第一金属层与第二金属层设于前道介质层上,第一金属层以及第二金属层之间设有MIM电容,第一金属层的第一侧面与MIM电容的第一金属极层电连接,第二金属层的第二侧面与MIM电容的第二金属极层电连接;
前道介质层设有第一前道金属层以及第二前道金属层,第一金属层与第一前道金属层电连接,第二金属层与第二前道金属层电连接,第一金属层以及第一前道金属层将第一金属极层引入前道介质层,第二金属层以及第二前道金属层将第二金属极层引入前道介质层。
容易理解,由于在本申请提供的芯片结构中,将第一金属层、第二金属层以及填充介质层均设置在了前道介质层上,同时将MIM电容也设置在前道介质层上,MIM电容的第一金属极层以及第二金属极层可分别通过第一金属层以及第二金属层引入前道介质层中,可大大减少集成电容对前道介质层的内部空间的占用,从而释放芯片其前道介质层更多的内部空间,更便于在芯片的前道介质层中内部组件及内部走线的布置。
结合本申请第二方面,在本申请第二方面的第一种可能的实现方式中,前道介质层包括第一介质层以及多个设于第一介质层上的第二介质层,第二介质层为表面钝化层,第二介质层可提供机械保护,多个的第二介质层之间设有间隙,第一介质层在间隙处设有第一前道金属层;第一金属层包括第四金属层以及第五金属层,第四金属层与第五金属层贴合并形成电连接,第四金属通过间隙与第一前道金属层电连接,第五金属层包括水平方向上延展形成的延展部,延展部贴合设于第二介质层上,第一侧面为延展部背离第二介质层的一面。
可以理解,第四金属层以及第五金属层的细化结构,可便于第一金属层在工艺上的加工,且在进行封装工艺时,还可便于第一金属层的封装,更具有灵活性。
结合本申请第二方面或者本申请第二方面的第一种可能的实现方式,在本申请第一方面的第二种可能的实现方式中,芯片还包括第三金属层,第三金属层设于前道介质层上,第三金属层的第三侧面用于与MIM电容的第三金属极层电连接;前道介质层还设有第三前道金属层,第三前道金属层与第三金属层电连接,第三金属层以及第三前道金属层用于将第三金属极层引入前道介质层。
可以理解,构成一个双层的MIM电容并联结构,不仅可提高空间利用率,还可带来更大的电容容值密度,增强其电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能的效果。
结合本申请第二方面或者本申请第二方面的上述任意种可能的实现方式,在本申请第二方面的第三种可能的实现方式中,MIM电容依次包括第一金属极层、绝缘体层以及第二金属极层;
第一金属极层以及第二金属极层分别包括多层层叠设置的子金属层,第一金属极层以及第二金属极层中任意相邻的两层子金属层所采用的材料不同,绝缘体层包括多层层叠设置的子绝缘体层,绝缘体层中任意相邻的两层子绝缘体层所采用的材料不同。
通过如上述层叠设置的多层金属层以及多层绝缘体构成的MIM电容,可大大提高MIM电容的电容容值密度,从而增强其电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能的效果。
结合本申请第二方面或者本申请第二方面的上述任意种可能的实现方式,在本申请第二方面的第四种可能的实现方式中,第一金属极层上设有保护层,保护层在第一金属极层上淀积得到。
结合本申请第二方面的第四种可能的实现方式,在本申请第二方面的第五种可能的实现方式中,保护层所使用的材料包括氮化硅以及二氧化硅中的任意一种。
结合本申请第二方面或者本申请第二方面的上述任意种可能的实现方式,在本申请第二方面的第六种可能的实现方式中,第一金属极层以及第二金属极层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
结合本申请第二方面的第二种至第七种中任意可能的实现方式,在本申请第二方面的第七种可能的实现方式中,第三金属极层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
结合本申请第二方面的第三种至第七种中任意可能的实现方式,在本申请第二方面的第八种可能的实现方式中,多层金属极层中任意层金属层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
结合本申请第二方面的第三种至第八种中任意可能的实现方式,在本申请第二方面的第九种可能的实现方式中,绝缘体层所采用的材料包括氧化铝、二氧化铪、二氧化锆以及氧化钛中的任意一种。
结合本申请第二方面的第三种至第九种中任意可能的实现方式,在本申请第二方面的第十种可能的实现方式中,绝缘体层中任意层子绝缘体层所采用的材料包括氧化铝、二氧化铪、二氧化锆以及氧化钛中的任意一种。
结合本申请第二方面或者本申请第二方面的上述任意种可能的实现方式,在本申请第二方面的第十一种可能的实现方式中,第一金属层、第二金属层、第一前道金属层以及第二前道金属层所使用的材料包括铝以及铜中的任意一种。
结合本申请第二方面的上述任意种可能的实现方式,在本申请第二方面的第十二种可能的实现方式中,第四金属层以及第五金属层所使用的材料包括铝以及铜中的任意一种。
结合本申请第二方面的第二种至第十二种中任意可能的实现方式,在本申请第二方面的第十三种可能的实现方式中,第三金属层所使用的材料包括铝以及铜中的任意一种。
本申请在第三方面,提供了一种电子设备,电子设备包括本申请第一方面、本申请第一方面的任意种可能的实现方式、本申请第二方面或者本申请第二方面的任意种可能的实现方式提供的芯片,可以理解,芯片应用上述的结构后,更便于内部走线以及内部组件的布置,可提高芯片对其前道介质层的内部空间利用率以及芯片的性能,从而便于提高电子设备的性能。
附图说明
图1为现有芯片封装结构的一种结构示意图;
图2为本申请中芯片封装结构的一种结构示意图;
图3为本申请中芯片封装结构的一种局部结构示意图;
图4为本申请中芯片封装结构的又一种结构示意图;
图5为本申请中芯片封装结构的又一种结构示意图;
图6为本申请中芯片封装结构的又一种结构示意图;
图7为本申请中芯片封装结构的又一种局部结构示意图;
图8为本申请中MIM电容的一种结构示意图;
图9为本申请中芯片封装结构的又一种局部结构示意图;
图10为本申请中芯片封装结构的又一种局部结构示意图。
具体实施方式
本申请提供了一种芯片以及电子设备,以释放芯片的前道介质层更多的内部空间。
首先,在介绍本申请之前,先介绍下涉及的现有芯片封装结构。
图1示出了现有芯片封装结构的结构示意图,如图1中所示的,现有芯片封装结构设置在了芯片的前道介质层中,现有芯片封装结构中设有MIM电容000,MIM电容000包括第一金属极层001、第二金属极层002以及第一金属极层001、第二金属极层002之间的绝缘体层003,第一金属极层001以及第二金属极层002分别电连接有第一金属层via1以及第二金属层via2,现有芯片封装结构分别通过via1以及via2将MIM电容000的两极引出,并可与芯片的的前道介质层中内部组件以及内部走线连接。
结合图1,容易理解,现有芯片封装结构中如上述集成电容的设置,会直接导致占用芯片的前道介质层的内部空间。而实际情况却是,芯片的前道介质层中设有较多重要的组件以及内部走线,因此芯片的前道介质层的内部空间较为珍贵,而现有芯片封装结构却如图1所示会大量占用前道介质层的内部空间,从而影响在芯片的前道介质层中内部组件以及内部走线的布置。
因此,针对如上述现有芯片封装结构的缺陷,本申请提供了一种芯片封装结构,以释放芯片的前道介质层更多的内部空间,从而方便芯片的前道介质层中内部组件以及内部走线的布置。
下面,请参阅图2,图2示出了本申请提供的芯片封装结构的一种结构示意图,如图2中所示的,本申请提供的芯片封装结构包括第一金属层101、第二金属层102、前道介质层103以及填充介质层104。
第一金属层101与第二金属层102均设于前道介质层103上,第一金属层101以及第二金属层102之间设有MIM电容105,其中,第一金属层101以及第二金属层102具体可以采用铝以及铜等材料。
具体如图3示出的芯片封装结构的一种局部结构示意图,MIM电容105依次包括第一金属极层1051、第一绝缘体层1052以及第二金属极层1053,第一金属极层1051、第一绝缘体层1052以及第二金属极层1053之间相互贴合,其中,第一金属极层1051以及第二金属极层1053具体可采用氮化钛、氮化钽、钨、铝以及钼等高K材料;第一绝缘体层1052具体可采用氧化铝、二氧化铪、二氧化锆以及氧化钛等高K材料,需要说明的是,本申请中所提及的高K材料可采用原子层淀积工艺得到。
其中,第一金属极层1051与第二金属极层1053的极性可分别设为正极与负极,或者还可分别设为负极与正极,具体在此不做限定。第一金属极层1051、第一绝缘体层1052以及第二金属极层1053均设置为层状结构,第一金属极层1051、第一绝缘体层1052以及第二金属极层1053的长度不做限定,例如在示出的图2中,第一金属极层1051与第一绝缘体层1052等长,而第二金属极层1053要短于第一金属极层1051与第一绝缘体层1052。
第一金属层101的第一侧面S1用于与第一金属极层1051的下侧面贴合并形成电连接,第二金属层102的第二侧面S2用于与第二金属极层1053的上侧面贴合并形成电连接。
应当理解的是,如图2及图3中示出的,第二金属层102还可具有栅状结构,第二金属层102的栅状结构还可穿过填充介质层104的一个或者多个过孔,由此第二金属层102的第二侧面S2与第二金属极层1053的上侧面贴合并形成电连接;在实际应用中,第二金属层102也可为实心结构等其他结构,具体在此不做限定。
前道介质层103的介质材料具体可采用氮化硅以及二氧化硅等材料,前道介质层103还设有第一前道金属层1031以及第二前道金属层(未图示),其中,第一前道金属层1031以及第二前道金属层具体可以采用铝以及铜等材料,第一前道金属层1031设于前道介质层103中,并且部分裸露于前道介质层103的表面,可以理解,第二前道金属层的设置可参照第一前道金属层1031,具体在此不再赘述。第一金属层101的一端与第一前道金属层1031裸露于前道介质层103的表面处进行电连接,对应的,第二金属层102的一端与第二前道金属层裸露于前道介质层103的表面处进行电连接。
通过上述的电连接关系,第一金属层101以及第一前道金属层1031可将第一金属极层1051引入前道介质层103,对应的,第二金属层102以及第二前道金属层可将第二金属极层1053引入前道介质层103,第一前道金属层1031以及第二前道金属层可与芯片的前道介质层103中的内部走线或者内部组件进行电连接,以便实现电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能,其中,在前道介质层103上,第一金属层101与第二金属层102之间设置的填充介质层104,以可为芯片封装结构起到填充、稳定结构的作用,填充介质层104的介质材料具体可采用氮化硅以及二氧化硅等材料。
容易理解,由于在本申请提供的芯片封装结构中,将第一金属层101、第二金属层102以及填充介质层104均设置在了前道介质层103上,同时将MIM电容105也设置在了前道介质层103上,MIM电容105的第一金属极层1051以及第二金属极层1053可分别通过第一金属层101以及第二金属层102引入前道介质层103中,可大大减少集成电容对前道介质层103的内部空间的占用,从而释放芯片其前道介质层103更多的内部空间,更便于在芯片的前道介质层103中内部组件及内部走线的布置。
另外,现有芯片封装结构中集成电容的设置是在前道介质层中、通过前道工艺实现的,本申请提供的芯片封装结构,可通过在前道介质层103上、通过前道工艺之后的中后道工艺实现的,因此,更便于芯片封装结构的加工,具有成本低、灵活性高的特点,从而有利于本申请提供的芯片封装结构的推广及应用。
其中,需要说明的是,尽管本申请提供的芯片封装结构在图2中只示出一个的MIM电容105,但在实际应用中,本申请提供的芯片封装结构还可包括多个的MIM电容105,对应的,还可包括多个的与MIM电容105对应的第一金属极层1051以及第二金属极层1053分别对应的第一金属层101、第二金属层102、第一前道金属层1031以及第二前道金属层,具体在此不做限定。
为便于理解本申请提供的芯片封装结构如何将MIM电容引入前道介质层103中,下面以图4为例,图4示出了示出了本申请提供的芯片封装结构的另一种结构示意图,在前道介质层103中,第一前道金属层1031通过金属的内部走线1032连接到底下的内部组件,即晶体管,晶体管包括漏区1033、门极1034以及源区1035,晶体管的漏区1033、门极1034以及源区1035对称设置,晶体管的源区1035下方为硅基板。
可以理解,第二前道金属层与第一前道金属层1031类似,具体在此不再赘述。
值得一提的是,前道介质层103,即图4中的下方虚线区域可以理解为前道工艺生产的裸片,本申请提供的芯片封装结构是在裸片的基础上、通过中后道工艺得到的。
接着,请参阅图5,图5示出了本申请提供的芯片封装结构的又一种结构示意图,在实际应用中,一方面,前道介质层103具体可包括第一介质层1036以及多个设于第一介质层1036上的第二介质层1037,第一介质层1036以及第二介质层1037具体可采用氮化硅以及二氧化硅等材料,第二介质层1037为通过化学机械抛光作用等方式得到的表面钝化层,可以理解,在该设置下,第二介质层1037可提供机械保护,进一步加强前道介质层103的密闭性,有助于隔离外界的杂质、水汽或者离子,同时还可起到绝缘的作用。多个的第二介质层1037之间留有预设的间隙,第一介质层1036在该间隙处设有与第一金属层101对应的第一前道金属层1031。
另一方面,第一金属层101包括第四金属层1011以及第五金属层1012,第四金属层1011以及第五金属层1012具体可采用铝或者铜等材料,第四金属层1011与第五金属层1012贴合并形成电连接,第四金属层1011穿过第二介质层1037之间的间隙后与第一前道金属层1031电连接,第五金属层1012具体还包括如图4中水平方向上延展形成的延展部10121,延展部10121贴合设于第二介质层1037上,上述提及的第一侧面S1即为延展部10121背离第二介质层1037的一面。
可以理解,第四金属层1011以及第五金属层1012的细化结构,可便于第一金属层101在工艺上的加工,且在进行封装工艺时,还可便于第一金属层101的封装,更具有灵活性,从而有利于本申请提供的芯片封装结构的推广及应用。
此外,需要说明的是,第二前道金属层可参照上述第一前道金属层1031的设置,具体在此不再赘述。
然后,在实际应用中,MIM电容105还可实现并联结构,具体请参阅图6及图7,图6及图7分别示出了本申请提供的芯片封装结构的又一种结构示意图以及局部结构示意图,在MIM电容105的并联结构中,MIM电容105在第二金属极层1053上还依次包括第二绝缘体层1054以及第三金属极层1055。其中,与第一金属极层1051以及第二金属极层1053类似的,第三金属极层1055具体可采用氮化钛、氮化钽、钨、铝以及钼等高K材料;与第一绝缘体层1052类似的,第二绝缘体层1054所采用的材料具体可采用氧化铝、二氧化铪、二氧化锆以及氧化钛等高K材料。
可以理解,第一金属极层1051、第一绝缘体层1052以及第二金属极层1053作为第一MIM电容,第二金属极层1053、第二绝缘体层1054以及第三金属极层1055也可作为第二MIM电容,两MIM电容共用第二金属极层1053,由此构成一个双层的MIM电容并联结构,不仅可提高空间利用率,还可带来更大的电容容值密度,增强其电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能的效果。
其中,第二绝缘体层1054以及第三金属极层1055也设置为层状结构,为便于第二金属极层1053通过第二金属层102引出,第二绝缘体层1054与第三金属极层1055为第二金属层102留有空间,以供第二金属层102与第二金属极层1053电连接。或者,如图5中所示,第二绝缘体层1054以及第三金属极层1055可设置为多组,每组可与第二金属层102交叉设置,具体在此不做限定。
对应的,芯片封装结构还具体包括第三金属层106,第三金属层106与第一金属层101、第二金属层102类似的,也具体可采用铝或者铜等材料,并设于前道介质层103上,第三金属层106的第三侧面S3用于与MIM电容105的第三金属极层1055的上侧贴合并形成电连接。
对应的,前道介质层103还设有第三前道金属层(未图示),可以理解,第三前道金属层的设置可参照上述的第一前道金属层1031,具体在此不再赘述。第三金属层106的一端与第三前道金属层裸露于前道介质层103的表面处进行电连接,通过上述的电连接关系,第三金属层106以及第三前道金属层可将第三金属极层1055引入前道介质层103,第三前道金属层与芯片的前道介质层103中的内部走线或者内部组件进行电连接,以便实现电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能。
下面,在实际应用中,MIM电容105还可采用多层结构,具体请参阅图8,图8示出了MIM电容的一种结构示意图,MIM电容105中,一方面,第一金属极层1051以及第二金属极层1053分别包括多层层叠设置的子金属层,第一金属极层1051以及第二金属极层1053中任意相邻的两层子金属层所采用的材料不同,其中,子金属层具体可采用氮化钛、氮化钽、钨、铝以及钼等高K材料。
另一方面,第一绝缘体层1052包括多层层叠设置的子绝缘体层,任意相邻的两层子绝缘体层所采用的材料不同,其中,子绝缘体层具体可采用氧化铝、二氧化铪、二氧化锆以及氧化钛等高K材料。
通过如上述层叠设置的多层子金属层以及多层子绝缘体层构成的MIM电容105,可大大提高MIM电容105的电容容值密度,从而增强其电路补偿、滤波器、电荷泵、改善电源或者信号质量的解耦电容等等功能的效果。
可以理解,上述提及的第二绝缘体层1054以及第三金属极层1055也可采用上述的多层结构,具体在此不再赘述。
在实际应用中,为防止第二金属极层1053发生漏电或者后续相关工艺的沾污,第二金属极层1053上还可采用保护措施,具体请参阅图9,图9示出了芯片封装结构的又一种结构示意图,在MIM电容105中,第二金属极层1053裸露的表面上设有保护层1056,保护层1056可在第二金属极层1053上通过等离子体增强化学气相沉积法(plasma enhancedchemical vapor deposition,PECVD)淀积得到,其中,保护层1056的具体可采用PECVD淀积的氮化硅或者二氧化硅等材料,具体在此不做限定。
进一步的,如图10示出的芯片封装结构的又一种结构示意图,上述提出的保护层1056还可分为第一保护层10561以及第二保护层10562。
在第二金属极层1053刻蚀之前,第一保护层10561可在第二金属极层1053的上侧表面淀积得到;在第二金属极层1053刻蚀之后,第二保护层10562可在第一保护层10561的表面以及第二金属极层1053的侧壁淀积得到。
通过第一保护层10561以及第二保护层10562的双层保护层结构,可进一步的提高保护层1056防漏电以及防沾污的效果,其中,第一保护层10561以及第二保护层10562的具体仍可采用PECVD淀积的氮化硅或者二氧化硅等材料,具体在此不做限定。
综上所述,在实际应用中,芯片应用本申请提供的芯片封装结构后,可释放前道介质层更多的内部空间,更便于前道介质层内的内部走线以及内部组件的布置,从而提高芯片对其前道介质层的内部空间的利用率以及芯片的性能,尤其对于芯片体积及性能具有较高要求的芯片,本申请提供的芯片封装结构后更具有应用价值。进一步的,芯片应用本申请提供的芯片封装结构后还有利于芯片应用于各种电子设备,具体例如智能手机、电脑、智能手环、智能手表等等对于芯片体积及性能具有较高要求的电子设备,便于提高电子设备的性能。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (21)

1.一种芯片,其特征在于,所述芯片包括第一金属层、第二金属层、前道介质层以及填充介质层;
所述第一金属层与所述第二金属层之间设有所述填充介质层,所述第一金属层与所述第二金属层设于所述前道介质层上,所述第一金属层以及所述第二金属层之间用于设置金属-绝缘体-金属MIM电容,所述第一金属层的第一侧面用于与所述MIM电容的第一金属极层电连接,所述第二金属层的第二侧面用于与所述MIM电容的第二金属极层电连接;
所述前道介质层设有第一前道金属层以及第二前道金属层,所述第一金属层与所述第一前道金属层电连接,所述第二金属层与所述第二前道金属层电连接,所述第一金属层以及所述第一前道金属层用于将所述第一金属极层引入所述前道介质层,所述第二金属层以及所述第二前道金属层用于将所述第二金属极层引入所述前道介质层。
2.根据据权利要求1所述的芯片,其特征在于,所述前道介质层包括第一介质层以及多个设于所述第一介质层上的第二介质层,所述第二介质层为表面钝化层,多个的所述第二介质层之间设有间隙,所述第一介质层在所述间隙处设有所述第一前道金属层;
所述第一金属层包括第四金属层以及第五金属层,所述第四金属层与所述第五金属层电连接,所述第四金属通过所述间隙与所述第一前道金属层电连接,所述第五金属层包括延展部,所述延展部设于所述第二介质层上,所述第一侧面为所述延展部背离所述第二介质层的一面。
3.根据权利要求1或2所述的芯片,其特征在于,所述芯片还包括第三金属层,所述第三金属层设于所述前道介质层上,所述第三金属层的第三侧面用于与所述MIM电容的第三金属极层电连接;
所述前道介质层还设有第三前道金属层,所述第三前道金属层与所述第三金属层电连接,所述第三金属层以及所述第三前道金属层用于将所述第三金属极层引入所述前道介质层。
4.根据权利要求1至3中任一项所述的芯片,其特征在于,所述第一金属层、所述第二金属层、所述第一前道金属层以及所述第二前道金属层所使用的材料包括铝以及铜中的任意一种。
5.根据权利要求2至4中任一项所述的芯片,其特征在于,所述第四金属层以及所述第五金属层所使用的材料包括铝以及铜中的任意一种。
6.根据权利要求3至5中任一项所述的芯片,其特征在于,所述第三金属层所使用的材料包括铝以及铜中的任意一种。
7.一种芯片,其特征在于,所述芯片包括第一金属层、第二金属层、前道介质层、填充介质层以及金属-绝缘体-金属MIM电容;
所述第一金属层与所述第二金属层之间设有所述填充介质层,所述第一金属层与所述第二金属层设于所述前道介质层上,所述第一金属层以及所述第二金属层之间设有所述MIM电容,所述第一金属层的第一侧面与所述MIM电容的第一金属极层电连接,所述第二金属层的第二侧面与所述MIM电容的第二金属极层电连接;
所述前道介质层设有第一前道金属层以及第二前道金属层,所述第一金属层与所述第一前道金属层电连接,所述第二金属层与所述第二前道金属层电连接,所述第一金属层以及所述第一前道金属层将所述第一金属极层引入所述前道介质层,所述第二金属层以及所述第二前道金属层将所述第二金属极层引入所述前道介质层。
8.根据据权利要求7所述的芯片,其特征在于,所述前道介质层包括第一介质层以及多个设于所述第一介质层上的第二介质层,所述第二介质层为表面钝化层,多个的所述第二介质层之间设有间隙,所述第一介质层在所述间隙处设有所述第一前道金属层;
所述第一金属层包括第四金属层以及第五金属层,所述第四金属层与所述第五金属层电连接,所述第四金属通过所述间隙与所述第一前道金属层电连接,所述第五金属层包括延展部,所述延展部设于所述第二介质层上,所述第一侧面为所述延展部背离所述第二介质层的一面。
9.根据权利要求7或8所述的芯片,其特征在于,所述芯片还包括第三金属层,所述第三金属层设于所述前道介质层上,所述第三金属层的第三侧面用于与所述MIM电容的第三金属极层电连接;
所述前道介质层还设有第三前道金属层,所述第三前道金属层与所述第三金属层电连接,所述第三金属层以及所述第三前道金属层用于将所述第三金属极层引入所述前道介质层。
10.根据权利要求7至9中任一项所述的芯片,其特征在于,所述MIM电容依次包括所述第一金属极层、绝缘体层以及所述第二金属极层;
所述第一金属极层以及所述第二金属极层分别包括层叠设置的子金属层,所述第一金属极层以及所述第二金属极层中任意相邻的两层子金属层所采用的材料不同,所述绝缘体层包括多层层叠设置的子绝缘体层,所述绝缘体层中任意相邻的两层子绝缘体层所采用的材料不同。
11.根据权利要求7至10中任一项所述的芯片,其特征在于,所述第二金属极层上设有保护层,所述保护层在所述第二金属极层上淀积得到。
12.根据权利要求11所述的芯片,其特征在于,所述保护层所使用的材料包括氮化硅以及二氧化硅中的任意一种。
13.根据权利要求7至12中任一项所述的芯片,其特征在于,所述第一金属极层以及所述第二金属极层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
14.根据权利要求9至13中任一项所述的芯片,其特征在于,所述第三金属极层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
15.根据权利要求10至14中任一项所述的芯片,其特征在于,所述多层金属极层中任意层金属层所采用的材料包括氮化钛、氮化钽、钨、铝以及钼中的任意一种。
16.根据权利要求7至15中任一项所述的芯片,其特征在于,所述绝缘体层所采用的材料包括氧化铝、二氧化铪、二氧化锆以及氧化钛中的任意一种。
17.根据权利要求10至16中任一项所述的芯片,其特征在于,所述绝缘体层中任意层子绝缘体层所采用的材料包括氧化铝、二氧化铪、二氧化锆以及氧化钛中的任意一种。
18.根据权利要求7至17中任一项所述的芯片,其特征在于,所述第一金属层、所述第二金属层、所述第一前道金属层以及所述第二前道金属层所使用的材料包括铝以及铜中的任意一种。
19.根据权利要求8至18中任一项所述的芯片,其特征在于,所述第四金属层以及所述第五金属层所使用的材料包括铝以及铜中的任意一种。
20.根据权利要求9至19中任一项所述的芯片,其特征在于,所述第三金属层所使用的材料包括铝以及铜中的任意一种。
21.一种电子设备,其特征在于,所述电子设备包括权利要求1至20中任一项所述的芯片。
CN201711456835.8A 2017-12-27 2017-12-27 一种芯片以及电子设备 Pending CN109979919A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711456835.8A CN109979919A (zh) 2017-12-27 2017-12-27 一种芯片以及电子设备
PCT/CN2018/123011 WO2019128911A1 (zh) 2017-12-27 2018-12-24 一种芯片以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711456835.8A CN109979919A (zh) 2017-12-27 2017-12-27 一种芯片以及电子设备

Publications (1)

Publication Number Publication Date
CN109979919A true CN109979919A (zh) 2019-07-05

Family

ID=67066506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711456835.8A Pending CN109979919A (zh) 2017-12-27 2017-12-27 一种芯片以及电子设备

Country Status (2)

Country Link
CN (1) CN109979919A (zh)
WO (1) WO2019128911A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230127020A1 (en) * 2019-03-29 2023-04-27 Adeia Semiconductor Technologies Llc Diffused bitline replacement in memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494152A (zh) * 2002-09-30 2004-05-05 松下电器产业株式会社 半导体装置及其制造方法
CN1507055A (zh) * 2002-10-17 2004-06-23 ���ǵ�����ʽ���� 集成电路电容器
US20080158771A1 (en) * 2006-12-28 2008-07-03 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
CN103138725A (zh) * 2013-01-11 2013-06-05 华为技术有限公司 具有金属板电容的电路及射频开关、低噪声放大器
CN103259929A (zh) * 2013-04-22 2013-08-21 北京小米科技有限责任公司 多媒体文件的播放控制方法及装置
CN103915315A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494152A (zh) * 2002-09-30 2004-05-05 松下电器产业株式会社 半导体装置及其制造方法
CN1507055A (zh) * 2002-10-17 2004-06-23 ���ǵ�����ʽ���� 集成电路电容器
US20080158771A1 (en) * 2006-12-28 2008-07-03 International Business Machines Corporation Structure and method for self aligned vertical plate capacitor
CN103915315A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN103138725A (zh) * 2013-01-11 2013-06-05 华为技术有限公司 具有金属板电容的电路及射频开关、低噪声放大器
CN103259929A (zh) * 2013-04-22 2013-08-21 北京小米科技有限责任公司 多媒体文件的播放控制方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230127020A1 (en) * 2019-03-29 2023-04-27 Adeia Semiconductor Technologies Llc Diffused bitline replacement in memory
US11978724B2 (en) * 2019-03-29 2024-05-07 Adeia Semiconductor Technologies Llc Diffused bitline replacement in memory

Also Published As

Publication number Publication date
WO2019128911A1 (zh) 2019-07-04

Similar Documents

Publication Publication Date Title
CN103456601B (zh) 用于中介片的电容器及其制造方法
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
JP6046282B2 (ja) 金属絶縁体金属キャパシタ構造
TW490841B (en) Semiconductor device and the manufacturing method thereof
CN100449775C (zh) 半导体芯片中具有降低的电压相关性的高密度复合金属-绝缘体-金属电容器
US8053865B2 (en) MOM capacitors integrated with air-gaps
CN102569250B (zh) 高密度电容器及其电极引出方法
CN1751367B (zh) 电容器及制造电容器的方法
US20080158771A1 (en) Structure and method for self aligned vertical plate capacitor
US20130249055A1 (en) Semiconductor capacitor
CN108735719A (zh) 电容器及制造该电容器的方法
CN110060982A (zh) 用于中介片的电容器及其制造方法
CN104051233A (zh) 集成电路中的电容器及其制造方法
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US10147548B2 (en) Capacitors using porous alumina structures
US20070063240A1 (en) Integrated electronic circuit incorporating a capacitor
JP2011040621A (ja) 半導体装置の設計方法および半導体装置の製造方法
CN109979919A (zh) 一种芯片以及电子设备
CN101783286A (zh) 结构为金属-绝缘体-金属的电容器制造方法
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102446709B (zh) 一种金属-氮化硅-金属电容的制造方法
CN104022015A (zh) Mim双电容器结构及其制造方法
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
CN100419927C (zh) 制作金属-绝缘体-金属电容的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190705

RJ01 Rejection of invention patent application after publication