CN109979884A - 功率晶片覆晶封装结构及其封装方法 - Google Patents
功率晶片覆晶封装结构及其封装方法 Download PDFInfo
- Publication number
- CN109979884A CN109979884A CN201711459242.7A CN201711459242A CN109979884A CN 109979884 A CN109979884 A CN 109979884A CN 201711459242 A CN201711459242 A CN 201711459242A CN 109979884 A CN109979884 A CN 109979884A
- Authority
- CN
- China
- Prior art keywords
- power die
- conductive part
- conductive
- conductive path
- base unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 42
- 238000012856 packing Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 title abstract description 7
- 239000013078 crystal Substances 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000009434 installation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000006071 cream Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims description 5
- 239000000084 colloidal system Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 3
- 230000010412 perfusion Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
本发明公开了一种功率晶片覆晶封装结构及其封装方法,功率晶片覆晶封装结构,包含功率晶片及底座单元。功率晶片包含第一表面及第一导电部,第一导电部位于第一表面。底座单元供设置功率晶片且包含本体、凹槽及至少一个导电路径,本体具有第三表面,凹槽凹设于本体且供容纳功率晶片;凹槽包含开口、槽侧面及槽底面,开口受第三表面围绕,槽侧面一端连接第三表面,槽底面连接槽侧面的另一端,槽底面与槽侧面的夹角大于或等于90度。导电路径设置于本体且自槽底面沿槽侧面往第三表面延伸;第一导电部与导电路径电性连接。借此可通过导电路径让第一导电部的电性延伸至本体表面。
Description
技术领域
本发明是有关于一种功率晶片封装结构及其封装方法,且尤其是有关一种使用覆晶封装方式的功率晶片覆晶封装结构及其封装方法。
背景技术
公知的功率晶片封装结构包含塑胶壳体,多个接脚及功率晶片,功率晶片设置在塑胶壳体内部,通过打线方式和接脚电性连接,接脚再外露于塑胶壳体用以和应用电路连接。
然而,此种封装方式的稳定性不足,且当功率晶片是大功率的晶片时,容易在使用过程中发出大量的热量,但塑胶壳体的散热不佳,进而导致功率晶片的寿命减短,虽然目前会在于塑胶壳体上加上散热鳍片,但其散热效果仍有限。
有鉴于此,如何有效的增加功率晶片封装结构的稳定性,更好的增加其散热效果,遂成相关业者努力的目标。
发明内容
本发明的一目的在于提供一种功率晶片覆晶封装结构及其封装方法,通过覆晶封装结构及导电路径的配置,可以有效的增加电性的稳定性,并且使功率晶片覆晶封装结构更方便于后续电路的安装。
依据本发明的一目的提供的一种功率晶片覆晶封装结构,其包含功率晶片以及底座单元。功率晶片包含第一表面及第一导电部,第一导电部位于第一表面。底座单元供设置功率晶片且包含本体、凹槽及至少一个导电路径,本体具有第三表面,凹槽凹设于本体且供容纳功率晶片;凹槽包含开口、槽侧面及槽底面,开口受第三表面围绕,槽侧面一端连接第三表面,槽底面连接槽侧面的另一端,槽底面与槽侧面的夹角大于或等于90度。导电路径设置于本体且自槽底面沿槽侧面往第三表面延伸;其中第一表面朝向槽底面,且第一导电部与导电路径电性连接。
借此,底座单元上的导电路径可以将功率晶片的第一导电部电性延伸至底座单元本体的任一表面,而可以不需要如传统的封装方式一样进行打线连接,具有电性稳定不易损坏的优点,并有利于后续应用电路的安装。
依据前述的功率晶片覆晶封装结构,其中功率晶片可还包含第二表面及第二导电部,第二表面相反于第一表面,且第二导电部设置于二表面。或前述的功率晶片覆晶封装结构可还包含盖板盖设于本体,盖板包含第五表面及第五导电部,第五表面朝向第二表面,设置于第五表面且与第二导电部电性连接。或盖板还包含第六表面、第六导电部及导电通路,第六表面相反于第五表面,第六导电部设置于第六表面,导电通路电性连接第五导电部及第六导电部。或其中槽侧面还包含阶部,底座单元还包含导电路线,导电路线自阶部延伸至第三表面,且导电路线与第五导电部电性连接。
依据前述的功率晶片覆晶封装结构,可还包含散热鳍片设置于底座单元。或底座单元可还包含金属层,本体可还包含第四表面相反于第三表面,其中金属层设置于第四表面且供散热鳍片设置。或本体为陶瓷材料制成。
依据本发明的另一目的提供的一种功率晶片覆晶封装结构,包含下列步骤:提供底座单元、提供导电层预制作业、提供晶片设置作业以及提供防水绝缘作业。底座单元包含本体及凹设于本体的凹槽,本体具有第三面表,凹槽包含槽底面及槽侧面。导电层预制作业是在底座单元制作导电路径,导电路径自槽底面沿槽侧面往第三表面延伸。晶片设置作业是提供功率晶片及提供固晶作业;将功率晶片设置于凹槽,功率晶片包含第一表面及设置于第一表面的第一导电部,使功率晶片固定于凹槽内且使第一导电部电性连接导电路径;防水绝缘作业是密封功率晶片及凹槽。
依据前述的功率晶片覆晶封装方法,其中可在密封作业中先提供盖板设置底座单元,再使用胶体灌注粘合盖板于底座单元,以密封功率晶片及凹槽。前述的功率晶片覆晶封装方法可还包含鳍片安装作业,将散热鳍片锁固于底座单元。
依据前述的功率晶片覆晶封装方法,其中底座单元的槽底面与槽侧面夹角可大于或等于90度,且于导电层预制作业中,可使用印刷或电镀技术形成导电路径。或固晶作业中可在第一导电部及导电路径上各设置银胶或锡膏,加热使第一导电部电性连接导电路径。或固晶作业中可在第一导电部上设置多个金球,且在导电路径设置银胶或锡膏,加热使第一导电部电性连接导电路径。
本发明的功率晶片覆晶封装结构及其封装方法与现有技术相比,具有通过覆晶封装结构及导电路径的配置,可有效的增加电性的稳定性,并且使功率晶片覆晶封装结构更方便于后续电路安装的有益效果。
附图说明
图1绘示依照本发明一实施方式的一种功率晶片覆晶封装结构的立体图;
图2绘示图1的功率晶片覆晶封装结构的立体分解示意图;
图3绘示图1的功率晶片覆晶封装结构的一剖面视意图;
图4绘示图1的功率晶片覆晶封装结构的另一剖面视意图;
图5绘示图1的功率晶片覆晶封装结构的再一剖面视意图;
图6绘示依照本发明另一实施方式的一种功率晶片覆晶封装结构的剖面视意图;
图7绘示依照本发明再一实施方式的一种功率晶片覆晶封装结构的剖面视意图;
图8绘示依照本发明又一实施方式的一种功率晶片覆晶封装方法的步骤流程图;以及
图9绘示图8的一步骤的子步骤流程图。
具体实施方式
以下将参照附图说明本发明的实施方式。为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,阅读者应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示;并且重复的元件将可能使用相同的编号表示。
请参阅图1、图2、图3、图4及图5,图1绘示依照本发明一实施方式的一种功率晶片覆晶封装结构100的立体图,图2绘示图1的功率晶片覆晶封装结构100的立体分解示意图,图3绘示图1的功率晶片覆晶封装结构100的一剖面视意图,图4绘示图1的功率晶片覆晶封装结构100的另一剖面视意图,图5绘示图1的功率晶片覆晶封装结构100的再一剖面视意图。功率晶片覆晶封装结构100包含功率晶片200以及底座单元300。
功率晶片200包含第一表面210及第一导电部230,第一导电部230位于第一表面210。底座单元300供设置功率晶片200且包含本体320、凹槽310及至少一个导电路径330,本体320具有第三表面321,凹槽310凹设于本体320且供容纳功率晶片200;凹槽310包含开口、槽侧面312及槽底面311,开口受第三表面321围绕,槽侧面312一端连接第三表面321,槽底面311连接槽侧面312的另一端,槽底面311与槽侧面312的夹角θ1大于或等于90度。导电路径330自槽底面311沿槽侧面312往第三表面321延伸;其中第一表面210朝向槽底面311,且第一导电部230与导电路径330电性连接。
借此,通过底座单元300上的导电路径330,可以将功率晶片200的第一导电部230的电性延伸至底座单元300本体320的任一表面,而可以不需要如传统的封装方式一样进行打线连接,具有电性稳定不易损坏的优点,并有利于后续应用电路的安装。后面将详述功率晶片覆晶封装结构100的细部结构。
功率晶片200示例性为绝缘栅双极电晶体(Insulated Gate BipolarTransistor,IGBT)晶片,其一侧具有栅极(gate)与发射极(emitter),另一侧具有集电极(collector),也就是说,如图2所示,功率晶片200的第一表面210上设置有两个第一导电部230、250,其中第一导电部230、250分别表示发射极与栅极,功率晶片200还包含第二表面220及第二导电部240,第二表面220相反于第一表面210,且第二导电部240设置于第二表面220,其中第二导电部240即表示集电极。
底座单元300的本体320是陶瓷材料制成,二导电路径330、360是以印刷方式形成于槽底面311、槽侧面312及第三表面321,且槽侧面312非直线壁面,槽底面311与槽侧面312的夹角θ1等于135度,而夹角θ1的角度较佳的是大于或等于90度,较佳的,夹角θ1大于或等于135度,此种槽底面311与槽侧面312倾斜的设置,可以更有利于使用印刷方式在槽底面311及槽侧面312上形成导电路径330、360。
且本实施例中,导电路径330、360分别与第一导电部230、250电性连接,而在其他实施例中,导电路径330、360亦可以是以电镀方式形成,且可依需求设置成需要的图案,用以让功率晶片200的第一表面210的第一导电部230、250电性延伸至本体320的表面(第三表面321或其他表面),而可直接与所欲使用者电路板焊接,在其他实施例中,第一导电部的数量及导电路径的数量对应,且数量可以是一个、二个或二个以上,依功率晶片的结构来进行配置,而功率晶片也可以是大功率的金氧半场效电晶体(Metal-Oxide-SemiconductorField Effect Transistor,MOSFET),包含上述揭露但不以此为限。
本实施例中,功率晶片覆晶封装结构100可还包含盖板400,盖板400盖设于本体320,盖板400包含第五表面410及第五导电部430,第五表面410朝向第二表面220,第五导电部430设置于第五表面410且与第二导电部240电性连接,借此,可以把第二导电部240的电性往本体320的其他表面延伸。优选的,盖板400也为陶瓷材料制成,而可以更有利于散热。
更详细的说,槽侧面312还包含阶部3121,底座单元300还包含导电路线350,导电路线350自阶部3121延伸至第三表面321,且导电路线350与第五导电部430电性连接。也就是说,第二导电部240通过盖板400的第五表面410的第五导电部430电性连接至导电路线350,而由于导电路线350延伸至本体320的第三表面321,而更方便与其他电路连接。
第一导电部230、250上可分别设置银胶512、542,导电路径330、360上对应第一导电部230、250处也设置银胶511、541,第二导电部240上设置银胶522,第五导电部430上对应第二导电部240处及对应导电路线350处分别设置银胶521、531,导电路线350上对应第五导电部430处设置银胶532,通过热压可完成功率晶片200与盖板400及底座单元300的电性连接。再使用胶体600灌注粘合盖板400于底座单元300,以密封功率晶片200及凹槽310,且具有阻水与绝缘作用。
借此,功率晶片200的第一导电部230、250已被导电路径330、360电性延伸至本体320的第三表面321,且功率晶片200的第二导电部240也被导电路线350电性延伸至本体320的第三表面321,而可以直接与所欲使用的电路板焊接。
功率晶片覆晶封装结构100可还包含散热鳍片700设置于底座单元300,以增加功率晶片200的散热效果。详细的说,底座单元300可还包含一金属层340,本体320可还包含第四表面322相反于第三表面321,其中金属层340设置于第四表面322且供散热鳍片700设置,且底座单元300的本体320在制作可预留固定螺丝孔或带牙螺丝孔,以方便散热鳍片700的安装。
在此要特别说明的是,图3、图4及图5并非沿某特定割面线的剖视图,其中图3主要用来表达导电路径330与第一导电部230的连接关系,图4主要表达导电路线350与第五导电部430、第二导电部240的连接关系,图3主要用来表达导电路径330与第一导电部230的连接关系,故比例及位置皆以示意图方式表达。
请参阅图6,其中图6绘示依照本发明另一实施方式的一种功率晶片覆晶封装结构100a的剖面视意图。功率晶片覆晶封装结构100a包含功率晶片200a、底座单元300a、盖板400a。
底座单元300a的结构与图1、图2的底座单元300类似,且导电路径330a、360a延伸至第三表面321a。功率晶片200a在第一表面210a设置第一导电部230a、250a,且在第二表面220a设置第二导电部240a,第一导电部230a、250a与导电路径330a、360a的电性连接方式和图1至图6的第一导电部230、250与导电路径330、360相同。
盖板400a的第五表面410a设置第五导电部430a,第五导电部430a与第二导电部240a的电性连接方式和也和图1至图6的第五导电部430与第二导电部240相同。但本实施例的盖板400a还包含第六表面420a、第六导电部440a及导电通路450a,第六表面420a相反于第五表面410a,第六导电部440a设置于第六表面420a,导电通路450a电性连接第五导电部430a及第六导电部440a。其中盖板400a可以是陶瓷材料制成,而导电通路450a的形成方式是先于盖板400a的主体上开设穿孔,再于穿孔内电镀铜,以完成第五导电部430a及第六导电部440a的电性连接。
第五表面410a上可还设置二第七导电部461a、462a,且第六表面420a上可还设置二第八导电部471a、472a,二第七导电部461a、462a分别与二第八导电部471a、472a通过两个导电通道481a、482a电性连接,其中两个导电通道481a、482a的形成方式和导电通路450a相同。而导电路径330a、360a上设置锡膏,第七导电部461a、462a上也设置锡膏,通过热压可使导电路径330a、360a与第七导电部461a、462a电性连接。
因此,如图6所示,功率晶片200a上的第一导电部230a及第二导电部240a皆电性延伸至盖板400a的第六表面420a上,可以更有助于功率晶片覆晶封装结构100a与电路板的结合。
请参阅图7,其中图7绘示依照本发明再一实施方式的一种功率晶片覆晶封装结构100b的剖面视意图。功率晶片覆晶封装结构100b包含功率晶片200b及底座单元300b,且底座单元300b及功率晶片200b的结构和图6的功率晶片200b与底座单元300b相同,但功率晶片覆晶封装结构100b不包含盖板,因此可使用胶体600b密封凹槽310b,以达防水绝缘之效。
另外,在电性连接方式上,是在功率晶片200b第一导电部230b、250b分别上设置多个金球550b、560b,导电路径330b、360b上对应第一导电部230b、250b处设置银胶511b、541b,通过加热压可使第一导电部230b、250b及导电路径330b、360b电性连接。
在其他实施例中,盖板及底座单元皆可双面预镀或预印刷导电或导热材质,而可以做为电路连接用途或与其他散热元件连接使用。
请参阅图8及图9,并请一并参阅图1至图5,其中图8绘示依照本发明又一实施方式的一种功率晶片覆晶封装方法800的步骤流程图,图9绘示图8的一步骤830的子步骤流程图。功率晶片覆晶封装方法800包含步骤810、步骤820、步骤830以及步骤840。
在步骤810中,提供底座单元300,底座单元300包含本体320及凹设于本体320的凹槽310,本体320具有第三表面321,凹槽310包含槽底面311及槽侧面312。
在步骤820中,提供导电层预制作业,在底座单元300制作导电路径330,导电路径330自槽底面311沿槽侧面312往第三表面321延伸。
在步骤830中,提供晶片设置作业,其包含子步骤831及子步骤832。在子步骤831中,提供功率晶片200,将功率晶片200设置于凹槽310,功率晶片200包含第一表面210及设置于第一表面210的第一导电部230;在子步骤832中,提供固晶作业,使功率晶片200固定于凹槽310内且使第一导电部230电性连接导电路径330。
在步骤840中,提供防水绝缘作业,密封功率晶片200及凹槽310。
借此,可让功率晶片200上的第一导电部230电性延伸至底座单元300本体320的表面上,而可以不需要如传统的封装方式一样进行打线连接。
在步骤810中,可让底座单元300的槽底面311与槽侧面312的夹角θ1大于或等于135度,也可以让槽侧面312还包含阶部3121,而有利于导电路径330的设置及电路图案配置的多样性。
在步骤820中的导电层预制作业,可使用印刷或电镀技术形成导电路径330,通过上述方式可以快速的形成层状的导电路径330。
在步骤830中的子步骤832,可于第一导电部230及导电路径330上各设置银胶512、511,加热使第一导电部230电性连接导电路径330,其中银胶511、512可以置换成锡膏,或者可改为如图7所示,在第一导电部230b上设置多个金球560b,且于导电路径330b上设置银胶511b,加热使第一导电部230b电性连接导电路径330b。
在步骤840的密封作业中,可先提供盖板400设置底座单元300,再使用胶体600灌注粘合盖板400于底座单元300,以密封功率晶片200及凹槽310。其中盖板400可包含第五导电部430电性连接功率晶片200的第二导电部240,再电性延伸到本体320的表面上,或如图6的盖板400a,将功率晶片200a的第二导电部240a的电性导至盖板400a位于第六表面420a上的第六导电部440a,包含但不以上述公开内容为限。
功率晶片覆晶封装方法800还包含步骤850,提供鳍片安装作业,将散热鳍片700锁固于底座单元300。可先在本体320的第四表面322上设置金属层340,散热鳍片700再设置于金属层340上加强散热功能。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何所属领域的一般技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (14)
1.一种功率晶片覆晶封装结构,其特征在于,包含:
功率晶片,包含:
第一表面;及
第一导电部,位于所述第一表面;以及
底座单元,供设置所述功率晶片,所述底座单元包含:
本体,具有第三表面;
凹槽,凹设于所述本体且供容纳所述功率晶片,所述凹槽包含:
开口,受所述第三表面围绕;
槽侧面,一端连接所述第三表面;及
槽底面,连接所述槽侧面的另一端,所述槽底面与所述槽侧面的夹角大于或等于90度;及
至少一个导电路径,自所述槽底面沿所述槽侧面往所述第三表面延伸;
其中所述第一表面朝向所述槽底面,且所述第一导电部与所述导电路径电性连接。
2.如权利要求1所述的功率晶片覆晶封装结构,其特征在于,所述功率晶片还包含:
第二表面,相反于所述第一表面;以及
第二导电部,设置于所述第二表面。
3.如权利要求2所述的功率晶片覆晶封装结构,其特征在于,还包含:
盖板,盖设于所述本体,所述盖板包含:
第五表面,朝向所述第二表面;及
第五导电部,设置于所述第五表面且与所述第二导电部电性连接。
4.如权利要求3所述的功率晶片覆晶封装结构,其特征在于,所述盖板还包含:
第六表面,相反于所述第五表面;
第六导电部,设置于所述第六表面;以及
导电通路,电性连接所述第五导电部及所述第六导电部。
5.如权利要求3所述的功率晶片覆晶封装结构,其特征在于,所述槽侧面还包含阶部,所述底座单元还包含导电路线,所述导电路线自所述阶部延伸至所述第三表面,且所述导电路线与所述第五导电部电性连接。
6.如权利要求1所述的功率晶片覆晶封装结构,还包含散热鳍片,设置于所述底座单元。
7.如权利要求6所述的功率晶片覆晶封装结构,其特征在于,所述底座单元还包含金属层,且所述本体还包含:
第四表面,相反于所述第三表面;
其中所述金属层设置于所述第四表面,且所述金属层供所述散热鳍片设置。
8.如权利要求1所述的功率晶片覆晶封装结构,其特征在于,所述本体为陶瓷材料制成。
9.一种功率晶片覆晶封装方法,其特征在于,包含:
提供底座单元,所述底座单元包含本体及凹设于所述本体的凹槽,所述本体具有第三面表,所述凹槽包含槽底面及槽侧面;
提供导电层预制作业,在所述底座单元制作导电路径,所述导电路径自所述槽底面沿所述槽侧面往所述第三表面延伸;
提供晶片设置作业,包含:
提供功率晶片,将所述功率晶片设置于所述凹槽,所述功率晶片包含第一表面及设置于所述第一表面的第一导电部;及
提供固晶作业,使所述功率晶片固定于所述凹槽内且使所述第一导电部电性连接所述导电路径;以及
提供防水绝缘作业,密封所述功率晶片及所述凹槽。
10.如权利要求9所述的功率晶片覆晶封装方法,其特征在于,在所述密封作业中,先提供盖板设置于所述底座单元,再使用胶体灌注粘合所述盖板于所述底座单元,以密封所述功率晶片及所述凹槽。
11.如权利要求10所述的功率晶片覆晶封装方法,其特征在于,还包含提供鳍片安装作业,包含:
将散热鳍片锁固于所述底座单元。
12.如权利要求11所述的功率晶片覆晶封装方法,其特征在于,所述底座单元的所述槽底面与所述槽侧面夹角大于或等于135度,且于所述导电层预制作业中,使用印刷电镀技术形成所述导电路径。
13.如权利要求12所述的功率晶片覆晶封装方法,其特征在于,在所述固晶作业中,在所述第一导电部及所述导电路径上各设置银胶或锡膏,加热使所述第一导电部电性连接所述导电路径。
14.如权利要求12所述的功率晶片覆晶封装方法,其特征在于,在所述固晶作业中,在所述第一导电部上设置多个金球,且在所述导电路径设置银胶或锡膏,加热使所述第一导电部电性连接所述导电路径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711459242.7A CN109979884A (zh) | 2017-12-28 | 2017-12-28 | 功率晶片覆晶封装结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711459242.7A CN109979884A (zh) | 2017-12-28 | 2017-12-28 | 功率晶片覆晶封装结构及其封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109979884A true CN109979884A (zh) | 2019-07-05 |
Family
ID=67074622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711459242.7A Pending CN109979884A (zh) | 2017-12-28 | 2017-12-28 | 功率晶片覆晶封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109979884A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020008325A1 (en) * | 2000-05-11 | 2002-01-24 | Mitutoyo Corporation | Functional device unit and method of producing the same |
US20070165414A1 (en) * | 2003-12-11 | 2007-07-19 | Shih-Chang Shei | Light-emitting diode package structure |
CN102569237A (zh) * | 2010-12-14 | 2012-07-11 | 万国半导体股份有限公司 | 半导体芯片的封装体及组装方法 |
CN103515346A (zh) * | 2012-06-14 | 2014-01-15 | 英飞凌科技股份有限公司 | 半导体模块及其形成方法 |
CN104037133A (zh) * | 2014-06-26 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种圆片级芯片扇出封装方法及其封装结构 |
US20170040185A1 (en) * | 2015-08-07 | 2017-02-09 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20170038438A1 (en) * | 2015-08-07 | 2017-02-09 | Rohm Co., Ltd. | Semiconductor device |
US20170054071A1 (en) * | 2015-08-20 | 2017-02-23 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20170098625A1 (en) * | 2014-07-28 | 2017-04-06 | Rohm Co., Ltd. | Semiconductor device |
-
2017
- 2017-12-28 CN CN201711459242.7A patent/CN109979884A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020008325A1 (en) * | 2000-05-11 | 2002-01-24 | Mitutoyo Corporation | Functional device unit and method of producing the same |
US20070165414A1 (en) * | 2003-12-11 | 2007-07-19 | Shih-Chang Shei | Light-emitting diode package structure |
CN102569237A (zh) * | 2010-12-14 | 2012-07-11 | 万国半导体股份有限公司 | 半导体芯片的封装体及组装方法 |
CN103515346A (zh) * | 2012-06-14 | 2014-01-15 | 英飞凌科技股份有限公司 | 半导体模块及其形成方法 |
CN104037133A (zh) * | 2014-06-26 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种圆片级芯片扇出封装方法及其封装结构 |
US20170098625A1 (en) * | 2014-07-28 | 2017-04-06 | Rohm Co., Ltd. | Semiconductor device |
US20170040185A1 (en) * | 2015-08-07 | 2017-02-09 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20170038438A1 (en) * | 2015-08-07 | 2017-02-09 | Rohm Co., Ltd. | Semiconductor device |
US20170054071A1 (en) * | 2015-08-20 | 2017-02-23 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104465552B (zh) | 封装结构及光模块 | |
KR100752239B1 (ko) | 전력 모듈 패키지 구조체 | |
CN102403275B (zh) | 一种堆叠封装结构及其制作方法 | |
WO2020248905A1 (zh) | 一种晶圆级三维堆叠微流道散热结构及其制造方法 | |
CN102610583B (zh) | 封装载板及其制作方法 | |
JP4075204B2 (ja) | 積層型半導体装置 | |
CN201845759U (zh) | 散热器和散热*** | |
CN105099564B (zh) | 封装结构及光模块 | |
JP2012174703A (ja) | Ledモジュール装置及びその製造方法 | |
CN206864452U (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
CN209448994U (zh) | 电源模块 | |
CN1319138C (zh) | 封装的半导体器件的形成方法 | |
CN103944354B (zh) | 整合功率模块封装结构 | |
CN101882606B (zh) | 散热型半导体封装构造及其制造方法 | |
CN105990275B (zh) | 功率模块封装件及其制作方法 | |
CN203192859U (zh) | 散热导线架结构 | |
CN104934386A (zh) | 封装结构及光模块 | |
CN109979884A (zh) | 功率晶片覆晶封装结构及其封装方法 | |
CN206595249U (zh) | 承载大电流的sop器件封装结构 | |
CN105140371A (zh) | 一种led基板及led封装 | |
CN109874223A (zh) | 可导热的柔性线路板结构 | |
CN204792892U (zh) | 一种倒扣式小尺寸大功率led封装结构 | |
TWI656611B (zh) | 功率晶片覆晶封裝結構及其封裝方法 | |
CN110379784B (zh) | 一种半导体封装结构 | |
CN209708967U (zh) | 一种led发光模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190705 |