CN109960532A - 用于前台运行的方法及装置 - Google Patents

用于前台运行的方法及装置 Download PDF

Info

Publication number
CN109960532A
CN109960532A CN201711404972.7A CN201711404972A CN109960532A CN 109960532 A CN109960532 A CN 109960532A CN 201711404972 A CN201711404972 A CN 201711404972A CN 109960532 A CN109960532 A CN 109960532A
Authority
CN
China
Prior art keywords
floating number
rounded
decimal
precision
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711404972.7A
Other languages
English (en)
Inventor
黄昭
张聪
朱鸿明
张伟丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisino Corp
Original Assignee
Aisino Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisino Corp filed Critical Aisino Corp
Priority to CN201711404972.7A priority Critical patent/CN109960532A/zh
Publication of CN109960532A publication Critical patent/CN109960532A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明实施例提供一种用于前台运行的方法及装置，属于计算机技术领域。所述用于前台运行的方法包括：接收浮点数；将所述浮点数转换为十进制整数部分和小数部分；以及根据被转换为十进制整数部分和小数部分的浮点数进行运算，并输出运算结果。该用于前台运行的方法及装置能够实现高精度的浮点数运算，且无需前后台交互，使用方便，因而能降低运算压力，提高效率。

Description

用于前台运行的方法及装置
技术领域
本发明涉及计算机技术领域，具体地涉及用于前台运行的方法及装置。
背景技术
IEEE二进制浮点数算术标准(IEEE 754)是20世纪80年代以来最广 泛使用的浮点数运算标准，为许多CPU与浮点运算器所采用。这个标准定 义了表示浮点数的格式(包括负零-0)与反常值(denormal number)、一些 特殊数值(无穷(Inf)与非数值(NaN))，以及这些数值的“浮点数运算符”。 它也指明了四种数值舍入规则和五种异常状况(包括异常发生的时机与处理 方式)。
但并不是所有的小数都可以用二进制来表示，例如，0.1。0.1无法表示 成2x+2y+…这样的形式，尾数部分后面应该是1100一直循环下去，但是由 于计算机无法表示这样的无限循环，所以就需要截断，这就是浮点数的精度 问题。精度问题会带来一些的问题，例如0.1+0.1+0.1＝＝0.3将会返回false。
现有技术中，如专利申请公开号CN103646316A提供了一种对浮点数进 行高精度运算的方法，但是该方法配置较多，处理过程复杂，存在运算效果 低的问题。因此目前计算机处理领域中需要在处理浮点数运算时能够保证高 精度且能减轻运算压力的技术。
发明内容
本发明实施例的目的是提供一种用于前台运行的方法及装置，该用于前 台运行的方法及装置能够实现高精度的浮点数运算，且无需前后台交互，使 用方便，因而能降低运算压力，提高效率。
为了实现上述目的，本发明实施例提供一种用于前台运行的方法，该方 法包括：接收浮点数；将所述浮点数转换为十进制整数部分和小数部分；以 及根据被转换为十进制整数部分和小数部分的浮点数进行运算，并输出运算 结果。
其中，该方法还可以包括：在运算时，分别计算参与运算的浮点数的所 述十进制整数部分和所述小数部分。
其中，所述将浮点数转换为十进制整数部分和小数部分可以包括：将所 述浮点数转换为：M*BE，其中，M为所述十进制整数部分，BE为所述小数 部分，E表示所述浮点数的小数位数。
其中，该方法还可以包括以下中的至少一者：进行加法运算时，将参与 运算的所述浮点数的小数位数最大者确定为运算结果的小数位数；进行乘法 运算时，将参数运算的所述浮点数的小数位数之和确定为运算结果的小数位 数。
其中，该方法还可以包括：接收精度设置；以及根据所述精度设置对所 述浮点数执行以下中的至少一种运算：向接近零的方向舍入；向远离零的方 向舍入；向正无穷的方向舍入；向负无穷的方向舍入；向最接近的数值舍入， 并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与 所述浮点数的距离相等，则向该两个数值之间较大者舍入；向最接近的数值 舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个 数值与所述浮点数的距离相等，则向该两个数值之间较小者舍入；向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近 的两个数值与所述浮点数的距离相等，则向该两个数值中的偶数舍入。
根据本发明的另一方面，还提供一种用于前台运行的装置，该装置包括： 接收模块，用于接收浮点数；转换模块，用于将所述浮点数转换为十进制整 数部分和小数部分；以及运算模块，用于根据被转换为十进制整数部分和小 数部分的所述浮点数进行运算，并输出运算结果。
其中，所述运算模块还可以用于：在运算时，分别计算参与运算的浮点 数的所述十进制整数部分和所述小数部分。
其中，所述浮点数处理模块还可以用于：将所述浮点数转换为：M*BE， 其中，M为所述十进制整数部分，BE为所述小数部分，E表示所述浮点数的 小数位数。
其中，所述运算模块还可以用于执行以下中的至少一者：进行加法运算 时，将参与运算的所述浮点数的小数位数最大者确定为运算结果的小数位数； 进行乘法运算时，将参数运算的所述浮点数的小数位数之和确定为运算结果 的小数位数。
其中，所述接收模块还可以用于接收精度设置，所述运算模块还可以用 于根据所述精度设置对所述浮点数执行以下中的至少一种运算：向接近零的 方向舍入；向远离零的方向舍入；向正无穷的方向舍入；向负无穷的方向舍 入；向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述 浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较 大者舍入；向最接近的数值舍入，并且如果具有所述设定的精度的数值中， 与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值 之间较小者舍入；向最接近的数值舍入，并且如果具有所述设定的精度的数 值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两 个数值中的偶数舍入。
根据本发明的再一方面，还提供一种机器可读存储介质，该机器可读存 储介质上存储有指令，该指令用于使得机器执行权利所述用于前台运行的方 法。
通过上述技术方案，将浮点数转换为十进制整数部分和小数部分后进行 运算，并根据运算需要调整浮点数以前运算结果的精度，从而能够实现精确 运算，并且上述技术方案只需要在前台运行，而不需要前台和后台的交互， 减轻了运算处理的负担，提高了运算效率。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详 细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部 分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发 明实施例的限制。在附图中：
图1是根据本发明一实施例的用于前台运行的方法的流程图；
图2是根据本发明另一实施例的用于前台运行的方法的流程图；
图3是根据本发明一实施例的用于前台运行的方法的结构框图；以及
图4是根据本发明一实施例的用于前台运行的方法的结构框图；以及
图5是对比本发明与现有技术中的高精度处理方法的示意图。
附图标记说明
10：接收模块 20：转换模块
30：运算模块
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解 的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用 于限制本发明实施例。
图1是根据本发明一实施例的用于前台运行的方法的流程图。如图1所 示，该方法包括以下步骤：
在步骤S110中，接收浮点数。
在步骤S120中，将所述浮点数转换为十进制整数部分和小数部分。
可以优选地将所述浮点数转换为：M*BE，其中，M为所述十进制整数 部分，BE为所述小数部分，E表示所述浮点数的小数位数。例如，如果将浮 点数100.001转换为十进制整数部分和小数部分，可表示如下： 100.001＝100001*0.13。其中，3表示小数位数。采用上述方案，避免了小数 的出现，因此不会有精度问题。浮点数的转换并不限于上述例子，例如100.0001可以表示为100.0001＝1000001*0.012，其中，2*2＝4为小数位数。
在步骤S130中，根据被转换为十进制整数部分和小数部分的浮点数进 行运算。
在步骤S140中，并输出运算结果。
由此，根据转换后浮点数运算，由于运算过程不涉及小数，只需要在前 台调用即可完成高精度运算，因而省却了前台与后台的交互过程。
图2是根据本发明另一实施例的用于前台运行的方法的流程图。如图2 所示，该方法还可以优选地包括以下步骤：
在步骤S240中，在运算时，分别计算参与运算的浮点数的所述十进制 整数部分和所述小数部分。
图2中步骤S210-S230、S250与上述图1中步骤S110-S140相同。
由此，在浮点数运算过程中可分别处理十进制整数部分和小数部分，因 此不需要单独处理精度，因而能使运算过程简化，减轻运算负担。
例如，在进行加法运算时，可以先将参与运算的浮点数的整数部分相加 以得出运算结果的整数部分，然后再处理各浮点数的小数部分之间的运算， 以得出运算结果的小部部分。优选地，在进行加法运算时，将参与运算的所 述浮点数的小数位数最大者确定为运算结果的小数位数，该过程具体可表示 为：X*0.1n+Y*0.1m＝＝X*0.1n+(Y*0.1m-n)*0.1n＝＝(X+Y*0.1m-n)*0.1n，其 中n>m，X、Y分别是各浮点数的十进制整数部分，由此，加法运算的运算 结果的精度被更新为各浮点数中精度最高的n位浮点数。举例来说， 1.01+1.001可运算如下：1.01+1.001＝101*0.12+1001*0.13＝(101*0.12-3) *0.13+1001*0.13＝(101*0.1-1+1001)*0.13＝2011*0.13＝2.011。
再例如，进行乘法运算时，可将参与运算的各浮点数的十进制整数部分 相乘以得出运算结果的十进制整数部分，然后根据小数部分更新运算结果的 小数部分。可优选地将参数运算的所述浮点数的小数位数之和确定为运算结 果的小数位数，该过程可表示为：(X*0.1n)*(Y*0.1m)＝(X*Y)*0.1n+m。
图3是根据本发明另一实施例的用于前台运行的方法的流程图。如图3 所示，该方法还可以包括以下步骤：
在步骤S340中，接收精度设置。
在步骤S350中，根据精度设置自定义浮点数的精度。
具体而言，可以根据精度设置对浮点数执行以下中的至少一种运算：
向接近零的方向舍入，即舍弃超过所设置的精度的非零部分。例如，如 果设置的精度为精确到0.1，则对于浮点数11.01和11.09，向接近零的方向 舍入后均为11.0。再例如，如果设置的精度为精确到10，则对于浮点数11.1 和19.9，向接近零的方向舍入后均为10。当分别对十进制整数部分和小数 部分运算时，11.01可转换为1101*0.12，按精确到10舍入时，可舍弃小数 部分，并舍弃十进制整数部分最右边的两位，并舍弃后的最右边一位舍为0， 以下的自定义精度的方法中也可以采用类似的运算方法。
向远离零的方向舍入，即舍弃超过所设置的精度的非零部分，并将被舍 弃部分相邻的一位数字加一。例如，如果设置的精度为精确到0.1，则对于 浮点数11.01和11.09，向远离零的方向舍入后均为11.1。再例如，如果设 置的精度为精确到10，则对于浮点数11.01和19.09，向远离零的方向舍入 后均为20。
向正无穷的方向舍入。例如，如果设置的精度为精确到0.1，则-1.11舍 入结果为-1.1，1.11舍入结果为1.2。
向负无穷的方向舍入。例如，如果设置的精度为精确到0.1，则-1.11舍 入结果为-1.2，1.11舍入结果为1.1。
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述 浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间 较大者舍入。该运算相当于“四舍五入”的运算结果。例如，如果设定的 精度为精确到1，则7.5的舍入结果为8。
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述 浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间 较小者舍入。该运算相当于“五舍六入”的运算结果。例如，如果设定的 精度为精确到1，则7.5的舍入结果为7。
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述 浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值中的 偶数舍入。例如，如果设定的精度为精确到1，则7.5和8.5的舍入结果均 为8。
以上自定义精度方法可对运算结果自定义精度，也可以对参与运算的浮 点数自定义精度后进行运算。
以上描述的本发明的运算方法只需要在前台调用即可实现高精度运算。 以JavaScript为例，实际应用中，可通过如下语句调用：
引入文件：引入mathcontext.js和bigdecimal.js两个js文件。其中bigdecimal.js文件为上述本发明的方法的算法包。
定义对象：New BigDecimal()。
调用运算方法：var a＝new BigDecimal("2.555555").add(new BigDecimal("5.222222")).setScale(2,MathContext.ROUND_HALF_UP)。该语 句中将2.555555和5.222222相加，并对结果四舍五入。
类似地，可如下调用其它运算：
加法：var a＝new BigDecimal().add(new BigDecimal())
减法：new BigDecimal().subtract(new BigDecimal())，减法可利用与上述 的加法运算方法类似的原理执行。
乘法：new BigDecimal().multiply(new BigDecimal())。
除法：new BigDecimal().divide(new BigDecimal())，除法可利用与上述乘 法运算方法类似的原理执行。
自定义设置精度：setScale(,MathContext.ROUND_HALF_UP)。
图4是根据本发明一实施例的用于前台运行的方法的结构框图。如图4 所示，该装置包括：接收模块，用于接收浮点数；转换模块，用于将所述浮 点数转换为十进制整数部分和小数部分；以及运算模块，用于根据被转换为 十进制整数部分和小数部分的所述浮点数进行运算，并输出运算结果。
其中，所述运算模块还可以用于：在运算时，分别计算参与运算的浮点 数的所述十进制整数部分和所述小数部分。
其中，所述浮点数处理模块还可以用于：将所述浮点数转换为：M*BE， 其中，M为所述十进制整数部分，BE为所述小数部分，E表示所述浮点数的 小数位数。
其中，所述运算模块还可以用于执行以下中的至少一者：进行加法运算 时，将参与运算的所述浮点数的小数位数最大者确定为运算结果的小数位数； 进行乘法运算时，将参数运算的所述浮点数的小数位数之和确定为运算结果 的小数位数。
其中，所述接收模块还可以用于接收精度设置，所述运算模块还可以用 于根据所述精度设置对所述浮点数执行以下中的至少一种运算：向接近零的 方向舍入；向远离零的方向舍入；向正无穷的方向舍入；向负无穷的方向舍 入；向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述 浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较 大者舍入；向最接近的数值舍入，并且如果具有所述设定的精度的数值中， 与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值 之间较小者舍入；向最接近的数值舍入，并且如果具有所述设定的精度的数 值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两 个数值中的偶数舍入。
图5是对比本发明与现有技术中的高精度处理方法的示意图。在图5中， 左半部分为本发明的运算过程，右半部分为现有技术的高精度运算过程。从 图5中可以看出，现有技术中的高精度运算方法在运算过程中，需要在后台 解析数据后发送给前台，前台调用处理后需要再次发送给后进行精度解析， 而本发明可在前台完成调用和运算。因此，本发明在实现高精度运算的同样， 还能够减轻运算负担，提高运算效率。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明 实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范 围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均 属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征， 在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的 重复，本发明实施例对各种可能的组合方式不再另行说明。
本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是 可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包 括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实 施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、 只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合， 只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的 内容。

Claims (11)

1.一种用于前台运行的方法，其特征在于，该方法包括：
接收浮点数；
将所述浮点数转换为十进制整数部分和小数部分；以及
根据被转换为十进制整数部分和小数部分的浮点数进行运算，并输出运算结果。
2.根据权利要求1所述的方法，其特征在于，该方法还包括：
在运算时，分别计算参与运算的浮点数的所述十进制整数部分和所述小数部分。
3.根据权利要求1所述的方法，其特征在于，所述将浮点数转换为十进制整数部分和小数部分包括：
将所述浮点数转换为：M*BE，其中，M为所述十进制整数部分，BE为所述小数部分，E表示所述浮点数的小数位数。
4.根据权利要求1-3中任一项所述的方法，其特征在于，该方法还包括以下中的至少一者：
进行加法运算时，将参与运算的所述浮点数的小数位数最大者确定为运算结果的小数位数；
进行乘法运算时，将参数运算的所述浮点数的小数位数之和确定为运算结果的小数位数。
5.根据权利要求1-3中任一项所述的方法，其特征在于，该方法还包括：
接收精度设置；以及
根据所述精度设置对所述浮点数执行以下中的至少一种运算：
向接近零的方向舍入；
向远离零的方向舍入；
向正无穷的方向舍入；
向负无穷的方向舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较大者舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较小者舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值中的偶数舍入。
6.一种用于前台运行的装置，其特征在于，该装置包括：
接收模块，用于接收浮点数；
转换模块，用于将所述浮点数转换为十进制整数部分和小数部分；以及
运算模块，用于根据被转换为十进制整数部分和小数部分的所述浮点数进行运算，并输出运算结果。
7.根据权利要求6所述的装置，其特征在于，所述运算模块还用于：
在运算时，分别计算参与运算的浮点数的所述十进制整数部分和所述小数部分。
8.根据权利要求6所述的装置，其特征在于，所述浮点数处理模块还用于：
将所述浮点数转换为：M*BE，其中，M为所述十进制整数部分，BE为所述小数部分，E表示所述浮点数的小数位数。
9.根据权利要求6-8中任一项所述的装置，其特征在于，所述运算模块还用于执行以下中的至少一者：
进行加法运算时，将参与运算的所述浮点数的小数位数最大者确定为运算结果的小数位数；
进行乘法运算时，将参数运算的所述浮点数的小数位数之和确定为运算结果的小数位数。
10.根据权利要求6-8中任一项所述的装置，其特征在于，所述接收模块还用于接收精度设置，
所述运算模块还用于根据所述精度设置对所述浮点数执行以下中的至少一种运算：
向接近零的方向舍入；
向远离零的方向舍入；
向正无穷的方向舍入；
向负无穷的方向舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较大者舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值之间较小者舍入；
向最接近的数值舍入，并且如果具有所述设定的精度的数值中，与所述浮点数最接近的两个数值与所述浮点数的距离相等，则向该两个数值中的偶数舍入。
11.一种机器可读存储介质，该机器可读存储介质上存储有指令，该指令用于使得机器执行权利要求1-5中任一项所述的方法。
CN201711404972.7A 2017-12-22 2017-12-22 用于前台运行的方法及装置 Pending CN109960532A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711404972.7A CN109960532A (zh) 2017-12-22 2017-12-22 用于前台运行的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711404972.7A CN109960532A (zh) 2017-12-22 2017-12-22 用于前台运行的方法及装置

Publications (1)

Publication Number Publication Date
CN109960532A true CN109960532A (zh) 2019-07-02

Family

ID=67019333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711404972.7A Pending CN109960532A (zh) 2017-12-22 2017-12-22 用于前台运行的方法及装置

Country Status (1)

Country Link
CN (1) CN109960532A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111078188A (zh) * 2019-12-16 2020-04-28 广东三维家信息科技有限公司 JavaScript运算中浮点数据处理方法、装置及电子设备
CN112016982A (zh) * 2020-08-19 2020-12-01 云账户技术(天津)有限公司 一种开票金额的计算方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111078188A (zh) * 2019-12-16 2020-04-28 广东三维家信息科技有限公司 JavaScript运算中浮点数据处理方法、装置及电子设备
CN112016982A (zh) * 2020-08-19 2020-12-01 云账户技术(天津)有限公司 一种开票金额的计算方法及装置

Similar Documents

Publication Publication Date Title
CN107168678B (zh) 一种乘加计算装置及浮点乘加计算方法
CN106951211B (zh) 一种可重构定浮点通用乘法器
CN103809930B (zh) 一种双精度浮点数除法器的设计方法及除法器
US8812575B2 (en) Decimal floating-point square-root unit using Newton-Raphson iterations
KR20190005043A (ko) 연산 속도를 향상시킨 simd mac 유닛, 그 동작 방법 및 simd mac 유닛의 배열을 이용한 콘볼루션 신경망 가속기
WO2022170809A1 (zh) 一种适用于多精度计算的可重构浮点乘加运算单元及方法
CN108196822A (zh) 一种双精度浮点开方运算的方法及***
US20130282778A1 (en) System and Method for Signal Processing in Digital Signal Processors
CN112463112B (zh) 点积累加方法及装置
Jeannerod et al. Further analysis of Kahan’s algorithm for the accurate computation of 2× 2 determinants
Grover et al. Design of FPGA based 32-bit Floating Point Arithmetic Unit and verification of its VHDL code using MATLAB
CN109960532A (zh) 用于前台运行的方法及装置
CN101840324B (zh) 支持复数运算和子字并行的64位定浮点乘法器
CN113625989B (zh) 数据运算装置、方法、电子设备及存储介质
CN111984226B (zh) 一种基于双曲cordic的立方根求解装置及求解方法
US10216481B2 (en) Digit recurrence division with scaling and digit selection using intermediate value
CN108255463B (zh) 一种数字逻辑运算方法、电路和fpga芯片
Shirke et al. Implementation of IEEE 754 compliant single precision floating-point adder unit supporting denormal inputs on Xilinx FPGA
CN102789376B (zh) 浮点数加法电路及其实现方法
CN115237372A (zh) 一种乘法电路、机器学习运算电路、芯片及数据处理方法
Kant et al. Implementation and performance improvement of POSIT multiplier for advance DSP applications
Jaiswal et al. Taylor series based architecture for quadruple precision floating point division
CN109992242B (zh) 基于乘法器的运算方法及装置
Chang et al. Fixed-point computing element design for transcendental functions and primary operations in speech processing
US9619205B1 (en) System and method for performing floating point operations in a processor that includes fixed point operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702