CN109946592B - 自动测试设备ate中异步测试周期的自适应计算方法 - Google Patents

Abstract

本发明公开了一种自动测试设备ATE中异步测试周期的自适应计算方法，其步骤包括：1.由仿真电路自适应计算ATE所需设置异步测试周期的总流程；2.利用历史数据建立数据库与待测试的电路模型对比的结果，优化测试周期计算的时间；3.根据可选测试周期的个数，自主选择贪心算法或Kth‑Root算法高效计算测试周期；4.利用反馈机制自适应调节模型比较阈值A。本发明能在计算最佳ATE所需设置的异步测试周期的准确度和计算时间之间取到良好的折衷方案，从而能减少ATE的测试时间，降低集成电路的测试成本。

Description

自动测试设备ATE中异步测试周期的自适应计算方法

技术领域

本发明属于集成电路测试领域，具体的说是一种自动测试设备ATE中异步测试周期的自适应计算方法。

背景技术

随着超大规模集成电路尺寸的缩小和集成度的提高,芯片中常常包含超过十亿级的逻辑门电路，常用的微处理器，数字信号处理器和存储器的定制片上***(SoC)设计在测试期间需要大量时钟周期。这直接延长了集成电路的测试时间，增加了芯片的测试成本。测试成本是决定制造成本的重要因素。这使低成本芯片的生产面临的巨大的挑战。为了有效解决测试时间过长的问题，异步周期测试的方案应运而生。异步周期测试作为一种新兴的集成电路的测试策略，能够在保障测试质量的同时，减少测试时间，降低测试成本。

传统的减少测试时间技术，往往需要增加电路的硬件开销，例如设计一套内建自测试电路BIST与自动测试设备ATE相结合，将一些容易检测的故障用内建自测试电路(BIST)进行测试，只在自动测试设备ATE上测试比较难测试的测试项，从而减少集成电路在自动测试设备ATE上的测试时间。但是该方案会不仅引入多余的硬件电路开销，增加电路设计的难度和成本，而且因为内建自测试电路(BIST)的有效性不足，可能还会导致故障覆盖率不足。另一种方案是利用重复使用扫描链技术，根据重复的测试模式来消除不需要的扫描链操作，但是该方案的缺陷在于测试时间的缩短取决于这些模式的重复次数的多少。扫描链分区技术也可以缩短测试时间，但会增加扫描输入引脚的数量。测试时间减少效果依赖电路结构，方案通用性较差。后又有一种方案利用扫描电路的自适应电压调节器，以在测试期间改变电压，从而降低测试功耗。当电压降低时，可以增加测试频率，较少测试时间。但是在没有选通逻辑的情况下，会在组合电路中产生错误的切换，导致扫描移位期间隔离组合部分。测试效果会受到减弱。对于测试设置的周期，目前常采用同步测试策略。取集合{T_i,w|i＝1,2,…,N}中的最大值作为测试周期，虽然没有额外的硬件开销也对于各种集成电路也具有通用性，但是忽略了测试项的之间的差异，增加了测试时间和成本。

在异步周期测试的发展过程中，如何在电路和自动测试设备ATE的限制条件下，设置最佳异步测试周期一直是一个亟待解决的问题。有研究者提出利用全局搜索算法计算最优解，但是对于超大规模集成电路，测试周期个数本就众多，其之间的组合方式结果将远远超出计算机的运算能力，该方案将无法实现。另一种方案是贪心算法去寻找最优解，利用贪心算法只能计算局部最优解的特性，为了减少计算量放弃全局最优解，但是当测试周期的总数M过大时，该方案需要将集合{T_i,w|i＝1,2,…,N}计算M遍，计算所用的时间依然过大。另一种方案是利用Kth-Root算法，利用指数快速衰减特点的快速计算最优解，但是由于算法的递减速度过快，当测试周期的总数M比较小时，得到的解精度很低，并不能有效的减少测试时间。

发明内容

本发明是为了解决上述现有技术存在的不足之处，提出一种自动测试设备ATE中异步测试周期的自适应计算方法，以期能极大程度的减少集成电路的测试时间，并不改变测试向量内容，保证测试质量，也没有额外的硬件开销，从而能提高集成电路的测试效率，降低其制造成本。

本发明为解决技术问题采用如下技术方案：

本发明一种自动测试设备ATE中异步测试周期的自适应计算方法的特点是按如下步骤进行：

步骤1、定义变量为w，并初始化w＝1；

步骤2、从EDA设计软件中获取第w个仿真电路，得到所述第w个仿真电路最大额定功率约束P_power和最大结构功率约束P_stu；从所述最大额定功率约束P_power和最大结构功率约束P_stu选取较大值作为测试功率P；再将所述第w个仿真电路导入电路分析软件中，得到所述第w个仿真电路在测试过程的第i个周期内消耗的能量E_i,w；i＝1,2,…,N，N表示周期总个数；

步骤3、利用式(1)得到第w个仿真电路在第i个周期内的测试时间T_i,w，从而得到第w个仿真电路在N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}；

步骤4、将所述N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}进行归一化处理后降序排序，得到预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}；T_i,′_w表示预处理后的第w个仿真电路在第i个周期内的测试时间；

步骤5、设置第w个仿真电路的最优测试周期的总个数为M_w，且M_w≤N；第w个仿真电路的任意第j个最优测试周期记为K_j,w，且K_j,w∈{T_i,w|i＝1,2,…,N}，K_j,w≤自动测试设备ATE的最小工作周期；j＝1,2,…,M_w；M_w≤自动测试设备ATE的所能设置的工作周期最大个数；

步骤6、若前w-1个仿真电路中能选出与第w个仿真电路的最优测试周期总个数M_w相同的Y个仿真电路，则将第w个仿真电路预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}分别与Y个仿真电路预处理后的测试时间集合进行方差计算，得到的方差结果除以周期总个数N后得到单位方差，得到Y个单位方差，并执行步骤7；若Y＝0，则表示第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；

步骤7、判断是否存在第s个单位方差小于等于单位方差阈值A，若存在，则表示第w个仿真电路与第s个单位方差所对应的仿真电路属于同一种类型的电路，并选取最小单位方差所对应的仿真电路作为匹配电路best，并执行步骤8-步骤12；否则，表示第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；其中，s＝1,2,…,Y；

步骤8、获取匹配电路best的测试周期集合{K_r,best|r＝1,2,…,M_best}，并从第w个仿真电路的预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}中找到第r个周期所对应的测试时间T′_r,w；

步骤9、利用局部搜索算法对所找到的第r个周期所对应的测试时间T′_r,w的上下区间进行计算，得到第r个最优测试周期K_r,w；从而得到第w个仿真电路的M_best个最优测试周期集合{K_r,w|r＝1,2,…,M_best}；

步骤10、利用式(2)得到第w个仿真电路的总测试时间Time_w：

式(2)中，n_r,w表示在测试时间集合{T_i,w|i＝1,2,…,N}中满足第w个仿真电路的第r个最优测试周期K_r,w的测试周期个数；

步骤11、从所述第w个仿真电路的N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}中选取最大值并与N相乘得到同步测试时间TT_w，再利用式(3)得到时间减少率R：

步骤12、判断R是否小于期望时间减少率阈值B；若小于，则保持单位方差阈值A不变；并得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}；否则，调整所述单位方差阈值A后执行步骤13-步骤16；

步骤13、定义正整数C，C≤N；

步骤14、判断M_w＞C是否成立，若成立，则执行步骤15；否则，执行步骤16；

步骤15、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作Kth-Root算法的输入，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}；

步骤16、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作为贪心算法的输入，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}。

与现有技术相比，本发明的有益效果在于：

1.本发明利用异步测试的策略减少测试时间的同时，没有更改测试内容并且没有产生多余的硬件开销。与其他减少测试时间的方案相比，保证了测试质量不会降低，减少了测试硬件成本，方案具有的通用性。

2.本发明将历史数据与其计算得到的最优解的结果进行匹配；当匹配成功时，在历史数据的最优解基础上简化计算。在提高了最优解的精度的同时，减少了计算所需的时间。

3.本发明分别利用局部搜索算法，贪心算法和Kth-Root算法的特点，根据被测电路和自动测试设备(ATE)的限制条件，自适应的选择算法计算，克服了算法通用性不强的缺点，在保证了计算结果精度的同时，还可以缩短计算时间。

4.本发明利用实际时间减少率与期望时间减少率作为评价标准，自适应反馈调节单位方差阈值A。动态自适应的调整阈值解决了由于静态阈值初始设置不佳，导致的计算精度不高的缺陷。

附图说明

图1为本发明的总体工作流程图；

图2为本发明实例的周期分布图；

图3为本发明实例的数据经过归一化降序排列所得的周期分布图；

图4为本发明分类器的工作流程图；

图5为本发明算法匹配模式工作流程图；

图6为本发明实例的测试总时间计算示意图；

图7为本发明算法无匹配模式工作流程图。

具体实施方式

本实施例中，一种自动测试设备ATE中异步测试周期的自适应计算方法，如图1所示，自适应计算自动测试设备ATE中异步测试周期，是按如下步骤进行：

步骤1、定义变量为w，并初始化w＝1；

步骤2、从EDA设计软件的Mentor Graphics Leonardo Spectrum软件中获取第w个仿真电路，Mentor Graphics Leonardo Spectrum软件通过电路的静态时序分析(STA)给出了关键路径延迟。得到第w个仿真电路最大额定功率约束P_power和最大结构功率约束P_stu；从最大额定功率约束P_power和最大结构功率约束P_stu选取较大值作为测试功率P；再将第w个仿真电路导入电路分析软件(Synopsys Nanosim)中，设置测试电压进行晶体管级仿真，得到第w个仿真电路在测试过程的第i个周期内消耗的能量E_i,w以及i＝1,2,…,N，N表示周期总数；

步骤3、如图2所示，利用式(1)得到第w个仿真电路在第i个周期内的测试时间T_i,w，从而得到第w个仿真电路在N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}；

步骤4、如图3所示，将N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}进行归一化处理后降序排序，得到预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}；T′_i,w表示预处理后的第w个仿真电路在第i个周期内的测试时间；其中，归一化即

T_i,w为{T_i,w|i＝1,2,…,N}中任意值，max{T_i,w|i＝1,2,…N}为{T_i,w|i＝1,2,…,N}中最大值；

步骤5、设置第w个仿真电路的测试周期的总数为M_w，本实施例中，令M_w＝4；第w个仿真电路的任意第j个测试周期记为K_j,w，且K_j,w∈{T_i,w|i＝1,2,…,N}，K_j,w≤自动测试设备ATE的最小工作周期；j＝1,2,…,M_w；M_w≤自动测试设备ATE的所能设置的工作周期最大个数；

步骤6、如图4所示，当第w个仿真电路的M_w与前w-1个仿真电路中M有相同值时，将第w个仿真电路预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}分别与前w-1个仿真电路预处理后的测试时间集合进行方差计算，对应数据位置存在空缺时，将空缺值设置为0，最后将方差结果除以N得到单位方差结果，得到w-1个单位方差结果；当第w个仿真电路的M_w与前w-1个仿真电路中M没有相同值时，则认为第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；

步骤7、判断是否存在第s个单位方差结果小于等于单位方差阈值A，若存在，则表示第w个仿真电路与第s个单位方差结果所对应的仿真电路属于同一种类型的电路，并选取最小方差所对应的仿真电路作为匹配电路best，并执行步骤8-步骤12；否则，表示第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；其中，s＝1,2,…,Y；

步骤8、如图5所示，从数据库的历史数据获取匹配电路best的测试周期集合{K_r,best|r＝1,2,…,M_best}，并从第w个仿真电路的预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}中找到第r个周期所对应的测试时间T′_r,w；

步骤9、利用局部搜索算法计算，即对所找到的第r个周期所对应的测试时间T′_r,w的上下区间内的所有T′(T′_r,w的上下区间内所有的周期值)所对应的T，其中T为未归一化处理的周期值，利用式(2)计算仿真电路的总测试时间Time，得到最小Time的测试周期集合为第r个最优测试周期K_r,w；从而得到第w个仿真电路的M_best个最优测试周期集合{K_r,w|r＝1,2,…,M_best}；

步骤10、如图6所示，利用式(2)得到第w个仿真电路的总测试时间Time_w：

式(2)中，n_r,w表示在测试时间集合{T_i,w|i＝1,2,…,N}中满足第w个仿真电路的第r个最优测试周期K_r,w的测试周期个数；

步骤11、从第w个仿真电路的N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}中选取最大值并与N相乘得到同步测试时间TT_w，再利用式(3)得到时间减少率R：

步骤12、判断R是否小于期望时间减少率阈值B；若小于，则保持单位方差阈值A不变；否则，调整单位方差阈值A后执行步骤13-步骤16；

步骤13、如图7所示，定义正整数C，C为区分两类算法的阈值；

步骤14、判断第w个仿真电路的测试周期的总数M_w＞C是否成立，若成立，则执行步骤15；否则，执行步骤16；

步骤15、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作Kth-Root算法的输入，Kth-Root算法即为测试时间集合{T_i,w|i＝1,2,…,N}，其中最小值为T_min，最大值为T_max。令

K_j,w＝T_max×r^j,j＝1,2,…,M_w，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}；

步骤16、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作为贪心算法的输入，贪心算法即为初始化M_w＝1，在测试时间集合{T_i,w|i＝1,2,…,N}中利用式(2)计算N个测试时间TT_w，当其为最小值时，对应的T_i,w即为K_1,w。当K_1,w＝T_i,w时，当M_w＝2，在测试时间集合中，再次利用式(2)计算N个测试时间TT_w，当其为最小值时，对应的T_i,w即为K_2,w。如此迭代下去，一直到M_w＝4时停止，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}。

Claims (1)

1.一种自动测试设备ATE中异步测试周期的自适应计算方法，其特征是按如下步骤进行：

步骤1、定义变量为w，并初始化w＝1；

步骤2、从EDA设计软件中获取第w个仿真电路，得到所述第w个仿真电路最大额定功率约束P_power和最大结构功率约束P_stu；从所述最大额定功率约束P_power和最大结构功率约束P_stu选取较大值作为测试功率P；再将所述第w个仿真电路导入电路分析软件中，得到所述第w个仿真电路在测试过程的第i个周期内消耗的能量E_i,w；i＝1,2,…,N，N表示周期总个数；

步骤3、利用式(1)得到第w个仿真电路在第i个周期内的测试时间T_i,w，从而得到第w个仿真电路在N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}；

步骤4、将所述N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}进行归一化处理后降序排序，得到预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}；T′_i,w表示预处理后的第w个仿真电路在第i个周期内的测试时间；

步骤5、设置第w个仿真电路的最优测试周期的总个数为M_w，且M_w≤N；第w个仿真电路的任意第j个最优测试周期记为K_j,w，且K_j,w∈{T_i,w|i＝1,2,…,N}，K_j,w≤自动测试设备ATE的最小工作周期；j＝1,2,…,M_w；M_w≤自动测试设备ATE的所能设置的工作周期最大个数；

步骤6、若前w-1个仿真电路中能选出与第w个仿真电路的最优测试周期总个数M_w相同的Y个仿真电路，则将第w个仿真电路预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}分别与Y个仿真电路预处理后的测试时间集合进行方差计算，得到的方差结果除以周期总个数N后得到单位方差，得到Y个单位方差，并执行步骤7；若Y＝0，则表示第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；

步骤7、判断是否存在第s个单位方差小于等于单位方差阈值A，若存在，则表示第w个仿真电路与第s个单位方差所对应的仿真电路属于同一种类型的电路，并选取最小单位方差所对应的仿真电路作为匹配电路best，并执行步骤8-步骤12；否则，表示第w个仿真电路为新的一种类型电路，并执行步骤13-步骤16；其中，s＝1,2,…,Y；

步骤8、获取匹配电路best的测试周期集合{K_r,best|r＝1,2,…,M_best}，并从第w个仿真电路的预处理后的测试时间集合{T′_i,w|i＝1,2,…,N}中找到第r个周期所对应的测试时间T′_r,w；

步骤9、利用局部搜索算法对所找到的第r个周期所对应的测试时间T′_r,w的上下区间进行计算，得到第r个最优测试周期K_r,w；从而得到第w个仿真电路的M_best个最优测试周期集合{K_r,w|r＝1,2,…,M_best}；

步骤10、利用式(2)得到第w个仿真电路的总测试时间Time_w：

式(2)中，n_r,w表示在测试时间集合{T_i,w|i＝1,2,…,N}中满足第w个仿真电路的第r个最优测试周期K_r,w的测试周期个数；

步骤11、从所述第w个仿真电路的N个周期内的测试时间集合{T_i,w|i＝1,2,…,N}中选取最大值并与N相乘得到同步测试时间TT_w，再利用式(3)得到时间减少率R：

步骤12、判断R是否小于期望时间减少率阈值B；若小于，则保持单位方差阈值A不变；并得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}；否则，调整所述单位方差阈值A后执行步骤13-步骤16；

步骤13、定义正整数C，C≤N；

步骤14、判断M_w＞C是否成立，若成立，则执行步骤15；否则，执行步骤16；

步骤15、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作Kth-Root算法的输入，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}；

步骤16、将测试周期的总数M_w和测试时间集合{T_i,w|i＝1,2,…,N}作为贪心算法的输入，从而得到第w个仿真电路的测试周期集合{K_j,w|j＝1,2,…,M_w}。

Images