CN109932547A - 多路隔离采样*** - Google Patents

Abstract

本发明涉及电子电路技术领域，公开了一种多路隔离采样***。其中该***包括第一通道配置电路、第二通道配置电路、隔离电路、AD采集电路和VXI总线，第一通道配置电路的多个输入端子用于输入多个差分信号，第一通道配置电路的多个输出端子的一部分与隔离电路的多个输入端子连接，第一通道配置电路的多个输出端子的另一部分与第二通道配置电路的多个输入端子的一部分连接，隔离电路的多个输出端子与第二通道配置电路的多个输入端子的另一部分连接，第二通道配置电路的多个输出端子与AD采集电路的多个输入端子连接，AD采集电路的多个输出端子通过VXI总线与上位机连接。由此能解决数据采集***间共模电压存在而导致A/D采集电路部分通道测量出错的问题。

Description

多路隔离采样***

技术领域

本发明涉及电子电路技术领域，尤其涉及一种多路隔离采样***。

背景技术

模数(AD)采样板卡是自动测试***中常用的部件，主要用于对被测设备中大量模拟信号的采集。对于各种新型的自动测试***，为了避免自动测试***对被测设备的相互影响，要求被测设备需要与自动测试***实现隔离，这使得自动测试***中AD采样板卡的各输入通道与被测信号之间形成非共地差分连接方式，而这种连接方式经常由于交流感应、漏电、静电积累等在自动测试***和被测设备之间产生较大的共模电压，共模电压叠加到被测信号上超出AD采样板卡的测试量程，导致测试结果出现错误，严重情况下还会烧毁AD采样板卡。

发明内容

本发明的目的在于克服现有技术不足，提供了一种多路隔离采样***，能够解决***间共模电压的存在导致A/D模块部分通道测量出错的问题。

本发明的技术解决方案：一种多路隔离采样***，该***包括第一通道配置电路、第二通道配置电路、隔离电路、AD采集电路和VXI总线，所述第一通道配置电路的多个输入端子用于输入多个差分信号，所述第一通道配置电路的多个输出端子的一部分与所述隔离电路的多个输入端子连接，所述第一通道配置电路的多个输出端子的另一部分与所述第二通道配置电路的多个输入端子的一部分连接，所述隔离电路的多个输出端子与所述第二通道配置电路的多个输入端子的另一部分连接，所述第二通道配置电路的多个输出端子与所述AD采集电路的多个输入端子连接，所述AD采集电路的多个输出端子通过所述VXI总线与上位机连接。

优选地，所述第一通道配置电路为第一矩阵开关电路，而所述第二通道配置电路为第二矩阵开关电路。

优选地，所述第一矩阵开关电路具有64路输入端子和128路输出端子，所述第二矩阵开关电路具有128路输入端子和64路输出端子，所述隔离电路具有64路输入端子和64路输出端子，所述AD采集电路具有64路输入端子，其中，所述第一矩阵开关电路的64路输入端子用于输入64路差分信号；所述第一矩阵开关电路的128路输出端子中的64路输出端子分别与所述隔离电路的64路输入端子连接；所述隔离电路的64路输出端子以及所述第一矩阵开关电路的128路输出端子中的其余64路输出端子分别与所述第二矩阵开关电路的128路输入端子连接；所述第二矩阵开关电路的64路输出端子与所述AD采集电路的64路输入端子连接。

优选地，所述AD采集电路包括DSP芯片模块、FIFO模块、SDRAM模块、寄存器组、FIFO传送模块、FLASH模块、AD模块、控制逻辑模块、通道选择模块和64路滤波电路模块。

优选地，所述64路滤波电路模块的64路输入端子与所述第二矩阵开关电路的64路输出端子连接；所述64路滤波电路模块的64路输出端子与所述通道选择模块的64路输入端子连接；所述DSP芯片模块与所述控制逻辑模块连接，用于输出通道控制选择信号至所述控制逻辑模块；所述控制逻辑模块与依次连接的所述通道选择模块、所述AD模块和所述FIFO模块连接，用于输出通道控制选择信号至所述通道选择模块，用于输出AD转换控制信号至所述AD模块，以及用于输出存储控制信号至所述FIFO模块；所述FIFO模块与所述DSP芯片模块连接，用于输出所存储的FIFO数据至所述DSP芯片模块；所述DSP芯片模块还与所述FIFO传送模块连接，用于输出从所述FIFO模块接收的FIFO数据至所述FIFO传送模块；所述DSP芯片模块还与所述SDRAM模块、所述寄存器组和所述FLASH模块连接；所述FIFO传送模块和所述寄存器组通过所述VXI总线与上位机连接。

优选地，所述DSP芯片模块的隔离通道校准信号输入输出端分别与所述FLASH模块的隔离通道校准信号输入输出端连接，所述DSP芯片模块的缓存信号输入输出端分别与所述SDRAM模块的缓存信号输入输出端连接，所述DSP芯片模块的执行命令的信号输入输出端分别与所述寄存器组的执行命令的信号输入输出端连接。

优选地，所述控制逻辑模块还用于在接收到表示所述FIFO模块存满的信号的情况下，输出中断信号至所述DSP芯片模块，所述DSP芯片模块还用于根据所述中断信号读取所述FIFO模块中所存储的FIFO数据。

优选地，所述DSP芯片模块还用于对所读取的FIFO数据进行校正。

优选地，所述DSP芯片模块利用下述等式对所读取的FIFO数据进行校正：

TEMP(ad)＝k*temp(ad)+b，

其中，TEMP(ad)表示校正后的FIFO数据的值，temp(ad)表示所读取的FIFO数据的值，k表示校正系数，以及b表示误差偏移。

通过上述技术方案，可以设置第一通道配置电路、第二通道配置电路、隔离电路、AD采集电路和VXI总线，通过对A/D采集电路前端采用隔离输入的方式解决了数据采集***间共模电压的存在而导致A/D采集电路部分通道测量出错的问题。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施例，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种多路隔离采样***的原理示意图；

图2为本发明实施例提供的一种多路隔离采样***中的控制逻辑模块的示意图；以及

图3为本发明实施例提供的一种多路隔离采样***中的DSP芯片模块的示意图。

附图标记说明

1 第一通道配置电路； 2 第二通道配置电路； 3 隔离电路；

4 AD采集电路； 5 VXI总线； 6 上位机；

30 DSP芯片模块； 31 FIFO模块； 32 SDRAM模块；

33 寄存器组； 34 FIFO传送模块； 35 FLASH模块；

36 AD模块； 37 控制逻辑模块； 38 通道选择模块；

39 64路滤波电路模块； 301 主监控模块； 302 VXI命令服务模块；

303 数据存储与管理模块； 304 中断服务模块；

370 A/D扫描控制逻辑模块； 371 FIFO缓存控制逻辑模块。

具体实施方式

下面将结合附图对本发明的具体实施例进行详细说明。在下面的描述中，出于解释而非限制性的目的，阐述了具体细节，以帮助全面地理解本发明。然而，对本领域技术人员来说显而易见的是，也可以在脱离了这些具体细节的其它实施例中实践本发明。

在此需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的设备结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

图1为本发明实施例提供的一种多路隔离采样***的原理示意图。

如图1所示，本发明实施例提供的一种多路隔离采样***包括第一通道配置电路1、第二通道配置电路2、隔离电路3、AD采集电路4和VXI总线5，所述第一通道配置电路1的多个输入端子用于输入多个差分信号，所述第一通道配置电路1的多个输出端子的一部分与所述隔离电路3的多个输入端子连接，所述第一通道配置电路1的多个输出端子的另一部分与所述第二通道配置电路2的多个输入端子的一部分连接，所述隔离电路3的多个输出端子与所述第二通道配置电路2的多个输入端子的另一部分连接，所述第二通道配置电路2的多个输出端子与所述AD采集电路4的多个输入端子连接，所述AD采集电路4的多个输出端子通过所述VXI总线5与上位机6连接。

通过上述技术方案，可以设置第一通道配置电路、第二通道配置电路、隔离电路、AD采集电路和VXI总线，通过对A/D采集电路前端采用隔离输入的方式解决了数据采集***间共模电压的存在而导致A/D采集电路部分通道测量出错的问题。

根据本发明一种实施例，所述第一通道配置电路1为第一矩阵开关电路，而所述第二通道配置电路2为第二矩阵开关电路。

根据本发明一种实施例，所述第一矩阵开关电路具有64路输入端子和128路输出端子，所述第二矩阵开关电路具有128路输入端子和64路输出端子，所述隔离电路3具有64路输入端子和64路输出端子，所述AD采集电路4具有64路输入端子，其中：

所述第一矩阵开关电路的64路输入端子用于输入64路差分信号；

所述第一矩阵开关电路的128路输出端子中的64路输出端子分别与所述隔离电路的64路输入端子连接；

所述隔离电路的64路输出端子以及所述第一矩阵开关电路的128路输出端子中的其余64路输出端子分别与所述第二矩阵开关电路的128路输入端子连接；

所述第二矩阵开关电路的64路输出端子与所述AD采集电路4的64路输入端子连接。

其中，隔离电路3可以例如采用隔离运放AD202实现，每个隔离通道使用一个AD202芯片，以保证各个隔离通道间完全独立。由于隔离通道采用的AD202输入电压范围为±5V，而整个A/D模块输入电压范围为±16V，因此输入信号经过分压电路衰减后进入隔离运放，同时为了保证模块有较高的输入阻抗，可以采用兆级的分压衰减。

根据本发明一种实施例，所述AD采集电路4包括DSP芯片模块30、FIFO模块31、SDRAM模块32、寄存器组33、FIFO传送模块34、FLASH模块35、AD模块36、控制逻辑模块37、通道选择模块38和64路滤波电路模块39。

根据本发明一种实施例，所述64路滤波电路模块39的64路输入端子(即，滤波信号输入端)与所述第二矩阵开关电路的64路输出端子连接；所述64路滤波电路模块39的64路输出端子(即，滤波信号输出端)与所述通道选择模块38的64路输入端子连接；所述DSP芯片模块30与所述控制逻辑模块37连接(即，所述DSP芯片模块30的通道控制选择信号输出端与所述控制逻辑模块37的通道控制选择信号输入端连接)，用于输出通道控制选择信号至所述控制逻辑模块37；所述控制逻辑模块37与依次连接的所述通道选择模块38(即，所述控制逻辑模块37的AD转换控制信号输出端与所述通道选择模块38的AD转换控制信号输入端连接)、所述AD模块36(即，所述通道选择模块38的模拟信号输出端与所述AD模块36的模拟信号输入端连接)和所述FIFO模块31连接(即，所述AD模块36的数字信号输出端与所述FIFO模块31的数字信号输入端连接)，用于输出通道控制选择信号至所述通道选择模块38，用于输出AD转换控制信号至所述AD模块36，以及用于输出存储控制信号至所述FIFO模块31；所述FIFO模块31与所述DSP芯片模块30连接，用于输出所存储的FIFO数据至所述DSP芯片模块30；所述DSP芯片模块30还与所述FIFO传送模块34连接(即，所述DSP芯片模块30的FIFO数据输出端与所述FIFO传送模块34FIFO的数据输入端连接)，用于输出从所述FIFO模块31接收的FIFO数据至所述FIFO传送模块34；所述DSP芯片模块30还与所述SDRAM模块32、所述寄存器组33和所述FLASH模块35连接；所述FIFO传送模块34和所述寄存器组33通过所述VXI总线5与上位机6连接。

根据本发明一种实施例，所述DSP芯片模块30的隔离通道校准信号输入输出端分别与所述FLASH模块35的隔离通道校准信号输入输出端连接，所述DSP芯片模块30的缓存信号输入输出端分别与所述SDRAM模块32的缓存信号输入输出端连接，所述DSP芯片模块30的执行命令的信号输入输出端分别与所述寄存器组33的执行命令的信号输入输出端连接。

更进一步地，FIFO传送模块34的FIFO数据输出端与VXI总线5连接，寄存器组33的执行命令信号输入输出端与VXI总线5连接。

在上述实施例中，隔离通道数可以为64个，可实现64通道中任意通道设置为隔离或非隔离；非隔离通道的精度可以为0.2％FS，隔离通道的精度可以为0.5％FS；A/D分辨率例如可以为14Bit；信号幅度范围可以为-16V～+16V；模块内部数据存储RAM容量可以为128M字；传输FIFO容量可以为2K字；最高采样速率可以为64个通道共100KSa/s；连接器接口与HIT C105I及Agilent EE1413兼容；具有标准VXI C尺寸。

本领域技术人员应当理解，上述示例仅仅是示例性的，并非用于限定本发明。

举例来讲，64路信号差分输入信号通过通道选择模块38的通道选择切换后进行AD采集，采集的数据送入FIFO模块31的FIFO缓冲区，由DSP芯片模块30读取FIFO数据并缓存到SDRAM模块32中，用户根据需要通过模块驱动程序通过VXI总线5接口读取采集的数据；FLASH模块35用于存储模块矩阵开关的隔离通道设置，上电后自动加载设置，由DSP芯片模块30自动完成隔离与非隔离通道的区分，使用户在使用上实现直接操作64路输入通道，而不用具体对隔离和非隔离通道进行区分。

根据本发明一种实施例，所述控制逻辑模块37还用于在接收到表示所述FIFO模块存满的信号的情况下，输出中断信号至所述DSP芯片模块30，所述DSP芯片模块30还用于根据所述中断信号读取所述FIFO模块31中所存储的FIFO数据。

图2为本发明实施例提供的一种多路隔离采样***中的控制逻辑模块的示意图。下面结合图2对本发明的控制逻辑模块37进行描述。

举例来讲，如图2所示，控制逻辑模块37可以包括A/D扫描控制逻辑模块370和FIFO缓存控制逻辑模块371。

具体地，A/D扫描控制逻辑模块370可以根据输入信号选择任意次序扫描方式或者顺序扫描方式，并根据选择的所述扫描方式进行通道扫描，还可以实现A/D采集时序的产生。其中，所述顺序扫描方式为根据通道的顺序依次扫描通道；而所述任意次序扫描方式为根据DSP芯片模块30输入的通道控制选择的参数依次进行通道扫描。

更进一步地，FIFO缓存控制逻辑模块371可以用于控制FIFO模块31存储采集的数据，等待读取命令，当接收到FIFO模块31存满的信号时，可以输出中断信号给DSP芯片模块30，并由DSP芯片模块30执行读取FIFO模块31中存储的数据的命令。

在该实施例中，A/D扫描控制逻辑模块370具有***时钟输入和数据输入。触发信号输入，将产生AD采集的时钟信号，并且在经过一段时间延时后产生通道切换信号。如果当AD采集完成后再进行通道切换，由于通道切换后信号需要一定的稳定时间，将不能保证稳定的采样率，所以本发明通过在信号采集一段时间后当采集进入稳定状态之后进行通道切换，当采集完成后，切换数据已进入稳定状态，再进行下一次采集，由此可以保证稳定的采样率。

采用FIFO缓存控制逻辑模块371可以使AD采集的数据能稳定的储存起来。当FIFO模块31中数据存满时将输出中断信号给DSP芯片模块30，用于通知DSP芯片模块30读取FIFO模块31中的数据。

根据本发明一种实施例，所述DSP芯片模块30还可以用于对所读取的FIFO数据进行校正。

举例来讲，所述DSP芯片模块30可以利用下述等式对所读取的FIFO数据进行校正：

TEMP(ad)＝k*temp(ad)+b，

其中，TEMP(ad)表示校正后的FIFO数据的值，temp(ad)表示所读取的FIFO数据的值，k表示校正系数，以及b表示误差偏移。

图3为本发明实施例提供的一种多路隔离采样***中的DSP芯片模块的示意图。

下面结合图3对上述的对所读取的FIFO数据进行校正进行描述。

如图3所示，DSP芯片模块30可以包括主监控模块301、VXI命令服务模块302、数据存储与管理模块303和中断服务模块304。

其中，主监控模块301可以用于监听其他各模块(例如，FLASH模块35、上位机等等)自定义的命令和状态。举例来讲，若接收到隔离通道校准参数(隔离通道校准信号)，则将所述参数缓存到FLASH模块35中；若接收到上位机6的命令，则控制各模块执行相应命令，并将各模块执行命令后返回的状态信号发送到上位机6；VXI命令服务模块302可以用于执行硬件中断命令；数据存储与管理模块303可以用于对存储在SDRAM模块32中的数据进行读写操作；以及中断服务模块304可以用于在进入中断时，读取FIFO模块31中存储的各个通道采集信号(即，存储的数据)，并对所述各通道采集信号进行校正，以及将校正结果存储到RAM中。

此外，在上述实施例中，DSP芯片模块30可以完成与VXI总线5的通讯、数据管理以及采样控制。举例来讲：1)DSP芯片模块30可以执行上位机6的命令并返回相应的状态信号：上位机6想让DSP芯片模块30执行某项操作(工作)时，就可以向模块自定义的命令/状态寄存器中写入相应的命令。由此，DSP芯片模块30可以不断地查询是否有上位机命令输入，从而能够及时地执行命令并返回相应的状态信号。2)DSP芯片模块30可以对控制逻辑模块37内部各个单元(模块)进行初始化与参数设置：各个逻辑单元设置之后能够进行相应采样。例如，自检扫描、测试扫描。3)存储数据管理：DSP芯片模块30根据上位机6的命令与参数，将AD采样数据写入指定的SDRAM模块32的地址空间中，等到上位机6需要时，DSP芯片模块30可以从SDRAM模块32中再转移到FIFO传送模块34中，等待上位机6读取。存储管理主要针对采样数据在SDRAM模块32中的读写操作。

DSP芯片模块30上电后可以进行DSP芯片模块30和寄存器组33的初始化。初始化完成后DSP芯片模块30可以从FLASH模块35中读取通道校准参数，然后等待上位机6发送参数或命令。DSP芯片模块30可以在中断时读取FIFO模块31中的值，获取AD采样值。然后可以对各通道采样值运用通道校准参数进行校准。DSP芯片模块30接收到上位机6的命令后再将校准后的值发送到上位机6。

下面结合实例对中断服务模块304对所述各通道采集信号进行校正进行描述。

举例来讲，在该实施例中，各通道校正后的被测电压值(校正后的FIFO数据的值)TEMP(ad)＝k*temp(ad)+b，其中temp(ad)为FIFO模块31中读取的相应通道采集信号的值(读取的FIFO数据的值，例如，读取的相应通道采集信号的电压值)，k为测得的64路采集信号的校正系数，b为测得的64路采集信号的误差偏移。

由于A/D采集到的信号有一定的误差，所以可以对采集到的信号进行校正以进一步提高测量的精度。并且，由于本发明实施例中的64路通道相互独立，所以可以对每一路通道进行单独的校正。举例来讲，可以采用以下方法对64路通道数据进行线性修正/校正：

根据测量关系可知：测得电压＝temp(ad)*10/32768，其中10V为测量的满量程电压值，32768为A/D测量的满量程。分别对64路测量通道加电压-10V、-6V、-2V、2V、6V、10V，各测量六遍并取平均值，并可以基于所述平均值得到校正系数k(即，64路采集信号的校正系数)和误差偏移b(即，64路采集信号的)。其中，本领域技术人员应当理解，可以采用现有技术中任何已有的方法获得校正系数k和误差偏移b，本发明不对此进行限定。

其中，所获得的k和b可以写到上位机6里，上位机6下载到DSP芯片模块30里，并且DSP芯片模块30可以将得到的校正系数和误差偏移写入到FLASH模块35中。DSP芯片模块30上电复位后可以加载FLASH模块35中的校正系数和误差偏移，并在当AD采集完信号后在中断时对采集的信号进行修正。具体地，在中断时可以利用上述的校正公式TEMP(ad)＝k*temp(ad)+b进行校正，从而可以通过将从FIFO模块31中读取的A/D采集信号的值(所读取的FIFO数据)代入上述公式中得到修正后的采样值。由此，可以实现对各通道的线性修正以减小误差。

从上述实施例可以看出，采用信号隔离输入技术，有效地解决了***间共模电压的存在导致A/D模块部分通道测量出错的问题。采用128路矩阵开关矩阵开关电路使得64路中任意一路可通过跳线设置为隔离或非隔离，具有设置灵活、方便的优点。在FLASH模块中存储模块矩阵开关的隔离通道设置，上电后自动加载设置，由DSP芯片模块自动完成隔离与非隔离通道的区分，使用户在使用上实现直接操作64路输入通道，而不用具体对隔离和非隔离通道进行区分。采用AD202实现隔离运放，其输入带宽为2kHz，即可以完整通过2kHz的模拟输入信号，能实现被测设备输入模拟信号完整通过隔离运放，不会由于隔离影响输入信号的幅值和动态特性。并且，在保证了信号通过隔离电路后，其A/D采集与非隔离完全一致。此外，通过对AD采集的数据进行校正，提高了测试的精度。并且，可以在电路板的设计上实现模拟信号与数字信号隔离，在制作PCB板时严格按照相关标准进行，保证了电路的安全、稳定性能。

如上针对一种实施例描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施例中使用，和/或与其它实施例中的特征相结合或替代其它实施例中的特征使用。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤、组件或其组合的存在或附加。

本发明以上的***可以由硬件实现，也可以由硬件结合软件实现。本发明涉及这样的计算机可读程序，当该程序被逻辑部件所执行时，能够使该逻辑部件实现上文所述的装置或构成部件，或使该逻辑部件实现上文所述的各种方法或步骤。本发明还涉及用于存储以上程序的存储介质，如硬盘、磁盘、光盘、DVD、flash存储器等。

这些实施例的许多特征和优点根据该详细描述是清楚的，因此所附权利要求旨在覆盖这些实施例的落入其真实精神和范围内的所有这些特征和优点。此外，由于本领域的技术人员容易想到很多修改和改变，因此不是要将本发明的实施例限于所例示和描述的精确结构和操作，而是可以涵盖落入其范围内的所有合适修改和等同物。

本发明未详细说明部分为本领域技术人员公知技术。

Claims (9)

1.一种多路隔离采样***，其特征在于，该***包括第一通道配置电路、第二通道配置电路、隔离电路、AD采集电路和VXI总线，所述第一通道配置电路的多个输入端子用于输入多个差分信号，所述第一通道配置电路的多个输出端子的一部分与所述隔离电路的多个输入端子连接，所述第一通道配置电路的多个输出端子的另一部分与所述第二通道配置电路的多个输入端子的一部分连接，所述隔离电路的多个输出端子与所述第二通道配置电路的多个输入端子的另一部分连接，所述第二通道配置电路的多个输出端子与所述AD采集电路的多个输入端子连接，所述AD采集电路的多个输出端子通过所述VXI总线与上位机连接。

2.根据权利要求1所述的***，其特征在于，所述第一通道配置电路为第一矩阵开关电路，而所述第二通道配置电路为第二矩阵开关电路。

3.根据权利要求2所述的***，其特征在于，所述第一矩阵开关电路具有64路输入端子和128路输出端子，所述第二矩阵开关电路具有128路输入端子和64路输出端子，所述隔离电路具有64路输入端子和64路输出端子，所述AD采集电路具有64路输入端子，其中，

所述第一矩阵开关电路的64路输入端子用于输入64路差分信号；

所述第一矩阵开关电路的128路输出端子中的64路输出端子分别与所述隔离电路的64路输入端子连接；

所述隔离电路的64路输出端子以及所述第一矩阵开关电路的128路输出端子中的其余64路输出端子分别与所述第二矩阵开关电路的128路输入端子连接；

所述第二矩阵开关电路的64路输出端子与所述AD采集电路的64路输入端子连接。

4.根据权利要求3所述的***，其特征在于，所述AD采集电路包括DSP芯片模块、FIFO模块、SDRAM模块、寄存器组、FIFO传送模块、FLASH模块、AD模块、控制逻辑模块、通道选择模块和64路滤波电路模块。

5.根据权利要求4所述的***，其特征在于，

所述64路滤波电路模块的64路输入端子与所述第二矩阵开关电路的64路输出端子连接；

所述64路滤波电路模块的64路输出端子与所述通道选择模块的64路输入端子连接；

所述DSP芯片模块与所述控制逻辑模块连接，用于输出通道控制选择信号至所述控制逻辑模块；

所述控制逻辑模块与依次连接的所述通道选择模块、所述AD模块和所述FIFO模块连接，用于输出通道控制选择信号至所述通道选择模块，用于输出AD转换控制信号至所述AD模块，以及用于输出存储控制信号至所述FIFO模块；

所述FIFO模块与所述DSP芯片模块连接，用于输出所存储的FIFO数据至所述DSP芯片模块；

所述DSP芯片模块还与所述FIFO传送模块连接，用于输出从所述FIFO模块接收的FIFO数据至所述FIFO传送模块；

所述DSP芯片模块还与所述SDRAM模块、所述寄存器组和所述FLASH模块连接；

所述FIFO传送模块和所述寄存器组通过所述VXI总线与上位机连接。

6.根据权利要求5所述的***，其特征在于，所述DSP芯片模块的隔离通道校准信号输入输出端分别与所述FLASH模块的隔离通道校准信号输入输出端连接，所述DSP芯片模块的缓存信号输入输出端分别与所述SDRAM模块的缓存信号输入输出端连接，所述DSP芯片模块的执行命令的信号输入输出端分别与所述寄存器组的执行命令的信号输入输出端连接。

7.根据权利要求6所述的***，其特征在于，所述控制逻辑模块还用于在接收到表示所述FIFO模块存满的信号的情况下，输出中断信号至所述DSP芯片模块，所述DSP芯片模块还用于根据所述中断信号读取所述FIFO模块中所存储的FIFO数据。

8.根据权利要求7所述的***，其特征在于，所述DSP芯片模块还用于对所读取的FIFO数据进行校正。

9.根据权利要求8所述的***，其特征在于，所述DSP芯片模块利用下述等式对所读取的FIFO数据进行校正：

TEMP(ad)＝k*temp(ad)+b，

其中，TEMP(ad)表示校正后的FIFO数据的值，temp(ad)表示所读取的FIFO数据的值，k表示校正系数，以及b表示误差偏移。